JP4553415B2 - ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 - Google Patents
ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 Download PDFInfo
- Publication number
- JP4553415B2 JP4553415B2 JP06020598A JP6020598A JP4553415B2 JP 4553415 B2 JP4553415 B2 JP 4553415B2 JP 06020598 A JP06020598 A JP 06020598A JP 6020598 A JP6020598 A JP 6020598A JP 4553415 B2 JP4553415 B2 JP 4553415B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- television
- output
- pixels
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000012545 processing Methods 0.000 claims description 10
- 230000002123 temporal effect Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 description 11
- 239000000872 buffer Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012464 large buffer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一定時間基準を有するとは限らないディジタル化された映像信号又はデータを一定時間基準で行及び列に配列する方法及び装置に関する。
【０００２】
【従来の技術】
テレビジョン受像機は、例えば、１００Ｈｚ又は１２０Ｈｚの再生のため、徐々にディジタル信号処理を利用し始めている。この目的のため、アナログビデオ信号は、Ａ／Ｄ変換器を用いてディジタル化され、ディジタル的に処理され、次に、Ｄ／Ａ変換器を用いて、ピクチャ画面に表示されるアナログ信号に再変換される。
【０００３】
【発明が解決しようとする課題】
近年、テレビジョン受像機は、Ａ／Ｄ変換器及びＤ／Ａ変換器用のクロックとしてライン結合式クロックシステムを使用する。その理由は、ライン結合式クロックシステムはピクチャ画面上の信号処理のため直交画像アレイを生成するからである。このようなクロックグリッドの欠点は、特に、不安定若しくは非標準的なビデオレコーダが信号源として使用される場合に問題を生じることである。
【０００４】
従って、本発明の目的は、上記のクロックの問題が回避され、一定時間基準に基づいて映像信号若しくはデータを配置又は表示する方法を提供することである。本発明の目的は請求項１に記載された方法により達成される。
本発明の別の目的は、上記の本発明による方法を実施する装置を提供することである。この目的は請求項９に記載された方法により達成される。
【０００５】
本発明の他の目的は、上記本発明による方法を実施するテレビジョン受像機を提供することである。この目的は請求項１０に記載されたテレビジョン受像機を用いて達成される。
【０００６】
【課題を解決するための手段】
本発明によれば、少なくとも時間基準に対し不安定であるビデオ信号、特に、ビデオレコーダ若しくは同等の映像信号源から生じるビデオ信号は、入力端側のＡ／Ｄ変換器内の水晶発振器からの自走クロックを用いてディジタル化される。自走クロックはシステムクロックを表し、映像信号、音声信号、データ及び／又はアドレス、或いは、ディジタル信号処理システムの偏向出力を含む後続するディジタル信号処理は、このシステムクロックを用いて、若しくは、このシステムクロックから得られた形で動作する。
【０００７】
時間基準に対し標準又は安定したビデオ信号は、上記方法を用いて処理することができる。しかし、このシステムクロックにより管理されたビデオ信号は、直交したライン結合式アレイに同様に存在する方が有利である。テレビジョン受像機の水平偏向は、システムクロック、又は、システムクロックから得られた対応したクロックと同期させられ得る方が有利であり、その結果として、例えば、１８ＭＨｚシステムクロックの場合に、１１５２個のシステムクロックパルスは各ライン毎に１１５２画素を供給する。関連した映像入力信号画素列の画素は、ディスプレイに表示されたとき厳密に他方の１ライン下にある。
【０００８】
しかし、一般的にビデオレコーダからのビデオ信号の水平周波数とテレビジョン受像機の水平周波数との間に周波数偏差が生じる。それにも係わらず、テレビジョン受像機の水平偏向は、入力信号と同期させる必要が無くなる。テレビジョン受像機の水平偏向は、対応した内部クロックと間違いなく同期して動くべきであるが、受像管偏向又は表示のアドレス指定、及び、システムクロックは、テレビジョン受像機入力信号に対し同期させる必要が無くなる。
【０００９】
理論的に無限に大容量のバッファメモリを使用する必要が無いように、垂直偏向又は垂直アドレス指定は入力信号と同期する。この結果として生じる矛盾、即ち、偏向又は表示アドレス指定は、一方で入力信号と非同期であり、他方で平均としてこの入力信号に同期しなければならないという矛盾は、本発明によれば、可変ピクチャ周波数又は垂直周波数、並びに、一定ライン周波数で受像管又はディスプレイを動作させることにより除去される。水平周波数は、入力信号の水平周波数と一定の関係を有する必要は無いが、垂直周波数はテレビジョン受像機の入力信号の垂直周波数に追従する。
【００１０】
テレビジョン受像機の垂直周波数又は偏向と、水平周波数又は偏向との間に標準的な一定の関係が絶えず存在する必要はない。１フィールド当たりに再生されるライン本数は変化する可能性があり、特にビデオレコーダ信号の場合に変化する。
ライン周波数に対応する１時間単位当たりのライン本数と、１フィールド又は１フレーム当たりのライン本数との間に区別を付ける必要がある。ライン周波数、即ち、６２５ライン／５０Ｈｚのテレビジョン信号標準の場合に６４μ秒のライン区間（５２μ秒の活性ライン区間）は、好ましくは、本発明において一定であり、一方、１フィールド又は１フレーム当たりのライン数は動的に適合させられる。
【００１１】
市場の少なくとも一部のテレビジョン受像機（例えば、トムソン社により製造されたテレビジョン受像機）は、例えば、スタジオモニタと比較して、可変ライン本数を使用する動作のため最も良く適合することが実験によって分かった。
本発明の際立つ利点は、例えば、クロックパルス発生用のＰＬＬにおけるラインパルスの生成若しくは偏向の際の同期パルス分離及び条件付けに使用されるように、テレビジョン受像機がビデオレコーダと共に充分に動作し、又は、テレビジョン受像機が時間基準に関して変化し得る入力信号を受容するようにテレビジョン受像機の多数の位相ロックドループ設計する必要が無くなることである。この結果、新しい、より高度に統合化され、より良い費用効果率で生産し得るテレビジョン受像機シャシーを開発することが可能になる。
【００１２】
原則として、本発明による方法は、同期用に適当ではあるが一定時間基準を有しなくてもよい部分を含むディジタル化された映像信号又はデータを直交した行及び列に配置するために役立つ。本質的に一定基準時間に基づく映像信号若しくはデータの配置又は表示のため使用される１フィールド又は１フレーム当たりのライン本数、及び／又は、１ライン当たりの画素数は、表示用に原映像信号又は原データが与えられる映像信号又はデータの同期を制限された時間間隔内に生成するため、対応した映像信号又はデータの元来の数に合わされる。
【００１３】
本発明による方法の有利な展開は関連した従属項に記載されている。
原則として、本発明による装置は、同期用には適当であるが必ずしも一定時間基準を有しなくてもよいディジタル化された映像信号又はデータを、本質的に一定時間基準で直交した行及び列に配置するために役立ち、
同期した部分を、システムクロックに基づいてもよくシステムクロック自体でも構わない第１のクロックと比較する第１の手段と、
システムクロックに基づいてもよくシステムクロック自体でも構わない第２のクロックを用いて、特に、対応した原映像信号若しくは映像データと比較して１フィールド又は１フレーム当たりに多数のラインと、１ライン毎に多数の画素とを用いて、本質的に一定時間基準で映像信号若しくはデータを配置又は表示する第２の手段とにより構成され、
上記表示のため与えられた映像信号若しくはデータは、上記第１の手段における比較を用いて、制限された時間間隔の範囲内で上記原映像信号若しくは映像データと同期させられている。
【００１４】
原則として、一定時間基準を有する必要がないディジタル化された映像信号を、本質的に一定時間基準で直交した行及び列に配置する本発明によるテレビジョン受像機は、
上記映像信号に含まれる同期信号を、システムクロックに基づいてもよくシステムクロック自体でも構わない第１のクロックと比較する第１の手段と、
システムクロックに基づいてもよくシステムクロック自体でも構わない第２のクロックを用いて、特に、対応した原映像信号のライン本数と比較して１フィールド又は１フレーム当たりに多数のラインを用いて、本質的に一定時間基準で映像信号表示する第２の手段とにより構成され、
上記表示のため与えられた映像信号若しくはデータは、上記第１の手段における比較を用いて、本質的に映像内で上記原映像信号と同期させられている。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を説明する。
図１において、入力端側で時間基準に関して不安定化する可能性がある入力信号ＩＮ、特に、ビデオ信号は、同期信号検出器ＳＤＥＴを介してＡ／Ｄ変換器ＡＤＣに供給される。入力信号ＩＮは、Ａ／Ｄ変換器ＡＤＣにおいて自走クロックを用いてディジタル化又は標本化され、例えば、水晶発振器によって安定させられる。オーディオ又はデータ信号は、予めビデオ信号ＩＮと分離させ得るので、、同期信号検出器ＳＤＥＴによって案内する必要はない。オーディオ又はデータ信号は別々のＡ／Ｄ変換器においてディジタル化され得る。ビデオ信号ＩＮは、例えば、成分の形式で現れてもよく、関連したＡ／Ｄ変換器の個数は成分の個数と対応付けることが可能であり、例えば、輝度成分だけが同期信号検出器ＳＤＥＴを介して案内される。
【００１６】
自走クロックはシステムクロックを構成し、或いは、システムクロックから獲得され、クロック発生器手段ＣＬＣから生じ、クロック発生手段ＣＬＣは、例えば、ディスプレイＤＩＳのような以下のモジュールにシステムクロック又はシステムクロックから取得される要求されたクロックパルスを供給する。同期信号検出器ＳＤＥＴで得られた同期情報は、比較器ＣＯＭＰでシステムクロック又はシステムクロックから得られた所望のクロック、即ち、内部水平周波数及び垂直周波数又はそれらに属するクロック情報と比較される。
【００１７】
Ａ／Ｄ変換器ＡＤＣは入力信号ＩＮから直接的に入力を受けることが可能であり、同期信号検出器ＳＤＥＴ及び／又は比較器ＣＯＭＰは、Ａ／Ｄ変換器の後に配置され、これに従ってディジタル平面内で動作する。
ディジタル化された入力信号ＩＮの要求された処理、復号化、復調は、Ａ／Ｄ変換器ＡＤＣの下流にあるシグナルプロセッサ手段ＳＰＲＯＣで行われる。シグナルプロセッサ手段ＳＰＲＯＣは、輝度及び／又は色度出力信号を受像管ＤＩＳ又はディスプレイに中継する。ビデオ信号の画素の値は、それらの画素が直交したライン結合式アレイ又は対応したマトリックスを形成するようにシグナルプロセッサＳＰＲＯＣで処理される。
【００１８】
垂直偏向又はアドレス指定手段ＶＤＥＶ及び水平偏向又はアドレス指定手段ＨＤＥＶは、シグナルプロセッサ手段ＳＰＲＯＣ又はクロック発生手段ＣＬＣによりトリガされ、対応した受像管の偏向コイル又は対応したディスプレイＤＩＳのアドレス入力を駆動する。水平偏向又はアドレス指定手段ＨＤＥＶは、表示された各ラインが等しい画素数を含むように駆動される。
【００１９】
垂直偏向又はアドレス指定は、同期信号検出器ＳＤＥＴ、比較器ＣＯＭＰ、クロック発生手段ＣＬＣ及び／又はシグナルプロセッサ手段ＳＰＲＯＣを用いて入力信号と同期させられる。この場合、シグナルプロセッサ手段ＳＰＲＯＣで使用されるバッファメモリはかなり小容量にすることができる。１フィールド又は１フレーム当たりの夫々のライン本数は、入力信号ＩＮと、幾分長い期間に亘りディスプレイＤＩＳに表示された信号との同期機構を得るため変更される。この同期機構は、好ましくは、各垂直フライバックの場合に実現される。入力信号ＩＮと、ディスプレイＤＩＳ上の表示との間の許容可能な時間的変動は、上記バッファメモリのサイズを決める。
【００２０】
比較器ＣＯＭＰにおける比較の結果は、垂直偏向又はアドレス指定回路ＶＤＥＶ及びシグナルプロセッサ手段ＳＰＲＯＣに、直接、若しくは、クロック発生手段ＣＬＣを経由して供給される。１画像毎に表示されるべきライン本数に対する駆動は、垂直偏向又はアドレス指定手段ＶＤＥＶにおいて対応して変更される。シグナルプロセッサ手段ＳＰＲＯＣにおいて、表示されるべきラインへのデータの割当ては対応して適合され、即ち、表示する必要がないラインに対する画素値の出力は抑止される。
【００２１】
適当なＤ／Ａ変換器をシグナルプロセッサ手段ＳＰＲＯＣの出力と、垂直偏向又はアドレス指定手段ＶＤＥＶの出力と、水平偏向又はアドレス指定手段ＨＤＥＶの出力とに配置してもよく、かかるＤ／Ａ変換器はシステムクロック又はシステムクロックから得られた所望のクロックにより駆動される。
垂直偏向又はアドレス指定手段ＶＤＥＶは、入力信号ＩＮのＶ個の同期パルスによってリセットされるが、直後にトリガされるのではなく、水平偏向又はアドレス指定手段ＨＤＥＶと同期した場合にのみトリガされる点が有利である。これにより、許容可能なライン走査パターンがペアリングすることなくピクチャ画面上に得られる。
【００２２】
Ａ／Ｄ変換器ＡＤＣで使用されるクロック周波数のレベルに依存して、かつ、入力信号ＩＮの時間基準変動に基づいて、画素サンプルの時間的位置は直交アレイ内の目標時間的位置から獲得できる。直交アレイに対し“偽”画素値の使用を防止するため、Ａ／Ｄ変換器ＡＤＣでディジタル化されたビデオ入力データはシグナルプロセッサ手段ＳＰＲＯＣで直ぐには処理されないが、図２に示されるように最初にバッファＢＵＦに入力され、バッファＢＵＦから更なる信号処理システムの補間手段ＩＮＴを経由してシグナルプロセッサ手段ＳＰＲＯＣに供給される。補間のため補間手段ＩＮＴで使用されるべき係数の各組は、例えば、直交アレイに対する夫々の画素値の時間的位置の関数としてクロック発生手段ＣＬＣによって選択される。
【００２３】
入力信号ＩＮは、例えば、データフレーム又はデータパケットに配置されたディジタル信号でも構わない。この場合、例えば、評価又は表示されたデータパケットの数に対し、同期が行われる比較的大きいデータフレーム毎の中身を変えることが可能である。データは、例えば、インターネット又は類似したソースから発生する。
【００２４】
受信装置は、テレビジョン受像機ではなくてもよく、例えば、ディジタルビデオレコーダ、又は、パーソナルコンピュータモニタのように、行と列のマトリックスの形式で出力端にデータを配置又は表示するいかなるタイプの装置でも構わない。
逆に、１フィールド又は１フレーム当たりのライン本数を固定させ、一方、１ライン当たりの画素数を変化させてもよい。この場合、垂直偏向又はアドレス指定手段ＶＤＥＶ及び水平偏向又はアドレス指定手段ＨＤＥＶの駆動に適当な変更が行われる。
【００２５】
両方の値を可変にさせてもよく、又は、入力信号又はデータＩＮの各タイプ、表示の各タイプ、又は、受信条件又は関係の各タイプに依存して一方の値を個々の場合に交互に可変にさせてもよい。
また、１フィールド又は１フレーム当たりのライン数、並びに、１ライン当たりの画素数は、原則として変化し得ないように固定しても構わないが、水平及び／又は垂直帰線消去期間の長さを対応して変更する必要がある。
【図面の簡単な説明】
【図１】テレビジョン受像機のブロック図である。
【図２】補間された画素値を計算するシグナルプロセッサＳＰＲＯＣの詳細なブロック図である。
【符号の説明】
ＩＮ 入力信号
ＳＤＥＴ 同期信号検出器
ＡＤＣ Ａ／Ｄ変換器
ＣＬＣ クロック発生手段
ＤＩＳ ディスプレイ
ＣＯＭＰ 比較器
ＳＰＲＯＣ シグナルプロセッサ手段
ＶＤＥＶ 垂直偏向又はアドレス指定手段
ＨＤＥＶ 水平偏向又はアドレス指定手段
ＢＵＦ バッファ
ＩＮＴ 補間手段
【発明の属する技術分野】
本発明は、一定時間基準を有するとは限らないディジタル化された映像信号又はデータを一定時間基準で行及び列に配列する方法及び装置に関する。
【０００２】
【従来の技術】
テレビジョン受像機は、例えば、１００Ｈｚ又は１２０Ｈｚの再生のため、徐々にディジタル信号処理を利用し始めている。この目的のため、アナログビデオ信号は、Ａ／Ｄ変換器を用いてディジタル化され、ディジタル的に処理され、次に、Ｄ／Ａ変換器を用いて、ピクチャ画面に表示されるアナログ信号に再変換される。
【０００３】
【発明が解決しようとする課題】
近年、テレビジョン受像機は、Ａ／Ｄ変換器及びＤ／Ａ変換器用のクロックとしてライン結合式クロックシステムを使用する。その理由は、ライン結合式クロックシステムはピクチャ画面上の信号処理のため直交画像アレイを生成するからである。このようなクロックグリッドの欠点は、特に、不安定若しくは非標準的なビデオレコーダが信号源として使用される場合に問題を生じることである。
【０００４】
従って、本発明の目的は、上記のクロックの問題が回避され、一定時間基準に基づいて映像信号若しくはデータを配置又は表示する方法を提供することである。本発明の目的は請求項１に記載された方法により達成される。
本発明の別の目的は、上記の本発明による方法を実施する装置を提供することである。この目的は請求項９に記載された方法により達成される。
【０００５】
本発明の他の目的は、上記本発明による方法を実施するテレビジョン受像機を提供することである。この目的は請求項１０に記載されたテレビジョン受像機を用いて達成される。
【０００６】
【課題を解決するための手段】
本発明によれば、少なくとも時間基準に対し不安定であるビデオ信号、特に、ビデオレコーダ若しくは同等の映像信号源から生じるビデオ信号は、入力端側のＡ／Ｄ変換器内の水晶発振器からの自走クロックを用いてディジタル化される。自走クロックはシステムクロックを表し、映像信号、音声信号、データ及び／又はアドレス、或いは、ディジタル信号処理システムの偏向出力を含む後続するディジタル信号処理は、このシステムクロックを用いて、若しくは、このシステムクロックから得られた形で動作する。
【０００７】
時間基準に対し標準又は安定したビデオ信号は、上記方法を用いて処理することができる。しかし、このシステムクロックにより管理されたビデオ信号は、直交したライン結合式アレイに同様に存在する方が有利である。テレビジョン受像機の水平偏向は、システムクロック、又は、システムクロックから得られた対応したクロックと同期させられ得る方が有利であり、その結果として、例えば、１８ＭＨｚシステムクロックの場合に、１１５２個のシステムクロックパルスは各ライン毎に１１５２画素を供給する。関連した映像入力信号画素列の画素は、ディスプレイに表示されたとき厳密に他方の１ライン下にある。
【０００８】
しかし、一般的にビデオレコーダからのビデオ信号の水平周波数とテレビジョン受像機の水平周波数との間に周波数偏差が生じる。それにも係わらず、テレビジョン受像機の水平偏向は、入力信号と同期させる必要が無くなる。テレビジョン受像機の水平偏向は、対応した内部クロックと間違いなく同期して動くべきであるが、受像管偏向又は表示のアドレス指定、及び、システムクロックは、テレビジョン受像機入力信号に対し同期させる必要が無くなる。
【０００９】
理論的に無限に大容量のバッファメモリを使用する必要が無いように、垂直偏向又は垂直アドレス指定は入力信号と同期する。この結果として生じる矛盾、即ち、偏向又は表示アドレス指定は、一方で入力信号と非同期であり、他方で平均としてこの入力信号に同期しなければならないという矛盾は、本発明によれば、可変ピクチャ周波数又は垂直周波数、並びに、一定ライン周波数で受像管又はディスプレイを動作させることにより除去される。水平周波数は、入力信号の水平周波数と一定の関係を有する必要は無いが、垂直周波数はテレビジョン受像機の入力信号の垂直周波数に追従する。
【００１０】
テレビジョン受像機の垂直周波数又は偏向と、水平周波数又は偏向との間に標準的な一定の関係が絶えず存在する必要はない。１フィールド当たりに再生されるライン本数は変化する可能性があり、特にビデオレコーダ信号の場合に変化する。
ライン周波数に対応する１時間単位当たりのライン本数と、１フィールド又は１フレーム当たりのライン本数との間に区別を付ける必要がある。ライン周波数、即ち、６２５ライン／５０Ｈｚのテレビジョン信号標準の場合に６４μ秒のライン区間（５２μ秒の活性ライン区間）は、好ましくは、本発明において一定であり、一方、１フィールド又は１フレーム当たりのライン数は動的に適合させられる。
【００１１】
市場の少なくとも一部のテレビジョン受像機（例えば、トムソン社により製造されたテレビジョン受像機）は、例えば、スタジオモニタと比較して、可変ライン本数を使用する動作のため最も良く適合することが実験によって分かった。
本発明の際立つ利点は、例えば、クロックパルス発生用のＰＬＬにおけるラインパルスの生成若しくは偏向の際の同期パルス分離及び条件付けに使用されるように、テレビジョン受像機がビデオレコーダと共に充分に動作し、又は、テレビジョン受像機が時間基準に関して変化し得る入力信号を受容するようにテレビジョン受像機の多数の位相ロックドループ設計する必要が無くなることである。この結果、新しい、より高度に統合化され、より良い費用効果率で生産し得るテレビジョン受像機シャシーを開発することが可能になる。
【００１２】
原則として、本発明による方法は、同期用に適当ではあるが一定時間基準を有しなくてもよい部分を含むディジタル化された映像信号又はデータを直交した行及び列に配置するために役立つ。本質的に一定基準時間に基づく映像信号若しくはデータの配置又は表示のため使用される１フィールド又は１フレーム当たりのライン本数、及び／又は、１ライン当たりの画素数は、表示用に原映像信号又は原データが与えられる映像信号又はデータの同期を制限された時間間隔内に生成するため、対応した映像信号又はデータの元来の数に合わされる。
【００１３】
本発明による方法の有利な展開は関連した従属項に記載されている。
原則として、本発明による装置は、同期用には適当であるが必ずしも一定時間基準を有しなくてもよいディジタル化された映像信号又はデータを、本質的に一定時間基準で直交した行及び列に配置するために役立ち、
同期した部分を、システムクロックに基づいてもよくシステムクロック自体でも構わない第１のクロックと比較する第１の手段と、
システムクロックに基づいてもよくシステムクロック自体でも構わない第２のクロックを用いて、特に、対応した原映像信号若しくは映像データと比較して１フィールド又は１フレーム当たりに多数のラインと、１ライン毎に多数の画素とを用いて、本質的に一定時間基準で映像信号若しくはデータを配置又は表示する第２の手段とにより構成され、
上記表示のため与えられた映像信号若しくはデータは、上記第１の手段における比較を用いて、制限された時間間隔の範囲内で上記原映像信号若しくは映像データと同期させられている。
【００１４】
原則として、一定時間基準を有する必要がないディジタル化された映像信号を、本質的に一定時間基準で直交した行及び列に配置する本発明によるテレビジョン受像機は、
上記映像信号に含まれる同期信号を、システムクロックに基づいてもよくシステムクロック自体でも構わない第１のクロックと比較する第１の手段と、
システムクロックに基づいてもよくシステムクロック自体でも構わない第２のクロックを用いて、特に、対応した原映像信号のライン本数と比較して１フィールド又は１フレーム当たりに多数のラインを用いて、本質的に一定時間基準で映像信号表示する第２の手段とにより構成され、
上記表示のため与えられた映像信号若しくはデータは、上記第１の手段における比較を用いて、本質的に映像内で上記原映像信号と同期させられている。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を説明する。
図１において、入力端側で時間基準に関して不安定化する可能性がある入力信号ＩＮ、特に、ビデオ信号は、同期信号検出器ＳＤＥＴを介してＡ／Ｄ変換器ＡＤＣに供給される。入力信号ＩＮは、Ａ／Ｄ変換器ＡＤＣにおいて自走クロックを用いてディジタル化又は標本化され、例えば、水晶発振器によって安定させられる。オーディオ又はデータ信号は、予めビデオ信号ＩＮと分離させ得るので、、同期信号検出器ＳＤＥＴによって案内する必要はない。オーディオ又はデータ信号は別々のＡ／Ｄ変換器においてディジタル化され得る。ビデオ信号ＩＮは、例えば、成分の形式で現れてもよく、関連したＡ／Ｄ変換器の個数は成分の個数と対応付けることが可能であり、例えば、輝度成分だけが同期信号検出器ＳＤＥＴを介して案内される。
【００１６】
自走クロックはシステムクロックを構成し、或いは、システムクロックから獲得され、クロック発生器手段ＣＬＣから生じ、クロック発生手段ＣＬＣは、例えば、ディスプレイＤＩＳのような以下のモジュールにシステムクロック又はシステムクロックから取得される要求されたクロックパルスを供給する。同期信号検出器ＳＤＥＴで得られた同期情報は、比較器ＣＯＭＰでシステムクロック又はシステムクロックから得られた所望のクロック、即ち、内部水平周波数及び垂直周波数又はそれらに属するクロック情報と比較される。
【００１７】
Ａ／Ｄ変換器ＡＤＣは入力信号ＩＮから直接的に入力を受けることが可能であり、同期信号検出器ＳＤＥＴ及び／又は比較器ＣＯＭＰは、Ａ／Ｄ変換器の後に配置され、これに従ってディジタル平面内で動作する。
ディジタル化された入力信号ＩＮの要求された処理、復号化、復調は、Ａ／Ｄ変換器ＡＤＣの下流にあるシグナルプロセッサ手段ＳＰＲＯＣで行われる。シグナルプロセッサ手段ＳＰＲＯＣは、輝度及び／又は色度出力信号を受像管ＤＩＳ又はディスプレイに中継する。ビデオ信号の画素の値は、それらの画素が直交したライン結合式アレイ又は対応したマトリックスを形成するようにシグナルプロセッサＳＰＲＯＣで処理される。
【００１８】
垂直偏向又はアドレス指定手段ＶＤＥＶ及び水平偏向又はアドレス指定手段ＨＤＥＶは、シグナルプロセッサ手段ＳＰＲＯＣ又はクロック発生手段ＣＬＣによりトリガされ、対応した受像管の偏向コイル又は対応したディスプレイＤＩＳのアドレス入力を駆動する。水平偏向又はアドレス指定手段ＨＤＥＶは、表示された各ラインが等しい画素数を含むように駆動される。
【００１９】
垂直偏向又はアドレス指定は、同期信号検出器ＳＤＥＴ、比較器ＣＯＭＰ、クロック発生手段ＣＬＣ及び／又はシグナルプロセッサ手段ＳＰＲＯＣを用いて入力信号と同期させられる。この場合、シグナルプロセッサ手段ＳＰＲＯＣで使用されるバッファメモリはかなり小容量にすることができる。１フィールド又は１フレーム当たりの夫々のライン本数は、入力信号ＩＮと、幾分長い期間に亘りディスプレイＤＩＳに表示された信号との同期機構を得るため変更される。この同期機構は、好ましくは、各垂直フライバックの場合に実現される。入力信号ＩＮと、ディスプレイＤＩＳ上の表示との間の許容可能な時間的変動は、上記バッファメモリのサイズを決める。
【００２０】
比較器ＣＯＭＰにおける比較の結果は、垂直偏向又はアドレス指定回路ＶＤＥＶ及びシグナルプロセッサ手段ＳＰＲＯＣに、直接、若しくは、クロック発生手段ＣＬＣを経由して供給される。１画像毎に表示されるべきライン本数に対する駆動は、垂直偏向又はアドレス指定手段ＶＤＥＶにおいて対応して変更される。シグナルプロセッサ手段ＳＰＲＯＣにおいて、表示されるべきラインへのデータの割当ては対応して適合され、即ち、表示する必要がないラインに対する画素値の出力は抑止される。
【００２１】
適当なＤ／Ａ変換器をシグナルプロセッサ手段ＳＰＲＯＣの出力と、垂直偏向又はアドレス指定手段ＶＤＥＶの出力と、水平偏向又はアドレス指定手段ＨＤＥＶの出力とに配置してもよく、かかるＤ／Ａ変換器はシステムクロック又はシステムクロックから得られた所望のクロックにより駆動される。
垂直偏向又はアドレス指定手段ＶＤＥＶは、入力信号ＩＮのＶ個の同期パルスによってリセットされるが、直後にトリガされるのではなく、水平偏向又はアドレス指定手段ＨＤＥＶと同期した場合にのみトリガされる点が有利である。これにより、許容可能なライン走査パターンがペアリングすることなくピクチャ画面上に得られる。
【００２２】
Ａ／Ｄ変換器ＡＤＣで使用されるクロック周波数のレベルに依存して、かつ、入力信号ＩＮの時間基準変動に基づいて、画素サンプルの時間的位置は直交アレイ内の目標時間的位置から獲得できる。直交アレイに対し“偽”画素値の使用を防止するため、Ａ／Ｄ変換器ＡＤＣでディジタル化されたビデオ入力データはシグナルプロセッサ手段ＳＰＲＯＣで直ぐには処理されないが、図２に示されるように最初にバッファＢＵＦに入力され、バッファＢＵＦから更なる信号処理システムの補間手段ＩＮＴを経由してシグナルプロセッサ手段ＳＰＲＯＣに供給される。補間のため補間手段ＩＮＴで使用されるべき係数の各組は、例えば、直交アレイに対する夫々の画素値の時間的位置の関数としてクロック発生手段ＣＬＣによって選択される。
【００２３】
入力信号ＩＮは、例えば、データフレーム又はデータパケットに配置されたディジタル信号でも構わない。この場合、例えば、評価又は表示されたデータパケットの数に対し、同期が行われる比較的大きいデータフレーム毎の中身を変えることが可能である。データは、例えば、インターネット又は類似したソースから発生する。
【００２４】
受信装置は、テレビジョン受像機ではなくてもよく、例えば、ディジタルビデオレコーダ、又は、パーソナルコンピュータモニタのように、行と列のマトリックスの形式で出力端にデータを配置又は表示するいかなるタイプの装置でも構わない。
逆に、１フィールド又は１フレーム当たりのライン本数を固定させ、一方、１ライン当たりの画素数を変化させてもよい。この場合、垂直偏向又はアドレス指定手段ＶＤＥＶ及び水平偏向又はアドレス指定手段ＨＤＥＶの駆動に適当な変更が行われる。
【００２５】
両方の値を可変にさせてもよく、又は、入力信号又はデータＩＮの各タイプ、表示の各タイプ、又は、受信条件又は関係の各タイプに依存して一方の値を個々の場合に交互に可変にさせてもよい。
また、１フィールド又は１フレーム当たりのライン数、並びに、１ライン当たりの画素数は、原則として変化し得ないように固定しても構わないが、水平及び／又は垂直帰線消去期間の長さを対応して変更する必要がある。
【図面の簡単な説明】
【図１】テレビジョン受像機のブロック図である。
【図２】補間された画素値を計算するシグナルプロセッサＳＰＲＯＣの詳細なブロック図である。
【符号の説明】
ＩＮ 入力信号
ＳＤＥＴ 同期信号検出器
ＡＤＣ Ａ／Ｄ変換器
ＣＬＣ クロック発生手段
ＤＩＳ ディスプレイ
ＣＯＭＰ 比較器
ＳＰＲＯＣ シグナルプロセッサ手段
ＶＤＥＶ 垂直偏向又はアドレス指定手段
ＨＤＥＶ 水平偏向又はアドレス指定手段
ＢＵＦ バッファ
ＩＮＴ 補間手段
Claims (8)
- 水平同期部分と垂直同期部分とを有するテレビジョン入力信号から生成され、一定でない時間基準を有し得るディジタル化テレビジョン画像信号を処理する方法であって；
該ディジタル化テレビジョン画像信号の画素を行と列との直交アレイに、
実質的に一定の時間基準を用いて、配置する工程；
を含み；
更に、該画素アレイから、表示するのに適した出力テレビジョン信号を生成する工程；
を備え；
該出力テレビジョン信号の行毎の表示画素数が一定であるが該出力テレビジョン信号のフィールド又はフレーム毎の表示行数が不定であるように、該アレイから出力する対象の該出力テレビジョン信号の画素数が変動して、前記出力テレビジョン信号の垂直周波数が前記テレビジョン入力信号の垂直周波数に追従することをもたらすことを特徴とする方法。 - 水平同期部分と垂直同期部分とを有するテレビジョン入力信号から生成され、一定でない時間基準を有し得るディジタル化テレビジョン画像信号を処理する方法であって；
該ディジタル化テレビジョン画像信号の画素を行と列との直交アレイに、
実質的に一定の時間基準を用いて、配置する工程；
を含み；
更に、該画素アレイから、表示するのに適した出力テレビジョン信号を生成する工程；
を備え；
該出力テレビジョン信号のフィールド又はフレーム毎の表示行数が一定であるが該出力テレビジョン信号の行毎の表示画素数が不定であるように、該アレイから出力する対象の該出力テレビジョン信号の画素数が変動して、前記出力テレビジョン信号の垂直周波数が前記テレビジョン入力信号の垂直周波数に追従することをもたらすことを特徴とする方法。 - 請求項1又は2記載の方法であって；
該ディジタル化テレビジョン画像信号の画素を該直交アレイに配置する場合に、該画素が係数群を利用して補間され、該補間によって該利用係数群が、該直交アレイに対する画素の当該時間的位置の関数として、選定されることを特徴とする方法。 - 請求項1記載の方法であって；
該フィールド又はフレーム毎の行数が変更されて、該テレビジョン入力信号の該垂直周波数との同期性を各垂直フライバック・パルスによって達成することを特徴とする方法。 - 請求項1記載の方法であって；
該入力信号は、データ・フレーム又はパケットに配置されるディジタル信号であり；
受信されるデータ・フレーム又はパケットの数から求められるか、示されるデータ・フレーム又はパケットの数は、大データ・フレーム毎に該入力信号との同期をとるように不定であることを特徴とする方法。 - 水平同期部分と垂直同期部分とを有するテレビジョン入力信号から生成され、一定でない時間基準を有し得るディジタル化テレビジョン画像信号を処理する装置であって；
該ディジタル化テレビジョン画像信号の画素を行と列との直交アレイに、
実質的に一定の時間基準を用いて、配置する手段；
を含み；
更に、該画素アレイから、表示するのに適した出力テレビジョン信号を生成する手段；
を備え；
該出力テレビジョン信号の行毎の表示画素数が一定であるが該出力テレビジョン信号のフィールド又はフレーム毎の表示行数が不定であるように、該アレイから出力する対象の該出力テレビジョン信号の画素数が変動して、前記出力テレビジョン信号の垂直周波数が前記テレビジョン入力信号の垂直周波数に追従することをもたらすことを特徴とする装置。 - 水平同期部分と垂直同期部分とを有するテレビジョン入力信号から生成され、一定でない時間基準を有し得るディジタル化テレビジョン画像信号を処理する装置であって；
該ディジタル化テレビジョン画像信号の画素を行と列との直交アレイに、
実質的に一定の時間基準を用いて、配置する手段；
を含み；
更に、該画素アレイから、表示するのに適した出力テレビジョン信号を生成する手段；
を備え；
該出力テレビジョン信号のフィールド又はフレーム毎の表示行数が一定であるが該出力テレビジョン信号の行毎の表示画素数が不定であるように、該アレイから出力する対象の該出力テレビジョン信号の画素数が変動して、前記出力テレビジョン信号の垂直周波数が前記テレビジョン入力信号の垂直周波数に追従することをもたらすことを特徴とする装置。 - テレビジョン受像機であって、請求項6又は7記載の装置を含むことを特徴とするテレビジョン受像機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19710270A DE19710270A1 (de) | 1997-03-13 | 1997-03-13 | Verfahren und Vorrichtung zur Anordnung von digitalisierten Bildsignalen oder Daten in orthogonalen Zeilen und Spalten |
| DE19710270:0 | 1997-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10304221A JPH10304221A (ja) | 1998-11-13 |
| JP4553415B2 true JP4553415B2 (ja) | 2010-09-29 |
Family
ID=7823153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06020598A Expired - Fee Related JP4553415B2 (ja) | 1997-03-13 | 1998-03-11 | ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6331875B1 (ja) |
| EP (1) | EP0865198B1 (ja) |
| JP (1) | JP4553415B2 (ja) |
| CN (1) | CN1151661C (ja) |
| DE (2) | DE19710270A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001054170A (ja) * | 1999-08-12 | 2001-02-23 | Toshiba Corp | 移動無線端末装置 |
| GB0212430D0 (en) | 2002-05-29 | 2002-07-10 | Snell & Wilcox Ltd | Video signal processing |
| US7388618B2 (en) * | 2004-07-22 | 2008-06-17 | Microsoft Corporation | Video synchronization by adjusting video parameters |
| JP2009509203A (ja) | 2005-09-20 | 2009-03-05 | エヌエックスピー ビー ヴィ | ビデオストリームのフレームレートの保存、リサンプリング、またはリフォーマット装置及び方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4062041A (en) * | 1973-07-23 | 1977-12-06 | Consolidated Video Systems, Inc. | Input voltage controlled oscillator circuit for a television signal time base corrector |
| US4063284A (en) * | 1974-12-25 | 1977-12-13 | Sony Corporation | Time base corrector |
| GB1515584A (en) * | 1976-01-28 | 1978-06-28 | Quantel Ltd | Time base corrector |
| WO1985005001A1 (en) * | 1984-04-24 | 1985-11-07 | Matsushita Electric Industrial Co., Ltd. | Device for correcting time axis |
| DE3535311A1 (de) * | 1985-10-03 | 1987-04-09 | Bosch Gmbh Robert | Verfahren zur gewinnung eines abtasttaktes |
| JP2523601B2 (ja) * | 1987-03-16 | 1996-08-14 | パイオニア株式会社 | ビデオフオ−マツト信号処理方式 |
| US4926260A (en) * | 1988-06-02 | 1990-05-15 | U.S. Philips Corporation | Video signal processing circuit |
| US5062005A (en) * | 1989-02-01 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Videodisc reproducing apparatus |
| DE4102993A1 (de) * | 1991-02-01 | 1992-08-06 | Philips Patentverwaltung | Schaltungsanordnung zur zeitbasis-transformation eines digitalen bildsignals |
| JP2718311B2 (ja) * | 1991-12-27 | 1998-02-25 | 日本ビクター株式会社 | 時間軸補正装置 |
-
1997
- 1997-03-13 DE DE19710270A patent/DE19710270A1/de not_active Withdrawn
-
1998
- 1998-03-03 EP EP98103675A patent/EP0865198B1/en not_active Expired - Lifetime
- 1998-03-03 DE DE69816156T patent/DE69816156T2/de not_active Expired - Lifetime
- 1998-03-04 US US09/034,913 patent/US6331875B1/en not_active Expired - Lifetime
- 1998-03-11 JP JP06020598A patent/JP4553415B2/ja not_active Expired - Fee Related
- 1998-03-12 CN CNB981055303A patent/CN1151661C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1201322A (zh) | 1998-12-09 |
| CN1151661C (zh) | 2004-05-26 |
| DE69816156T2 (de) | 2004-02-12 |
| JPH10304221A (ja) | 1998-11-13 |
| EP0865198A3 (en) | 2001-11-21 |
| EP0865198B1 (en) | 2003-07-09 |
| DE19710270A1 (de) | 1998-09-17 |
| US6331875B1 (en) | 2001-12-18 |
| EP0865198A2 (en) | 1998-09-16 |
| DE69816156D1 (de) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449116B1 (ko) | 영상신호처리장치 | |
| JP4568468B2 (ja) | ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| KR20020084202A (ko) | 2개의 다른 비디오 프로그램들을 동시에 녹화하고디스플레이하는 방법 및 장치 | |
| JP4553415B2 (ja) | ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 | |
| JPH08251504A (ja) | ビデオディスプレイシステム | |
| JP2974301B2 (ja) | トリガ生成回路及び波形表示装置 | |
| US7071991B2 (en) | Image decoding apparatus, semiconductor device, and image decoding method | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JPH07312699A (ja) | ディジタル映像再生装置 | |
| JPH10155132A (ja) | 多チャンネル画像取得装置 | |
| JP3057259B2 (ja) | ビデオカメラの信号処理回路 | |
| KR200214420Y1 (ko) | 광폭 표시 장치를 위한 화면 종·횡비 변환 장치 | |
| KR100221478B1 (ko) | 투사형 화상표시시스템의 배속변환장치 | |
| JP2502757B2 (ja) | 複合ｐａｌビデオトランスレ―タ | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
| JP3642181B2 (ja) | 倍速映像表示方法、表示装置及びテレビジョン受像機 | |
| KR100453067B1 (ko) | 480ｐ 신호로부터 비디오 재생용 클록을 생성하는 장치 및방법 | |
| JPH0720809A (ja) | ディジタルコンバーゼンス補正装置とそれを用いた画像表示装置 | |
| JPH1013759A (ja) | テレビジョン受信機 | |
| JPH0792944A (ja) | 映像信号変換装置 | |
| JPH09233436A (ja) | 画像表示装置 | |
| JPS62258570A (ja) | 再サンプリング対策を有するｔｖ信号方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070607 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |