JP2009509203A - ビデオストリームのフレームレートの保存、リサンプリング、またはリフォーマット装置及び方法 - Google Patents
ビデオストリームのフレームレートの保存、リサンプリング、またはリフォーマット装置及び方法 Download PDFInfo
- Publication number
- JP2009509203A JP2009509203A JP2008531834A JP2008531834A JP2009509203A JP 2009509203 A JP2009509203 A JP 2009509203A JP 2008531834 A JP2008531834 A JP 2008531834A JP 2008531834 A JP2008531834 A JP 2008531834A JP 2009509203 A JP2009509203 A JP 2009509203A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frame
- memory buffer
- threshold
- frame rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
ビデオストリームの入力フレームレートを出力ストリームの出力フレームレートに整合させる装置(10)を開示する。この装置(10)は、少なくとも1つのメモリーバッファ(13;22)、出力フレーム発生器(14)、及び上記少なくとも1つのメモリーバッファ(13;22)の状態に関する制御フィードバックを実現する調整手段(8,14,24,25,27,29,30)を具えている。これらの調整手段(8,14,24,25,27,29,30)は、この状態を監視することを可能にし、2つの異なる設定間の調整を実行して、出力ストリームの出力フレームレートまたはラインレートを減速または加速させる。
Description
本発明は、ビデオストリームのそれぞれのビデオ信号を表示装置に送信する前にビデオストリームをリフォーマット(フォーマット再設定)することに関するものである。
ビデオ信号を固定マトリクスの表示装置(例えばTFT表示パネル)上に表示する際に、入力ビデオ周波数を表示装置に適合するようにリフォーマットする必要がある。出力ラインレートの変動を最小化するか解消しつつ、水平ブランキング(帰線消去)及び/またはクロックレートを変更する必要があり得るし、画像をリサンプリング(再サンプリング、再標本化)してライン解像度及び画素解像度を調整しなければならないことがある。低コストの応用については、このことは、ビデオ画像の2、3本のラインのみを保持する小型で廉価なメモリーバッファのみを用いて行うことができる。しかし、この場合には、出力ビデオ信号を入力ビデオ信号に正確に同期させなけばならない。
入力ビデオクロック(ディジタルビデオ)または同期周波数(アナログ信号)が出力クロックに比べて安定である場合には、解決する必要のある主な問題は、入力垂直同期と出力垂直同期との間の適正な遅延(位相オフセットと称する)を維持することである。適正な遅延は実行するリフォーマットに依存する。各出力フレームにおける画像データの出力を、最初の入力画像データを捕捉してからちょうど正しい時間後に開始して、メモリーバッファ(デカップリング・メモリーバッファとしても知られている)を適正量、即ち、メモリーバッファが後にオーバーフローするほど多過ぎず、メモリーバッファが後に空になるほど少な過ぎない量の画像データで満たす必要がある。クロックまたはフレーム・レイアウトの微調整フィードバック制御が必要になる、というのは、表示装置またはクロック精度によって課せられるフレーム配置に対する制約が、入力フレームのタイミングと出力フレームのタイミングとを正確に整合させること、及び/または温度変動等による緩やかなドリフト(ゆらぎ)を回避することを不可能にするからである。
固定の垂直同期位相オフセットを維持する明白かつ周知の方法は、出力クロックを調整して、入力垂直同期と出力垂直同期との選択した目標位相オフセットを維持する位相ロックループ(位相同期ループ)を実現することである。それぞれの垂直位相ロックループは、専ら出力ビデオクロック(出力フレームレート)を担うか、あるいは、自走(フリーラン)クロックまたは入力同期信号にラインロックされたクロックに対する微調整用レギュレータ(調整器)として働くことができる。この方法は、ハードウェアでの比較的精密な計算を必要とする。
他の方法は、米国特許第6353459号明細書に提案されている。この米国特許によれば、入力垂直同期と出力垂直同期との間の位相オフセットは、バッファメモリーにおいて特定しきい値レベルに達した場合に、バッファメモリーの出力を単にトリガすることで達成される。即ち、メモリーバッファのしきい値レベルに達すると、フレームの出力を開始する。こうした解決法は全くフレキシブル(柔軟)でなく、それぞれの実現は、コンピュータ(PC)環境またはテレビジョン(TV)応用においてビデオストリーム発生し得る異なる状況に対処することができない。さらに、近年の多くのフラットパネル・ディスプレイは、上記米国特許の教示に基づくシステムが出力するビデオ信号に対処することができない。
本発明の目的は、ビデオ信号の同期及び/またはリフォーマットのための、より効率的な代わりの方法を提供することにある。
本発明の目的は、最小のメモリーバッファ記憶を必要とするビデオ信号の同期及び/またはリフォーマットの方法を提供することにある。
これら及び他の目的は、請求項1に記載の装置及び請求項15に記載の方法によって達成される。他の有利な実現は従属請求項で与えられる。
本発明によれば、選択的な複数の出力クロック及びまたはフレーム・レイアウトから自動的に選択することができる。この選択は、デカップリング・メモリーバッファの現在状態に基づいて行う。デカップリング・メモリーバッファを監視し、出力ビデオストリームを能動的に調整するそれぞれの調整メカニズム/方法が実現される。
本発明は、効果的かつ信頼性のあるアンダーフロー/オーバーフロー管理は、入力同期及び出力同期からの制御フィードバックによるよりも、バッファ状態からの制御フィードバックによってより直接的に達成することができる、という認識に基づくものである。
提案する本発明は、位相ロックループを実現する取り組みよりも単純な、効果的かつ信頼性のある方法である。
本発明による装置は、ライン当りのクロック数とクロック変動との、出力ビデオを受信する装置の特性に合ったトレードオフを可能にする。
本発明の他の利点は、メモリーバッファのサイズを理論的最小値に近く保つことができることにある。このことはコスト節減をもたらす。さらに、本発明の装置のVLSI回路での実現は非常に単純になる。
他の利点は、安定な入力ビデオが存在する時間間隔については、ライン周波数及びブランキングの変動のない完全に安定な出力タイミングが達成される、ということにある。
他の有利な好適例は、実施例の詳細な説明に関連して扱われる。
本発明のより完全な説明のために、及び本発明の他の目的及び利点について、以下の図面を参照した実施例の説明を参照する。
図1に、大きな(フレームまたは部分フレームサイズの)メモリーバッファを使用せずに、ビデオ信号VINをリサンプリング(本明細書に説明する種類のビデオ信号処理の関係ではスケーリングとも称する)及び/またはリフォーマットする装置10を示す。接続11経由で伝送されるビデオストリームVINは、クロップ(切抜き)/捕捉装置12によって受信される。このクロップ/捕捉装置12に加えて、装置10は少なくとも、メモリーバッファ13または22、出力フレーム発生器(ジェネレータ)14、及びリサンプリングユニット15を具えている。装置10はさらに、制御レジスタ26を具えることができる。いわゆる同期制御ユニット27も存在する。本発明の調整方法は分散型である。本実施例では、同期制御ユニット27は分離したボックスとして描く。このことは、実際の実施例において物理的なユニット27が存在することを必ずしも意味しない。ユニット27の要素または機能の一部は例えば、出力フレーム発生器14の内部に実現することができる。同期制御ユニット27の全体を出力フレーム発生器14の内部に実現することもできる。
図1では、基本的なデータフロー(データの流れ)を、クロップ/捕捉装置12及びリサンプリングユニット15から出力フレームバッファ14に行く矢印17によって示す。この種のデータフローは、多くのこの種の装置の共通である。接続11経由で伝送される入力ビデオ信号VINは、供給されるクロックまたは合成/同期ロックされたクロックを用いて受信される。入力ビデオストリームVINとして受信される画像データは、クロップ/捕捉装置12によって処理され、リサンプリングユニット15に渡される。リサンプリングユニット15はリサンプリングされた画像を生成し、この画像は出力フレーム発生器14に転送される。フレーム発生器14は、所望のフレーミング(ブランキング信号及び同期信号)を加えたビデオ信号を出力接続18経由でディスプレイ(図示せず)に出力する。クロック・シンセサイザ16を用いて、出力フレーム発生器14用のクロック信号を発生する。出力フレーム発生器14用のクロック信号は、クロック線19上で利用可能にされる。同期制御ユニット27は、出力クロック選択信号を選択線20経由でクロック・シンセサイザ16に供給する。この出力クロック選択信号(29)は、クロック・シンセサイザ16におけるクロック速度及び/またはフレーム発生器におけるブランキング長の選択を可能にする。クロップ/捕捉装置12用のクロック信号は別個に供給される。このクロックは、クロック・シンセサイザ16が発生する出力ビデオクロックとは非同期である。このクロック信号は、入力ビデオ信号VINの一部として直接供給することも、入力ビデオ信号VINの同期タイミングから再発生することもできる。しかし、出力ビデオクロックは、この入力クロックから合成することも(TV応用では一般的)、自走発振器(フリーラン・オシレータ)から発生することも(コンピュータモニタ用にはこちらの方がより一般的)できる。
本発明によれば、メモリーバッファ13または22の内部に、あるいはこれに接続されたしきい値測定ユニット8が存在する。このしきい値測定ユニット8はしきい値信号(しきい値オーバー(超過)/アンダー(未満)信号)を発生し、この信号は線25を通って同期制御ユニット27に送られる。このしきい値信号はメモリーバッファ13または22の充満度により発生され、線25経由で同期制御ユニット27に伝送される。
線28が存在し、線28経由で、発生したフレーム内の現在位置が出力フレーム発生器14から同期制御ユニット27に伝送される。
本発明によれば、クロップ/捕捉装置12の内部に、あるいはこれに接続された随意的な論理回路9が存在する。この随意的な論理回路9が発生する信号は線23経由で伝送される。この信号を用いて、捕捉したフレーム内の指定位置を信号通知する。また、線30を通って送信される信号も随意的である。この信号は、出力フレーム発生器14において、指定されたブランキングラインの反復をトリガする。
メモリーバッファ13は、垂直アップサンプリング位置用に用いられるFIFO(First-in First-out:先入れ先出し)メモリーバッファである。このメモリーバッファ13に加えて、図1に示すように、他のメモリーバッファ22を用いることができる。メモリーバッファ22は、垂直ダウンサンプリング位置用に用いられるFIFOメモリーバッファである。
図1には、追加的な3つの信号線23、24及び25を示す。本発明のこの特定実施例では、これらの線23〜25は調整方式を促進するために用いられ、これについては以下に説明する。最も基本的な実施例については、信号線25だけが必要である。他の2本の線23及び24は随意的である。
本発明によれば、出力フレーム発生器14におけるクロック及び出力水平ブランキングは、装置10を通るビデオ・データフローの経路内のポーズ(一時停止)を可能にし、入力画像データ(入力ビデオストリームVIN)が、到着時のレートにできる限り近いレートで読み込まれ、リサンプリングされた画像データVOUTが、発生時のレートにできる限り近いレートで出力されるように調整される。フレーム発生器14が発生する垂直ブランキングは、入力フレームと出力フレームとができる限り同じ持続時間を有するように配置される
クロップ(切抜き)、リサンプリング、及びリフォーマットから生じるデータフローの不規則なバーストは、画像データの高々少数のラインを保持するFIFOメモリーバッファ13を用いてバッファ記憶される。適切なものは、1.5本〜4本のラインを保持するように設計されたFIFOメモリーバッファ13である。リサンプリング器(リサンプラー)15に出入りする平均データフローは、入力及び出力のフォーマット及びデータレートに要求される要求データフローにほぼ一致するが、このデータフローはラインレベルでは不規則であるので、このバッファリング(バッファ記憶、一時記憶)は必要である。垂直アップサンプリングを実行する際には、必ずしもすべての出力ラインが入力画像データの新たなラインを読み込ませず、このデータは出力ラインが生成されるレートで読み込まれる。結果的に、垂直アップサンプリングを実行する際には、入力画素データをその到着時に、リサンプリング器15が必要とする時点より前にバッファ記憶する必要がある。
同様に、垂直ダウンスケーリング(ダウンサンプリング)についても、必ずしもすべての入力ラインが出力ラインを生成させない。結果的に、垂直ダウンスケーリング時には、リサンプリングした画像データを、フレーム発生器14が必要とする時点より前にバッファ記憶する必要がある。この場合には、上述したようにメモリーバッファ22が必要である。
明瞭にするために、図1に、FIFOメモリーバッファ13/22の2つの可能な位置を示す。実際には、リサンプリング器15が作動中である際に垂直スケーリング係数が変化しない(例えばフレーム間のみで変化する)場合には、単一のFIFOメモリーバッファのみを実現する必要がある。そして、この単一の物理的メモリーバッファは、垂直アップサンプリングが発生するか垂直ダウンサンプリングが発生するかに応じて、いずれかの位置に切り替えることができる。
バッファ13及び22はデカップリング・メモリーバッファとも称される。
水平リサンプリング及び水平部ブランキングの変更もいくらかのメモリーバッファ記憶を必要とする。しかし、その必要量は垂直リサンプリングの要求に比べれば無視できる。
上述したように、装置10は、ビデオストリームVINの入力フレームレートを出力ストリームVOUTの出力フレームレートに整合させることを実行する。本発明によれば、上述したように、この装置10は、1つまたは2つのメモリーバッファ13または22、及び出力フレーム発生器14を具えている。メモリーバッファ13または22の状態に関する制御フィードバックを実現する調整手段を用いる。リサンプリング器15が垂直アップサンプリングをしている際には、(線25経由で伝送される)メモリーバッファ13の状態を用いるのに対し、リサンプリング器15が垂直ダウンサンプリングをしている際には、(線25経由で伝送される)メモリーバッファ22の状態を用いる。調整手段は、これらの状態を監視することを可能にする。調整手段は、2つ以上の異なる設定間の調整を実行して、出力ストリームVOUTの出力フレームレートを時間と共に減速または加速させる。なお、このことは通常の、画素データのライン毎の走査を仮定する。列毎の走査についてはもちろん、決定的要因は水平軸におけるスケーリングである。
本発明の装置10の態様は、メモリーバッファ13または22の1つ以上のしきい値レベルに対する充満度の信号通知にある。この信号通知は、しきい値測定ユニット8及び線25によって行われる。それぞれのしきい値信号は、本発明を発生器14の内部で実現する場合には出力フレーム発生器14に供給されるか、線25経由で同期制御ユニット27に供給されるかのいずれかである。出力フレーム発生器14または同期制御ユニット27はこの情報を用いて、出力フレームのブランキングを調整し、かつ/あるいは、フレーム同期(本明細書では、ビデオストリームの入力フレームレートの、出力ストリームの出力フレームレートとの整合とも称する)を維持する。
出力フレーム発生器14は、メモリーバッファ13または22から受信したしきい値信号を、出力フレーム内の1つ以上の位置でサンプリングする。こうした各サンプリング点で、フレーム発生器14または同期制御ユニット27は出力ブランキングのレイアウト(配置位置)及び/またはクロックをしきい値信号に従って切り替えて、メモリーバッファ13または22内のFIFOレベルを許容限度内に維持する。
図1に示すように、それぞれのしきい値信号は線25経由で、メモリーバッファ13または22から出力フレーム発生器14または同期制御ユニット27に供給される。サンプリング点に関する情報は出力フレーム発生器14または同期制御ユニット27から線24経由でメモリーバッファ13または22に供給される。線24は自動設定手順中に使用され、それぞれの実現が自動設定の特徴機能を有する場合のみに必要である。線24経由で伝送されるしきい値は、制御レジスタ26によって供給される事前計算値を置き換える
以下、本発明の他の2つの特定実施例に関連して、本発明をさらに詳細に説明する。
以下に、例えばPCのディスプレイの応用に適した実施例を開示する。本発明の方法のこの実施例は、入力ビデオストリームが安定なタイミングを示す応用(例えば、パーソナルコンピュータが生成するビデオの表示)に適している。この実施例では、単一のしきい値及びサンプリング点を、2つの選択的な出力フレームのブランキングのレイアウト及びクロック設定で実現する。
高速設定と称する一方の設定は、装置10の入力側11においてクロック変動及び設定の不正確さが最悪の場合に与えられ得る最短の持続時間より少し短い持続時間の出力フレームを、出力フレーム発生器14の出力側18に発生する。低速設定と称する第2の設定は、クロック変動及び設定の不正確さが最悪の場合に与えられ得る最長の持続時間より少し長い持続時間の出力フレームを発生する。
サンプリング点は、出力フレーム・レイアウト中の、メモリーバッファの事前充満度(FIFO充満度)が容易に計算または測定される位置に配置される。メモリーバッファの事前充満度は、完全なフレームについてバッファのアンダーフローが発生し得ないことを保証するために必要な最悪の場合のFIFO充満度である。一般に、この事前充満度が、出力フレーム中の最初の非ブランキングのラインの始点、またはこのラインの最初の非ブランキング画素になる。そして上記単一しきい値(FIFOしきい値)は、メモリーバッファの事前充満度+FIFOドロップの値に設定する。FIFOドロップは、上記高速設定が有効な場合に、サンプリング点におけるFIFOレベルがフレーム間で下降し得る最悪の場合の量である。
一旦設定されると、出力フレーム発生器14は、高速設定におけるフレームと低速設定におけるフレームとを交互させる。高速フレームを発生している際には、サンプリング点におけるFIFOレベルは、FIFOしきい値のすぐ下に来るまで着実に減少し、フレーム発生器14は低速フレームに切り替わる。低速フレームを発生している際には、サンプリング点におけるFIFOレベルは、FIFOしきい値のすぐ上に来るまで着実に上昇し、ここで、フレーム発生器14は高速フレームに切り替わる。この設定は、ビデオストリームの処理を絶えず監視し、フレームレートをオン・ザ・フライ(逐次的処理)で整合させることを可能にする。
FIFOしきい値設定の周りで交互させることによって生じるFIFOレベルの変動は、FIFOドロップ及びFIFOライズ(上記低速設定が有効な場合に、サンプリング点におけるFIFOレベルがフレーム間で上昇し得る最悪の場合の量)のサイズに依存する。一方、これらのサイズは、入力及び出力クロックがそれぞれの公称設定値の周りで変動し得る量、及びクロック・シンセサイザ16が供給する出力ビデオクロックを所定の入力クロックに一致するように設定することのできる精度に依存する。実際のPC応用では、非常に小さい(確実にライン時間間隔の10%未満の)変動を達成することができる。従って、およそ1.75ライン分の理論的な最適値を上回って要求される追加的なメモリーバッファの容量は非常に小さい。
以下の段落では、この実施例の設定及び起動を説明する。本発明の同期メカニズムの適正な設定は、FIFOしきい値を適正に設定するために、FIFOの事前充満度及び上記FIFOドロップを知る必要がある。後者は、クロック・シンセサイザ16及び入力ビデオソースの既知の特性、及び高速フレーム及び低速フレームのレイアウトから容易に計算される。実際には、最悪の場合の単純な一定値を使用すれば通常は十分である。しかし、FIFOの事前充満度は計算するのが比較的困難である。この計算を行うことは、クロップ/捕捉装置12がラインの入力/出力の相対タイミングを導出するために実行するサンプリング点補間計算のモデル化を必要とする。実際には、出力フレーム発生器14を特別な自動設定モードで動作させるのに必要な値を測定する方がより簡単である。
従って、特定実施例では、出力フレーム発生器14が特別な設定モードを実行することができるように設計されている。これは随意的な特徴機能である。
設定モードでは、フレーム発生器14は高速クロック/フレーム・レイアウトの設定に切り替わるか切り替えられ、FIFOのアンダーフロー時にいつも一時停止すること以外は通常のように動作し、さもなければ、FIFO13または22が空である際に画素データを出力用に読み込む。この一時停止は自動的に、出力フレームを入力フレームと同期(整合)させ、最初の出力フレームにおける一時停止は、入力フレームと出力フレームとの間の差を、アンダーフローを回避するために必要な値の非常に近くにもっていく。後続するフレームにおける一時停止は、入力フレームと(高速の)出力フレームとの間の持続時間の差を正確に一致させる。さらに、一時停止の回数は正確に、通常動作中のアンダーフローを回避するために、サンプリング点においてFIFO13または22内に存在する必要のある追加的画素の数に相当する。従って、FIFOのフロア(下限値)は、単に2番目及びそれに後続する設定フレーム内の一時停止の回数を測定し、この回数を、サンプリング点においてFIFO13または22内に存在する画素数に加算することによって見出すことができる。実際には、入力フレームの持続時間の出力フレームの持続時間に対する変動は、測定したFIFOのフロア値が完全に正確ではないことを意味する。安全な近似を得るために、想定される最悪の場合のクロック変動に相当する安全率を加算すべきである。ここでも、実際には、最悪の場合の単純な一定値を使用する。設定モード中には、取り付けた表示装置への出力18をブランク化/抑制して、この同期中の可視のグリッチを防止する。
一旦、設定モードにおいて2つ以上のフレームが処理され、これにより同期が達成されFIFOのしきい値が設定されると、フレーム発生器14は明確に、フレームの始点において通常動作モードに切り替わるか切り替えられることができる。表示装置がタイミング変動に対して非常に敏感である場合には、通常動作の最初のフレーム中に出力を抑制することが必要になり得る。本発明の実施例には、通常動作の最初のフレーム中に出力を抑制する手段を設けることができる。
次の段落では、入力ラインのレート及び位相が変動するTV応用の実施例を開示する。
以上で説明した方法は、水平同期周波数及び/または位相がフレーム内で変動するビデオ信号をリサンプリングする際に同期を維持するために、フレーム単位の代わりにライン単位で適用することもできる。こうした歪みのあるビデオ信号は、ビデオテープからの「トリックモード」再生中に生成されるので、TV/ビデオの応用にいいて一般的である。完全に安定な出力タイミングが必要な場合には、こうした変動を受け入れるために非常に大きなデカップリング・メモリーバッファ13または22が必要になる。しかし実際には、リサンプリングしたビデオストリームVOUTを受信する表示装置(例えばTFTパネルディスプレイ)は、ライン間の変動が特定限度内に留まるものとすれば、出力タイミングの変動を許容できることが多い。最悪の場合の入力変動が、フレーム全体で平均した際に許容可能な変動未満である場合には、与えられる出力タイミング/水平ブランキングが入力タイミング変動を補償するように調整されるものとすれば、メモリーバッファ13または22は、安定なビデオを使用することができるために必要なものよりも少しだけ大きいだけで済む。
本発明のこうした特定応用のために、クロック・シンセサイザ16が供給する出力ビデオクロックをスレーブにして、入力クロック/入力水平同期に対して固定周波数を維持することができる。適切なスレーブメカニズム、例えば適切な時定数を有する位相ロックループを用いて、入力ストリームにおける周波数変動が大幅に補償されて除去される。一般に残るものは、入力における位相シフト、及び出力ビデオクロックの調整におけるあらゆる遅延/オーバーシュートによって生じる、入力水平同期位相の出力に対するシフトである。
こうした位相シフト(及び残された小さい相対周波数のシフト)を補償するために、2つのしきい値、即ちフロア(下限)しきい値及びシーリング(上限)しきい値を用いる。両しきい値とも、非ブランキングのライン毎にサンプリングされる。FIFOの充満度がこれら2つのしきい値間にある場合には、入力タイミングが公称値である際に、画像データをFIFO13または22から読み出すレートが画像データの到着のレート(ビデオストリームの入力フレームレート)にできる限り一致する「通常の」出力クロック/水平ブランキングの設定を選択する。サンプリング点においてFIFOの充満度がフロアしきい値を下回る場合には、画像データが到着するよりも低速でFIFO13または22から読み出される低速のクロック/水平ブランキングの設定を選択する。サンプリング点においてFIFOの充満度がシーリングしきい値を超えている場合には、画像データが到着するよりも速くFIFO13または22から読み出される高速のクロック/水平ブランキングの設定を選択する。
キーポイントは、出力フレーム発生器14がライン長及び/または持続時間の変化を導入して、メモリーバッファのアンダーフローまたはオーバーフローが発生し得る時点に積み上げられた入力変動を補償することにある。
本実施例では、最悪の場合のタイミング変動が発生した場合に、サンプリング点においてフロアしきい値に達した場合に、FIFOのアンダーフローが次のサンプリング点の前に辛うじて回避されるようにフロアしきい値を設定する。シーリングしきい値も同様に、このシーリングしきい値を超えない場合にオーバーフローが辛うじて回避されるように設定する。適正なしきい値設定は、入力及び出力ラインの画像データ搬送部分の持続時間から容易に導出される。使用する高速及び低速のクロック/ブランキング設定は、遭遇し得る最悪の場合の入力タイミング変動に依存する。低速設定を選択した際の出力ラインレートは、最小の入力ライン周波数と、水平同期における正の(入力を遅延させる)シフトどうしが最小間隔であることとの最悪の場合の組合せでも、バッファ13または22が満たされがちになるようにしなければならない。高速設定を選択した際のラインレートは、最小の入力ライン周波数と、水平同期における負のシフトどうしが最小間隔であることとの最悪の場合の組合せでも、バッファ13または22を空にしなければならない。
もちろん、バッファ13または22の必要なサイズは、リサンプリングユニット15が実行するリサンプリングに必要なデカップリングの量、及び受け入れなければならない入力タイミング変動のサイズに依存する。一般に、2〜3ライン分が必要である。自走出力クロックを使用する場合には(即ち、入力クロック/入力水平同期に対して固定の周波数を維持するためにクロック・シンセサイザ16がスレーブでない場合には)、3〜4ライン分のFIFOのサイズが必要になり得る。
以下に、可変長フレームについて水平同期を維持することのできる方法を説明する。
TV/ビデオの応用では、フレーム当りのライン数が変化することもあり得る。ここでも、通常の原因はビデオテープからのトリックモード再生である。本明細書に提示する、安定なビデオについて垂直同期を維持する方法は、スレーブの出力クロックを使用する場合でも、こうした環境では適切でないことがある。
こうした環境では、次の代案のメカニズムを用いることができる。フレーム発生器14は、1本のブランキングライン(通常は最後のフロントポーチ(同期信号の直前部分)のライン)が同期ラインとして指定される最小許容の垂直ブランキングを有するフレーム・レイアウトに設定される。フレーム発生器14はこの同期ラインを、入力フレームが指定された基準位置に達するまで反復する。この位置は一般に、ライン/画素の座標を用いるか、あるいは、指定ラインの開始後に指定クロックチック数に達した時点とする。基準位置は、入力フレームと出力フレームとが同期(整合)して、最初のフロア・サンプリング点において、メモリーバッファ13または22が辛うじてFIFOのフロアレベル(上記参照)以上に保たれる際の、出力フレーム内の同期ラインの終点と一致するように設定する。
実施例をこのように設定した場合には、本発明の同期ラインのメカニズムは、出力フレーム間のブランキングライン数を、メモリーバッファ13または22の過剰な事前充満(図2参照)なしに同期を維持するように自動的に調整する。同期を確立するために特別な動作モードを必要とせず、入力フレームの始点において入力捕捉を開始すれば十分である。このことを行えば、出力フレーム発生器14は単に、ブランキングラインが最初に捕捉した入力フレームに同期するまで、ブランキングラインを発生する。
図2に、信号23に基づくブランキングラインの反復数の調整が、ライン数及び/またはブランキング持続時間が変化する入力フレームの自動補償を可能にする方法の単純な例を示す。この例では、入力フレームと出力フレームとのタイミングを最初に同期させる(入力及び出力フレーム0)。クロップ/捕捉装置12は、捕捉した入力フレームから導出した最初のリサンプリングしたラインからのP個の画素が、選定した出力クロックでの出力用に利用可能なると、信号23がトリガされるように設定する。Pはもちろん、出力フレームのアクティブ(有効)領域における出力が、アンダーラン(時間短縮)の恐れなしに進行する程度に十分大きいように選択する。発生される出力フレームは、最初の有効な出力ラインの直前のラインRが、信号23がトリガされるまで反復されるように設定する。
最初に(入力及び出力フレーム0)入力と出力とを同期させ、入力フレームは期待される公称の長さである。信号23が到着するまでラインRを反復することは、P個の画素が利用可能になった後に、1本の出力ラインの時間間隔以内に出力が開始されることを意味する。従って、アンダーランのない出力を発生することができる。
入力フレーム1は公称のサイズより短い。出力フレーム1の始点では、同期はフレーム0に比べて視覚的に変化していない。フレーム1に対して同じクロップ開始位置を用いるので、出力フレームの始点と信号23がトリガされる時点との間の遅延は常に同じである。しかし、フレーム1はフレーム0よりずっと早く終わり、このため入力フレーム2が始まっている間に出力フレーム0が発生され続ける。その結果は、出力フレーム2の始点と信号23がトリガされる時点との間の遅延は、フレーム1がフレーム0より短い時間分だけ正確に低減される。従って、ラインRの反復回数は低減され、ここでも出力は、P個の画素が利用可能になった後に、1本の出力ラインの時間間隔以内に開始される。従って、アンダーランのない出力を発生することができる。
入力フレーム2及び3はさらに長さが短くなり、出力フレーム3以降は、ラインRの反復回数のさらなる低減を生じさせる。重要な点は、すべての場合において、P個の画素が利用可能になった後に、1本の出力ラインの時間間隔以内に出力が開始されることを保証することができる、ということである。このことは、アンダーランのない出力を発生することができることを暗に意味するだけでなく、単一の出力ラインの時間間隔中にFIFOバッファ内に蓄積することのできる最大数の画素だけを、P個(デカップリングに必要な絶対最小数)に上積みしてバッファ記憶すればよいことも暗に意味する。図に示すFIFOバッファリング方式(垂直アップスケーリング用に入力をバッファ記憶し、及び垂直ダウンサンプリング用に出力をバッファ記憶すること)は、この最悪の場合の追加的なバッファリングの要求は決して1ライン分の画素数を超えない。
垂直同期はラインレベルの精度でのみ維持されるので、このメカニズムは、安定な入力ビデオに適した方法よりも大きいメモリーバッファの使用を必要とする。しかし、必要なメモリーバッファのサイズ(約3ラインの画素分)は、あらゆる場合において非ブランキングのラインの水平同期を維持するために必要な分を大幅には超えない。
同じメカニズムを用いて、安定な入力ビデオストリームの垂直同期を、ライン長またはクロック周波数を変化させる必要なしに達成することもできる。しかし、約3ライン分のメモリーバッファのサイズはなおも必要である。
以下に、改良及び代案の実施例を説明する。この改良及び代案は、本明細書に記載のあらゆる実施例と共に用いることができる。
実際に、クロック/フレーム・レイアウトの切り替えを行う時点をサンプリング点から分離することがしばしば有用である。例えば、多くのTFT表示装置は、1ライン中のブランキング・サイクル数が、垂直バックポーチ(同期信号の直後部分)及び画像データを搬送するラインを通して一定のままであることを必要とする。こうしたTFT表示装置については、本発明の装置によって実行されるフレーム・レイアウトの切り替えをサンプリング点から遅延させて、垂直フロントポーチ(垂直同期の前に来るブランキングライン)内に行わせるべきである。本発明の装置はこうした表示装置を提供するように設計することができる。
クロック周波数設定の大幅な変更が必要な場合には、クロック・シンセサイザ16が、クロック速度を現在値から新たに選択した値まで、突発的に切り替えるのではなく徐々にシフト(移行)するメカニズムを提供する必要があり得る。
FIFOレベルのより精密な制御は、追加的なしきい値を用いて、水平同期及び垂直同期について共に達成することができる。例えば、2つのフロアしきい値を用いて、同期制御ユニット27またはフレーム発生器14を、サンプリング点におけるFIFOレベルのFIFOフロアへの近さに応じて、低速設定と非常に低速の設定との間で選択切り替えすることができる。
以上で説明した実施例は、例えば低コストの表示装置、TVフォーマットの変換、コンピュータグラフィックス用の表示/ビデオ出力、等のようなフレームレートの変換を必要としないビデオのリフォーマットに適している。
図面及び明細書中には、本発明の好適な実施例を記載し、特定の用語を用いているが、こうして記載した説明は、限定目的ではなく一般的かつ説明的な意味で用語を用いているに過ぎない。
Claims (18)
- ビデオストリームの入力フレームレートを出力ストリームの出力フレームレートに整合させる装置において、
少なくとも1つのメモリーバッファと;
出力フレーム発生器と;
前記少なくとも1つのメモリーバッファの状態に関する制御フィードバックを実現する調整手段とを具え、
前記調整手段が、前記状態を監視することを可能にし、2つの異なる設定間の調整を実行して、前記出力ストリームの出力フレームレートまたは出力ラインレートを減速または加速させることを特徴とするビデオストリームのフレームレート整合装置。 - 前記調整手段が、しきい値信号を前記メモリーバッファから前記出力フレーム発生器または同期制御ユニットに送信し、前記出力フレーム発生器は、前記しきい値信号をサンプリングしてサンプリング点を得ることを特徴とする請求項1に記載の装置。
- 前記サンプリング点の各々における前記出力フレームレートまたは出力ラインレートの切り替え、及び/または、2つ上の異なる設定間の切り替えを、前記フレーム発生器が実行するか、前記フレーム発生器に実行させることを特徴とする請求項2に記載の装置。
- 前記異なる設定は、選択的な出力フレーム・レイアウトによって規定されることを特徴とする請求項1、2または3に記載の装置。
- 前記異なる設定は、異なる出力フレームレートによって規定されることを特徴とする請求項1、2または3に記載の装置。
- 前記異なる設定は、異なる出力ライン長によって規定されることを特徴とする請求項1、2または3に記載の装置。
- 少なくとも次のフレームレート、即ち:
あり得る最短の入力フレームより持続時間の短い出力フレームを発生する高速設定;及び、
あり得る最長の入力フレームより持続時間の長い出力フレームを発生する低速設定
が存在することを特徴とする請求項4に記載の装置。 - 前記出力フレーム発生器は、前記高速設定と前記低速設定とを交互させることを特徴とする請求項7に記載の装置。
- 前記サンプリング点の少なくとも1つが、前記出力フレーム内の、前記メモリーバッファのアンダーフローがないことを保証する位置に配置されていることを特徴とする請求項2に記載の装置。
- 前記装置が、通常動作モードから設定モードに切り替わることを可能にする設定手段を具え、前記しきい値モードは、一旦、前記メモリーバッファがしきい値に達するとしきい値信号が発行されるように前記しきい値を設定するために用いられることを特徴とする請求項2に記載の装置。
- 前記整合を、フレーム単位またはライン毎に行うことを特徴とする請求項1に記載の装置。
- 前記ビデオストリームと前記出力ストリームとの間の位相シフトを補償することができるように、フロアしきい値及びシーリングしきい値が設定されていることを特徴とする請求項1に記載の装置。
- 前記メモリーバッファの充満度が、前記フロアしきい値と前記シーリングしきい値との間である場合に、通常設定が選択され;
前記メモリーバッファの充満度が前記フロアしきい値を下回る場合に、低速設定が選択され;
前記メモリーバッファの充満度が前記シーリングしきい値を超える場合に、高速設定が選択される
ことを特徴とする請求項12に記載の装置。 - ビデオ・リサンプリング/リフォーマットシステムの一部分であることを特徴とする請求項1〜13のいずれかに記載の装置。
- 入力フレームレートで伝送されるビデオデータを含むビデオストリームを処理する方法において、
前記ビデオデータを受信するステップと;
前記ビデオデータをメモリーバッファ内に一時記憶するステップと;
前記メモリーバッファの充満度を監視して、前記充満度が所定しきい値に達したか否かを判定するステップと;
前記ビデオデータが前記メモリーバッファによって出力されて出力フレーム発生器に送信される出力フレームレートを2つの異なる設定間で調整して、出力ストリームの出力フレームレートまたは出力ラインレートを時間と共に減速または加速させるステップと
を具えていることを特徴とするビデオストリームの処理方法。 - 前記ビデオストリームの入力フレームレートと出力ストリームの出力フレームレートとの間のフレーム同期を維持するために用いられることを特徴とする請求項15に記載の方法。
- ビデオストリームの入力フレームレートを出力ストリームの出力フレームレートと整合させるために用いられることを特徴とする請求項15に記載の方法。
- 前記方法により、前記しきい値を規定するための自動設定を実行することを特徴とする請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05108635 | 2005-09-20 | ||
PCT/IB2006/053253 WO2007034372A2 (en) | 2005-09-20 | 2006-09-13 | Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009509203A true JP2009509203A (ja) | 2009-03-05 |
Family
ID=37889197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008531834A Pending JP2009509203A (ja) | 2005-09-20 | 2006-09-13 | ビデオストリームのフレームレートの保存、リサンプリング、またはリフォーマット装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8797457B2 (ja) |
EP (1) | EP1929791A2 (ja) |
JP (1) | JP2009509203A (ja) |
CN (1) | CN101385070A (ja) |
WO (1) | WO2007034372A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012138681A (ja) * | 2010-12-24 | 2012-07-19 | Sony Corp | データ入出力装置、情報処理装置、及びデータ入出力方法 |
JP7350620B2 (ja) | 2019-10-28 | 2023-09-26 | アルパイン株式会社 | ビデオ変換装置及びタッチパネル付表示装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147831A (ja) * | 2007-12-17 | 2009-07-02 | Victor Co Of Japan Ltd | 画像伝送装置及びワイヤレス画像受信装置 |
US20100178037A1 (en) * | 2009-01-12 | 2010-07-15 | Te-Wei Chen | Display apparatus, video generation apparatus, and method thereof |
US8643776B2 (en) * | 2009-11-30 | 2014-02-04 | Mediatek Inc. | Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof |
CN102376289B (zh) * | 2010-08-06 | 2014-01-08 | 晨星软件研发(深圳)有限公司 | 显示时序控制电路及其方法 |
FR2964235B1 (fr) * | 2010-08-31 | 2013-05-24 | Canon Kk | Procede de synchronisation, systeme et dispositif correspondants |
US9445058B2 (en) | 2012-05-14 | 2016-09-13 | Intuitive Surgical Operations, Inc | Method for video processing using a buffer |
US9007386B2 (en) * | 2012-12-07 | 2015-04-14 | Apple Inc. | Clock synthesis |
JP6415442B2 (ja) * | 2013-10-28 | 2018-10-31 | ソニーセミコンダクタソリューションズ株式会社 | 画像処理装置、画像処理方法およびプログラム |
CN104898902B (zh) * | 2014-03-07 | 2018-04-17 | 敦泰电子有限公司 | 触摸显示装置及其驱动电路和驱动方法、电子装置 |
US9401150B1 (en) * | 2014-04-21 | 2016-07-26 | Anritsu Company | Systems and methods to detect lost audio frames from a continuous audio signal |
US10147463B2 (en) | 2014-12-10 | 2018-12-04 | Nxp Usa, Inc. | Video processing unit and method of buffering a source video stream |
US10986309B2 (en) | 2015-06-30 | 2021-04-20 | Nxp Usa, Inc. | Video buffering and frame rate doubling device and method |
KR102592124B1 (ko) | 2018-09-21 | 2023-10-20 | 삼성전자주식회사 | 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법 |
CN111428560B (zh) * | 2020-02-20 | 2023-09-12 | 重庆创通联达智能技术有限公司 | 视频图像处理方法、装置、电子设备及存储介质 |
CN114008570B (zh) * | 2020-05-28 | 2024-01-30 | 京东方科技集团股份有限公司 | 触控显示设备及其触控响应方法、系统及存储介质 |
GB2596111B (en) * | 2020-06-18 | 2023-03-22 | Dualitas Ltd | Frame rate synchronization |
CN115834482A (zh) * | 2021-09-14 | 2023-03-21 | 中兴通讯股份有限公司 | 视频流的处理方法、装置、服务器和存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004180290A (ja) * | 2002-11-15 | 2004-06-24 | Sony Corp | 伝送装置と伝送方法と再生装置と再生方法およびプログラムと記録媒体 |
JP2005094458A (ja) * | 2003-09-18 | 2005-04-07 | Nec Corp | 動画像符号化装置及び方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6078361A (en) * | 1996-11-18 | 2000-06-20 | Sage, Inc | Video adapter circuit for conversion of an analog video signal to a digital display image |
US5953074A (en) * | 1996-11-18 | 1999-09-14 | Sage, Inc. | Video adapter circuit for detection of analog video scanning formats |
KR100242835B1 (ko) * | 1996-12-18 | 2000-02-01 | 윤종용 | 스캔 레이트 콘트롤러 |
US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
DE19710270A1 (de) | 1997-03-13 | 1998-09-17 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Anordnung von digitalisierten Bildsignalen oder Daten in orthogonalen Zeilen und Spalten |
US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
US6529600B1 (en) * | 1998-06-25 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Method and device for preventing piracy of video material from theater screens |
US6353459B1 (en) * | 1999-03-31 | 2002-03-05 | Teralogic, Inc. | Method and apparatus for down conversion of video data |
US6522363B1 (en) * | 1999-07-30 | 2003-02-18 | Thomson Licensing S.A. | Display frame rate adaptation |
US6813372B2 (en) * | 2001-03-30 | 2004-11-02 | Logitech, Inc. | Motion and audio detection based webcamming and bandwidth control |
US6851008B2 (en) * | 2002-03-06 | 2005-02-01 | Broadcom Corporation | Adaptive flow control method and apparatus |
JP2004266345A (ja) | 2003-02-05 | 2004-09-24 | Sony Corp | 映像表示方法、映像表示処理装置、映像表示システム |
FR2901906A1 (fr) | 2006-05-31 | 2007-12-07 | Thomson Licensing Sas | Procede et dispositif d'affichage d'une sequence d'images |
-
2006
- 2006-09-13 JP JP2008531834A patent/JP2009509203A/ja active Pending
- 2006-09-13 CN CNA2006800343039A patent/CN101385070A/zh active Pending
- 2006-09-13 WO PCT/IB2006/053253 patent/WO2007034372A2/en active Application Filing
- 2006-09-13 EP EP06796016A patent/EP1929791A2/en not_active Withdrawn
- 2006-09-13 US US12/067,080 patent/US8797457B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004180290A (ja) * | 2002-11-15 | 2004-06-24 | Sony Corp | 伝送装置と伝送方法と再生装置と再生方法およびプログラムと記録媒体 |
JP2005094458A (ja) * | 2003-09-18 | 2005-04-07 | Nec Corp | 動画像符号化装置及び方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012138681A (ja) * | 2010-12-24 | 2012-07-19 | Sony Corp | データ入出力装置、情報処理装置、及びデータ入出力方法 |
JP7350620B2 (ja) | 2019-10-28 | 2023-09-26 | アルパイン株式会社 | ビデオ変換装置及びタッチパネル付表示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007034372A3 (en) | 2008-07-31 |
US8797457B2 (en) | 2014-08-05 |
CN101385070A (zh) | 2009-03-11 |
US20100118183A1 (en) | 2010-05-13 |
WO2007034372A2 (en) | 2007-03-29 |
EP1929791A2 (en) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009509203A (ja) | ビデオストリームのフレームレートの保存、リサンプリング、またはリフォーマット装置及び方法 | |
KR100751861B1 (ko) | 이미지 프레임 업데이트 동기 | |
US5875354A (en) | System for synchronization by modifying the rate of conversion by difference of rate between first clock and audio clock during a second time period | |
US7737960B2 (en) | Apparatus and method for image frame synchronization | |
KR101516849B1 (ko) | 수신 장치에서 출력 클럭 주파수를 보정하는 회로 | |
JP5062661B2 (ja) | 映像信号出力装置及び方法 | |
CN111327789B (zh) | 一种显示信号同步转换装置 | |
US8913190B2 (en) | Method and apparatus for regenerating a pixel clock signal | |
JP2011027914A (ja) | 表示制御装置 | |
US7830450B2 (en) | Frame synchronization method and device utilizing frame buffer | |
JPH06326968A (ja) | ビデオ信号同期装置 | |
JP6687361B2 (ja) | 半導体装置、映像表示システムおよび映像信号の出力方法 | |
JP6788996B2 (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
JP2018173496A (ja) | 画像処理装置 | |
JP2020047995A (ja) | 表示装置、表示装置の制御方法、およびプログラム | |
US7136004B2 (en) | Image signal processing system | |
JP2008276132A (ja) | ドットクロック発生回路、半導体装置及びドットクロック発生方法 | |
US7576771B1 (en) | Method and apparatus of providing video synchronization | |
JP4744212B2 (ja) | 画像表示装置の制御方法及び画像表示装置 | |
JP4446527B2 (ja) | スキャンコンバータ及びそのパラメータ設定方法 | |
US9912427B2 (en) | Reception apparatus and system | |
JP2010119015A (ja) | 画像伝送装置、送信装置、受信装置および画像伝送システム | |
KR100848168B1 (ko) | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 | |
JP2009122311A (ja) | 画像処理システム、表示装置および画像処理方法 | |
JP5446427B2 (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |