KR100751861B1

KR100751861B1 - 이미지 프레임 업데이트 동기

Info

Publication number: KR100751861B1
Application number: KR1020057020541A
Authority: KR
Inventors: 마리 무타넨; 안띠 하르티카이넨; 티모 카이쿠마아
Original assignee: 노키아 코포레이션
Priority date: 2003-04-30
Filing date: 2004-04-30
Publication date: 2007-08-23
Also published as: FI114882B; CN100418136C; WO2004097789A1; US20040239677A1; FI20030656A0; EP1618555A1; FI20030656A; US7324114B2; KR20060009278A; CN1816844A

Abstract

디스플레이 스크린에 대한 이미지 프레임들의 업데이트 방법. 디스플레이 시스템은 디스플레이 스크린, 디스플레이 스크린으로의 전달 전에 이미지 프레임들을 버퍼링하기 위한 프레임 메모리, 프레임 메모리로 안에 이미지 데이터를 수신하기 위한 디스플레이 인터페이스, 이미지 데이터를 프레임 메모리 안에 입력하는 별도의 제어기, 및 디스플레이 시스템을 제어하는 디스플레이 드라이버를 포함한다. 이미지 데이터는 별도의 제어기를 이용해 디스플레이 스크린으로 전달되고, 그런 다음 동기 신호가 디스플레이 스크린에 업데이트된 이미지 프레임으로부터 피드백된다. 프레임 메모리에서의 이미지 프레임 업데이트가 금지되는 시기를 특정하도록 제한기 레지스터가 사용된다. 별도의 제어기는, 카운터 값이 제한기 레지스터의 제한 값의 범위 안에 있는 한 프레임 메모리의 이미지 프레임 입력을 금지하도록 제어된다.

Description

이미지 프레임 업데이트 동기{Synchronization of image frame update}

본 발명은 디스플레이 스크린 상에 이미지 프레임들을 업데이트하는 것에 관한 것으로서, 보다 상세하게는 DMA 제어기와 같이 별도의 제어기를 포함하는 디스플레이들과 관련한 업데이트 동기에 관한 것이다.

디스플레이 모듈들은 가령 서로 다른 컴퓨터 시스템들 및, 모바일 스테이션들 같은 휴대형 단말기들이 그 장치의 사용자에게 문자와 이미지를 디스플레이하는데 사용된다. 통상적으로 디스플레이 데이터 신호와 동기 신호를 포함하는 디스플레이 신호가 디스플레이 모듈에 의해 구비된 디스플레이 스크린으로 입력된다. 디스플레이 데이터 신호는, 동기 신호에 구비된 수직 동기 신호를 통해 서로 구별되는 이미지 프레임들을 포함한다. 동기 신호는 또한 수평 동기 신호를 포함하여 한 이미지 프레임에 포함된 라인들의 상호 간의 분리를 특정하도록 한다.

일반적인 디스플레이 시스템에서는 동기 신호들이 보통 디스플레이 모듈로 들어오는 디스플레이 신호에 포함되어 있는 반면, 프레임 메모리를 포함하는 새로 출현한 디스플레이 모듈들에서는 동기 신호들이 디스플레이 모듈 안에서 발생된다. 프레임 메모리는 이미지 프레임들이 디스플레이 스크린상에 디스플레이되기 전에 이미지 프레임들을 버퍼링하는데 사용된다. 이미지 프레임들은 디스플레이 스크린 을 통해 장치 사용자에게 디스플레이되는 데, 이때 디스플레이 스크린은 소정 레이트로 이미지 프레임들을 수신한다. 이미지 프레임들은 디스플레이 리프레쉬(refresh) 레이트라 불리는 레이트로 디스플레이 스크린에 대해 업데이트된다.

여기서의 문제는 프레임 메모리의 새 이미지 프레임의 업데이트가 디스플레이 리프레쉬 레이트와 관련해 쉽게 동기이탈된다는 것이고, 이것이, 한 부분은 한 이미지 프레임으로 이뤄지고 다른 부분은 다른 이미지 프레임으로 이뤄지는 스크린에 디스플레이된 이미지의 테어링(tearing) 효과라고 알려진 것을 일으키게 된다. 이것은 디스플레이 스크린에서 깜박이는 라인들 혹은 옆으로 이동하는 오브젝트의 파열로서 보여진다. 테어링 효과는 새 이미지 프레임에 포함되는 데이터가, 이전 이미지 프레임의 대응 데이터가 디스플레이 스크린에 업데이트되기 전에 프레임 메모리에 저장되기 때문에 일어난다.

본 출원인의 이전 특허 출원 EP 1217602는 디스플레이 유닛에서 테어링을 피하는 방법에 대해 개시한다. 공개 EP 1217602의 해법에서, 동기 신호들은 디스플레이 신호로부터 제어 시스템에 연결되어 디스플레이 스크린으로 업데이트되고, 피드백 동기 신호들이 결합되어 한 신호를 형성함으로써, 제어 시스템이 한 신호로부터 두 동기 신호들을 바르게 해석할 수 있도록 한다. 동기 신호들은 가령 OR 또는 XOR 논리 연산을 통해 결합되어 한 신호를 형성한다. 제어 시스템은 동기 신호들에 포함된 펄스들에 기초한 타이밍으로 프레임 버퍼에 새 이미지 프레임을 입력한다.

그러나, 이렇게 간단하고 그렇게 때문에 유리한 해법의 단점은 버퍼 메모리 에서의 이어지는 이미지 프레임의 업데이트가 소정 펄스, 보통 수직 동기 신호 펄스에 기초해 제어된다는 것이다. 이 경우, 한 이미지프레임의 업데이트 중에는, 새 이미지 프레임의 업데이트를 일으킬 수 있는 단 한 시기만이 존재한다. 즉, 사용되는 어플리케이션이 수직 동기 신호 펄스 바로 뒤에 새 이미지 프레임에 대한 업데이트 요청을 표현할 때, 이미지 프레임의 업데이트는 다음에 오는 수직 동기 신호 펄스 다음에만 개시된다. 이미지 프레임 업데이트의 이러한 긴 딜레이는 디스플레이에 디스플레이된 이미지의 유해한 저킹(jerking)을 일으킨다.

따라서 본 발명의 목적은 이미지 프레임 업데이트를 제어하는 방법을 구현하기 위한 개선된 방법과 장치를 제공하는 것이다. 본 발명의 목적은, 독립 청구범위들에 기술된 것을 특징으로 하는 방법, 시스템, 및 모바일 스테이션을 통해 달성된다.

본 발명의 바람직한 실시예들은 종속 청구범위들에서 설명된다.

본 발명은 DMA 제어기와 같은 별도의 제어기를 통해 디스플레이 시스템에서 이미지 데이터를 디스플레이 스크린으로 보내는 것에 기초하며, 상기 디스플레이 시스템은 이미지 프레임들을 디스플레이하는 디스플레이 스크린, 이미지 프레임들이 디스플레이 스크린으로 보내지기 전에 그 이미지 프레임들을 버퍼링하는 프레임 메모리, 프레임 메모리에 동작가능하게 연결되어 동기 신호를 이미지 데이터 안에 포함시키는 제어기, 프레임 메모리에 이미지 데이터를 수신하는 디스플레이 인터페이스, 디스플레이 인터페이스를 통해 프레임 메모리에 이미지 데이터를 입력하는, DMA 제어기와 같은 별도의 제어기, 및 디스플레이 시스템의 동작을 제어하는 디스플레이 드라이버를 포함한다. 상기 동기 신호는 디스플레이 스크린에 업데이트된 이미지 프레임으로부터 카운터로 피드백됨이 바람직하다. 이 경우, 프레임 메모리에 이미지 프레임을 입력하는 디스플레이 드라이버로 주어지는 요청에 응하여, 이미지 프레임 업데이트가 금지되는 시기를 특정하도록 제한기(limiter) 레지스터가 사용되고, 현재의 카운터 값이 제한기 레지스터의 제한 값과 비교되며, 카운터 값이 제한기 레지스터의 제한 값의 범위 안에 있는 한, 별도의 제어기는 디스플레이 인터페이스를 통한 프레임 메모리의 이미지 프레임 입력을 금지하도록 제어된다.

본 발명의 바람직한 실시예에 따르면, 제한기 레지스터의 제한 값 특정에 응하여, 디스플레이 드라이버로부터 나오는 감쇠 신호가, 이미지 프레임 업데이트가 금지되는 기간 동안 활성화되고, 그 금지 기간 후 DMA 제어기가 초기화된다. 그러면 DMA 제어기는 그 감쇠 신호를 통해 제어됨으로써 디스플레이 인터페이스를 통한 프레임 버퍼의 이미지 데이터 입력이 감쇠 신호가 활성되는 한 금지될 수 있다.

본 발명의 바람직한 제2실시예에 따르면, DMA 제어기는, 제한기 레지스터의 제한 값이 DMA 제어기가 DMA 전달 요구를 기다리도록 특정되기 전에, 초기화된다. 그리고 나서, 카운터 값이 제한기 레지스터의 제한 값의 범위 내에 있을 때까지는 DMA 제어기에 DMA 전달 요구를 입력하는 것이 금지되도록, DMA 전달 요구가 DMA 제어기를 제어하는데 사용된다.

본 발명의 방법 및 시스템의 이점은 테어링 효과가 방지되고, 디스플레이 스크린상의 이미지 프레임의 시기적절한 업데이트가 보장된다는 데 있다. 또 다른 이점은, 여러 경우들에서 DMA 전달이 어플리케이션에 의해 표현된 요청에 응하여 즉시 발생될 수 있기 때문에 DMA 전달의 딜레이가 최소화된다는 것으로, 카운터 값이 제한기 레지스터의 제한 값의 범위 안에 있으면 그 전달은 레지스터의 제한 값이 해제된 직후 발생할 것이며, 그에 따라 다음 수직 동기 펄스를 기다릴 필요가 없게 되는 것이다. 또 다른 이점은, 동기 신호들의 피드백을 통한 본 발명에 따른 DMA 제어의 구현에서의 필수적인 부분이 하드웨어 해법상의 시스템 로드 구현을 매우 간단하게 한다는 것이다, 즉 요구되는 프로세싱 전력이 낮게 유지될 수 있다. 또 다른 이점은, DMA 전달 요구가 디스플레이 시스템 내부로의 제어 신호이기 때문에, 외부 소프트웨어에 의해 야기되는 간섭들이 DMA 제어기가 다음 DMA 전달을 위해 초기화된 이후에 제어 신호의 전달에 영향을 미치지 않는다는 데 있으며, 그에 따라 그 간섭들은 DMA 전달과 디스플레이 업데이트의 동기에 있어 문제를 유발하지 않게 된다.

이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들이 보다 자세히 설명될 것이다.

도 1은 본 발명의 바람직한 실시예에 따른 디스플레이 시스템의 구조에 대한 블록도이다.

도 2는 본 발명의 바람직한 실시예에 따른 DMA 전달 제어 방법의 흐름도이다.

도 3은 본 발명의 다른 바람직한 실시예에 따른 DMA 전달 제어 방법의 흐름 도이다.

도 4는 본 발명의 바람직한 실시예에 따른 디스플레이 스크린의 업데이트를 나타내는 방법의 흐름도이다.

본 발명의 바람직한 실시예에 따른 디지털 디스플레이 시스템의 구조는 도 1을 참조해 다음에 설명될 것이며, 상기 디스플레이 시스템은 모바일 스테이션과 연결되어 사용되도록 구성된다. 그러나, 본 발명은 모바일 스테이션들의 디스플레이들에만 국한되지 않고, 메인 메모리로부터 임의의 디스플레이 유닛으로의 이미지 데이터 전달이 피드백 동기 신호를 이용하는 별도의 제어기를 통해 제어되는 임의의 디스플레이 유닛에 적용될 수 있다. 또, 본 발명은 이하에서 이미지 데이터의 전달을 수행하는 별도의 제어기가 DMA 제어기인 바람직한 실시예에 기초한 예를 이용하여 설명될 것이다. 그러나, 본 발명이 DMA 제어 디스플레이 시스템들에만 국한되는 것은 아니며, 장치의 마이크로프로세서나 그래픽 액셀러레이터 등과 같이, 상응하는 어떤 제어기라도 그 제어기로서 사용될 수 있다. 따라서, 본 발명의 맥락을 통해, DMA 전달이라는 용어는 위와 같은 취지에 따라 폭넓게 이해되어야 한다.

도 1에서, 모바일 스테이션(100) 안에 포함되는 디스플레이 시스템(101)은 디스플레이될 이미지 프레임 정보를 저장하고 나중에 그것을 제어 시스템(104)으로 입력할 메인 메모리(102)를 포함한다. 제어 시스템(104)은 이미지 프레임 정보를 편집하는 것과 관련된 기능을 포함하고, 가령 모바일 스테이션의 마스터 제어 유닛 (MCU)(106)과 디지털 신호 처리기(DSP)(108) 기능의 일부로서 구현될 수 있다. 메모리(102)에서 디스플레이 인터페이스(112)로 이미지 데이터를 업데이트하는 일은 직접 메모리 액세스, 즉 DMA 제어기(110)를 통해 일어남이 바람직하며, DMA 제어기(110)는, 마스터 제어 유닛(106)이나 신호 처리기(108)가 이미지 프레임 정보를 전달하라는 명령을 발하지 않은 상태에서, 메인 메모리(102)에서 이미지 프레임 정보를 검색하고 그것을 디스플레이 인터페이스(112)로 바로 전달한다. 마스터 제어 유닛(106)은 단지 DMA 전달을 초기화하고 DMA 제어기(110)에 대해 전달될 이미지 프레임 데이터를 특정한다. 따라서, DAM 제어기는 메인 메모리(102)로부터 이미지 프레임들을 특정하는 데이터 플로우를 디스플레이 인터페이스(112)에 입력한다. 제어 시스템(104)은 디스플레이 시스템(101)의 특성에 가장 바람직하게 적합한 이차원 또는 삼차원 그래픽을 적응시키는 그래픽 액셀러레이터(114)를 포함할 수도 있다. 상술한 바와 같이, DMA 제어기 대신, 마스터 제어 유닛(106), 신호 처리기(108), 또는 그래픽 액셀러레이터(114)가 이미지 데이터 전달에 사용될 수 있다.

디스플레이 시스템(101)은 일반적으로 디스플레이 인터페이스(112) 안에 포함되는 디스플레이 드라이버(118), 이미지 프레임들이 디스플레이 모듈로 전달되기 전에 어플리케이션 프로그램들에 의해 생성된 이미지 프레임들을 버퍼링하기 위한 버퍼 메모리116)를 더 구비한다. 디스플레이 모듈은 프레임 메모리(120) 및 디스플레이 스크린(122), 그리고, 통상적으로, 디스플레이 스크린에의 이미지 프레임 업데이트를 제어하는데 사용되는 동기 신호들을 이미지 데이터에 추가하도록 소프트웨어에 의해 구현되는 제어기를 포함한다. 디스플레이 시스템(101)은 이미지 프 레임 정보를 버퍼 메모리(116)로부터 디스플레이 모듈의 프레임 메모리(120)로 전달하기 위한 버스를 더 구비한다. 디스플레이 시스템(101)은 또한, 바람직하게는 디스플레이 인터페이스의 일부로서, 테어링 효과를 방지하는 방식으로 디스플레이 스크린(122)에 이미지 프레임들을 시기적절히 업데이트하는 제어 블록(126)을 포함한다. 제어 블록(126)은 적어도 어떤 카운터(128)와, DMA 제어기(110)를 위한 제어 신호를 생성하는 DMA 제어 회로(130)를 포함한다. 제어 블록(126)은 통상적으로 디스플레이 인터페이스(112)의 일부에 포함되기도 하지만, 이 상황에서는 본 발명을 예시하기 위한 별도의 블록으로서 나타내어진다. 그러나, 제어 블록(126)은 디스플레이 인터페이스(112)의 일부가 아닌 어떤 다른 디스플레이 시스템의 부분 안에서 구현될 수도 있다.

다른 실시예에 따르면, 예를 들어 디스플레이 인터페이스(112)에 위치한 제어 블록에 더하여, 추가 하드웨어 카운터 및 두 개의 새 레지스터들이 실제 디스플레이 리프레시 레이트를 모니터링하고 마지막 계측된 디스플레이 리프레시 프레임 레이트를 유지하도록 하기 위해 제어 블록에 포함됨이 바람직할 수 있다. 이 실시예는 이하에서 보다 상세히 설명될 것이다.

디스플레이 시스템에서, 메모리를 구비하는 DMA 제어형 디스플레이와 관련하여, 디스플레이 인터페이스로 전달될 이미지 데이터는 동기 신호들 없이, 디스플레이 데이터 신호만을 포함한다. 디스플레이 스크린(122)의 프레임 메모리(120)로부터 입력될 이미지 프레임 정보만이 디스플레이 데이터 신호 및 동기 신호를 포함한다. 디스플레이 데이터 신호는 동기 신호에 의해 구비되는 수직 동기 신호를 통해 서로와 구별되는 이미지 프레임들을 포함한다. 또, 동기 신호는 한 이미지 프레임에 구비된 라인들의 상호 분리를 특정하기 위한 수평 동기 신호를 포함한다.

수직 동기 신호에 포함된 펄스는 각 이미지 프레임 다음에 전달됨으로써, 수직 동기 신호 펄스는 디스플레이 스크린에의 다음 이미지 프레임의 업데이트 시작을 알린다. 수평 동기 신호에 포함된 펄스는 이미지 프레임의 각 라인 피드(feed) 다음에 전달됨으로써, 수평 동기 신호 펄스는 디스플레이 스크린상의 이미지 프레임의 다음 라인의 업데이트 시작을 알린다.

디스플레이 모듈 내의 이러한 동기 신호들은 피드백에 의해 디스플레이 스크린(122)으로부터 디스플레이 인터페이스(112)로 도달되면서, 디스플레이 인터페이스(112)로 하여금 새 이미지 프레임이 디스플레이 상에서 언제 업데이트되는지를 알 수 있도록 한다. 디스플레이 인터페이스(112)는 감쇠 신호(ATTN)을 사용해 DMA 제어기(1100가, FIFO 원리에 따라 동작하는 버퍼 메모리(116)를 거쳐 프레임 메모리(120)로 이미지 프레임들을 입력하도록, 제어한다. 일단 버퍼 메모리가 다 찼으면, 감쇠 신호가 액티브가 된다. 이미지 프레임 데이터가 버퍼 메모리(116)로부터 프레임 메모리(120)로 전달될 때, 감쇠 신호는 비활성화되면서, DMA 제어기로 하여금 새 입력 프레임 데이터를 버퍼 메모리(116)에 입력하게 하거나, 그와 달리 직접 프레임 메모리(120)로 입력하게 할 수 있다. 이 경우, 디스플레이의 내부 리프레시 레이트가 이미지 프레임 데이터 입력 레이트로부터 벗어나면, 테어링 효과가 일어날 수 있다.

테어링 효과가 디스플레이상에서 발생되는 것을 막기 위해, 본 발명의 바람 직한 실시예들에서는, 디스플레이 스크린으로의 이미지 프레임 데이터의 업데이트로부터 테어링 효과를 방지하는 것과 관련한 충분한 시간이 흐르기 전에는 DMA 제어기가 이미지 데이터를 프레임 메모리(120) 안으로 보내지 않도록, 피드백 디스플레이 모듈 동기 신호들이 DMA 제어기를 제어하는데 사용된다. 본 발명의 제어 블록(126)에 포함된 DMA 제어 회로(130)의 동작은 동기 신호 펄스들에 의해 제어되는 카운터(128), 및 전달 레지스터들로부터 얻어지고 테어링 효과를 피하기 위해 디스플레이로의 이미지 프레임 데이터 전달이 언제 금지되어야 하는지 시기를 특정하는 한계값 LIMIT에 의해 제어된다. 이하에서 설명되는 바와 같은 방식으로, DMA 제어 회로(130)는 이러한 입력 값들을 이용하여 바람직하게 DMA 제어기(110)의 동작을 제어하는 제어 신호를 생성한다.

카운터(128)는 상술한 동기 신호들에 의해 수많은 방식으로 제어될 수 있다. 카운터는 가령 업데이트될 각각의 디스플레이 라인에 대해 예를 들어 10이라는 값을 카운트하는 프리-런(free-run) 카운터이거나, 디스플레이 업데이트의 개별 라인들을 카운트하는 것일 수 있다. 후자의 경우, 보다 정확한 제어를 획득하기 n이해, DMA 제어 회로(130)가 제어 신호를 생성해야할 순간을 보다 정확히 특정하는 각별히 높은 정밀도(resolution)의 카운터를 사용함이 바람직할 것이다. 또, 동기 신호들은 상술한 바와 같은 수직 및 수평 동기 신호들일 수 있지만, 본 발명을 구현하기 위해, 예를 들어 리프레시 레이트를 특정하는 동기 펄스의 상승 에지와 같이 임의의 다른 동기 신호 역시 사용될 수 있다. 본 발명의 구현은 버퍼 메모리(116)의 사용에 종속되는 것이 아니고, 실제 구현시, 버퍼 메모리는 디스플레이 모 듈의 프레임 메모리에 이미지 데이터의 입력을 바람직하게 제어하는데 사용될 수 있음을 알아야 한다.

본 발명의 바람직한 제1실시예에 따르면, 제어 블록(126)은 DMA 제어기(110)에 제공될 감쇠 신호 ATTN을 테어링 효과 발생을 막기 충분하게 길게 활성화 상태로 유지시키는데 사용되고, 그런 다음 DAM 제어기(110)가 이미지 데이터를 프레임 메모리(120)에 입력 개시한 것에 반응하여 감쇠 신호가 비활성화된다. 감쇠 신호 ATTN이 액티브 상태로 유지되는 시기는 한계값 LIMIT을 기초로 결정된다. 각각의 특정 시간에 사용되는 LIMIT 값은, 디스플레이 안의 리프레시 레이트와 이미지 프레임 데이터의 입력 레이트의 관계와 각각의 특정한 시간에 업데이트될 이미지 프레임 라인들의 개수가 고려되는 방식으로, 이미지 데이터의 전달과 관련된 전달 레지스터의 값들에 기초해 결정된다.

LIMIT 값의 하한 및 상한치가 특정됨으로써, 이미지 프레임이 그 한계치에 의해 규정된 영역에서 업데이트될 때 DMA 전달이 금지될 것이다. 두 개의 서로 다른 전달 레지스터들이 상한 및 하한치를 특정하는데 바람직하게 사용될 수 있다. 디스플레이 스크린(122)상의 이미지 프레임 데이터의 업데이트는 카운터(128)를 제어하는 피드백 동기 신호들에 기초해 디스플레이 모듈로부터 모니터링된다. 수직 동기 신호 펄스가, 수평 동기 신호 펄스들, 즉 디스플레이 라인들의 업데이트를 카운트함이 바람직한 카운터(128)를 개시시키고, 그에 따라 카운터가 LIMIT 값의 하한치에 도달할 때 감쇠 신호 ATTN이 DMA 제어 회로(130) 안에서 액티브로 설정된다. 카운터가 LIMIT 값의 상한치에 도달할 때, 감쇠 신호 ATTN은 비활성화되어, DMA 제어기(110)가 DMA 전달을 시작할 수 있도록 한다.

이하에서, 본 발명의 실시예는 예들을 통해 설명될 것이다. 도 2의 흐름도로서 예시된 첫 번째 예에서, 디스플레이 스크린은 200 라인에 적합하고, 디스플레이 리프레시 레이트는 DMA 전달 레이트의 두 배이고 새 이미지 데이터는 라인 1부터 50까지에서 디스플레이에 업데이트 되어야 한다고 가정한다. 이 경우, DMA 전달은 이전 이미지 프레임이 라인 151에서 200의 디스플레이 스크린에 업데이트되는 시간 중에는 시작될 수 없다. 이미지 데이터는 다음과 같이 디스플레이 스크린에 업데이트된다: 비디오 이미지를 디스플레이하는 어플리케이션이 메인 메모리(102)에 새 이미지 프레임을 생성하고(200 단계), 그에 따라 마스터 제어 유닛(MCU)(106)가 디스플레이 드라이버(118)로 이미지 데이터가 전달되어야 할 디스플레이 영역과 관련한 지침, 이 경우 라인 1부터 50을 제공한다(202 단계). 디스플레이 드라이버(118)는 다음 이미지 데이터의 전달을 위해 디스플레이를 초기화하고 디스플레이 인터페이스(112)를 설정하며(204 단계), LIMIT 레지스터의 값을 설정함으로써, DMA 제어 회로(130)에 의해 입력되는 감쇠 신호 ATTN 역시 LIMIT 값들에 따라 설정된다(206 단계). 그러면 디스플레이 드라이버(118)가 DMA 제어기(110)를 초기화한다(208 단계).

LIMIT 값의 하한 및 상한치는 디스플레이 내의 리프레시 레이트와 이미지 프레임 데이터 입력 레이트의 관계, 및 각 특정 시간에 디스플레이에 업데이트될 이미지 프레임 라인들의 개수를 고려함으로써 정해진다. 이 경우, 이미지 프레임의 업데이트가 디스플레이 스크린의 라인 1부터 50에서 진행할 때, 감쇠 신호 ATTN은 비활성화되고, 따라서, 이미지 프레임 업데이트가 디스플레이 스크린의 라인 151부터 200에서 진행되는 동안은 감쇠 신호 ATTN이 활성화된다. 이제, 라인 1에서 50에서의 다음 이미지 데이터의 프레임 메모리로의 DMA 전달이 시작되어야 할(210 단계) 시간에서, 이전 이미지 프레임의 업데이트가 디스플레이 스크린 상에서 진행되는 국면에 따라, 다음과 같은 동작이 발생한다:

이미지 데이터 업데이트가 디스플레이 상의 라인 1부터 150에서 진행될 때 전달 개시 요청이 주어지면, 감쇠 신호 ATTN가 비활성화되고, 프레임 메모리(120)로의 이미지 프레임 데이터의 DMA 전달이 즉시 일어날 수 있다(212 단계);

만일 이미지 데이터 업데이트가 디스플레이 상의 라인 151부터 200에서 진행될 때 다시 전달 개시 요청이 주어지면, 감쇠 신호 ATTN은 활성화되고, 이미지 데이터 업데이트가 디스플레이의 라인 1로 이동하기 전까지 DMA 전달의 개시는 연기되며, 그에 따라 감쇠 신호 ATTN는 다시 비활성화된다(214 단계).

두 번째 예에서, 그 근간은 첫 번째 예와 거의 동일하다; 디스플레이는 200 라인을 포함하고 새 이미지 데이터는 디스플레이 상의 라인 1부터 50에서 업데이트될 것이나, 이 예에서는 디스플레이 리프레시 레이트가 DMA 전달 레이트의 절반 밖에 되지 않는다고 전제된다. 이 경우, DMA 전달은 이전 이미지 프레임이 디스플레이 스크린의 라인 1부터 25에서 업데이트되는 시간 동안에는 시작될 수 없다. 여기서, 그 프로세스는 위에서 설명한 것과 거의 동일하지만, 이미지 프레임 업데이트가 디스플레이 스크린 상의 라인 26부터 200까지 진행하는 동안, 감쇠 신호 ATTN은 비활성화되고, 마찬가지로, 이미지 프레임 업데이트가 디스플레이 스크린상의 라인 1부터 25까지 진행하는 동안, 감쇠 신호 ATTN은 활성화된다. 다시, 라인 1에서 50에서의 다음 이미지 데이터의 프레임 메모리로의 DMA 전달이 시작되어야 할(210 단계) 시간에서, 이전 이미지 프레임의 업데이트가 디스플레이 스크린 상에서 진행되는 국면에 따라, 다음과 같은 동작이 발생한다:

이미지 데이터 업데이트가 디스플레이 상의 라인 26부터 200에서 진행될 때 전달 개시 요청이 주어지면, 감쇠 신호 ATTN가 비활성화되고, 프레임 메모리(120)로의 이미지 프레임 데이터의 DMA 전달이 즉시 일어날 수 있다;

만일 이미지 데이터 업데이트가 디스플레이 상의 라인 1부터 25에서 진행될 때 다시 전달 개시 요청이 주어지면, 감쇠 신호 ATTN은 활성화되고, 이미지 데이터 업데이트가 디스플레이의 라인 26으로 이동하기 전까지 DMA 전달의 개시는 연기되며, 그에 따라 감쇠 신호 ATTN는 다시 비활성화된다.

상기 예들은 본 발명에 의해 달성되는 이점들을 잘 보여준다. 대부분의 경우, 어플리케이션이 이미지 데이터 업데이트를 요청할 때, DMA 전달이 즉시 시작될 수 있고, 동기 신호들에 의해 특정되는 이미지 프레임-고유 업데이트 개시(triggering) 시간만을 기다릴 필요가 없게 된다. 또한 DMA 전달 시작이 감쇠 신호 ATTN이 다시 비활성화 되기까지 지연될 때, DMA 전달 시작의 지연은 실제 구현과 관련해 가능한 최단시간으로 최소화된다. 선행 기술에서는, 이런 경우 동기 신호들에 의해 특정되는 이미지 프레임-고유 업데이트 시작 시간만을 기다려야 했을 것이다.

본 발명의 바람직한 제2실시예에 따르면, 제어 블록(126)이, 테어링 효과가 발생하는 것을 막을 수 있는 시간 동안, DMA 제어기(110)로 전달될 DMA 전달 요청을 지연시키는데 사용된다. 이 실시예는, 또한, 상술한 바와 같이 LIMIT 값의 상하한치, 및 피드백 동기 신호에 의해 제어되는 카운터(128)를 활용한다. 디스플레이 라인들에 따라 LIMIT 값의 하한 및 상한치가 특정되며, 그에 따라 DMA 전달은, 이미지 프레임 데이터가 이들 라인들 사이에서 스크린에 업데이트되고 있을 때에는 금지되어야 하며, 이것은 이미지 프레임 데이터 업데이트가 특정 상한치에 도달할 때까지 DMA 전달 요청을 지연시키는 것으로 달성될 수 있다. 디스플레이 스크린(122) 상의 이미지 프레임들의 업데이트는 카운터(128)를 제어하는 피드백 동기 신호들에 기초해 관찰된다. 수직 동기 신호 펄스가 카운터(128)를 개시시키고, DMA 제어기로의 DMA 전달 요청 전달은, 카운터가 LIMIT 값의 하한치에 도달할 때부터 카운터가 LIMIT 값의 상한치에 도달하는 시간까지 금지된다.

이 실시예는, 도 3의 흐름도에서 보여지고 있는, 앞의 실시예와 대응하는 일례를 통해서도 예시될 수 있다. 이 예에서도, 디스플레이 스크린이 200 라인을 포함하고, 디스플레이 리프레시 레이트가 DMA 전달 레이트의 두 배이며, 새 이미지 데이터가 라인 1부터 50까지 디스플레이에 업데이트되어야 한다고 전제된다. 이 경우, DMA 전달은 디스플레이 상에 이전 이미지 프레임의 업데이트가 라인 151부터 200까지 일어날 때에는 시작될 수 없다. 디스플레이 스크린으로의 이미지 프레임 업데이트는 다음과 같이 발생한다: 비디오 이미지를 제공하는 어플리케이션이 메인 메모리(102)에 새 이미지 프레임을 생성하고(300 단계), 그에 따라 마스터 제어 유닛(MCU)(106)이 이미지 데이터가 전달되어야 할 디스플레이 영역에 관한 지침(이 경우 라인 1부터 50)을 제공한다(302 단계). 디스플레이 드라이버(118)는 다음 이미지 데이터의 전달을 위해 디스플레이를 초기화하고(304 단계), DMA 제어기(110)가 다음 이미지 데이터를 전달하기 전에 디스플레이 인터페이스로부터 들어오는 DMA 전달 요청을 대기하도록 DMA 제어기(110)를 초기화한다(306 단계). 그러면 디스플레이 드라이버는 디스플레이 인터페이스(112)를 환경설정하고 LIMIT 레지스터의 값을 설정한다(308 단계).

다시 여기서, 라인 1에서 50에서의 다음 이미지 데이터의 프레임 메모리로의 DMA 전달이 시작되어야 할(310 단계) 시간에서, 이전 이미지 프레임의 업데이트가 디스플레이 스크린 상에서 진행되는 국면에 따라, 다음과 같은 동작이 발생한다:

이미지 데이터 업데이트가 디스플레이 상의 라인 1부터 150에서 진행될 때 전달 개시 요청이 주어지면, DMA 제어 회로(130)가 즉시 DMA 제어기(110)로 DMA 전달 요청을 전달한다(312 단계);

만일 이미지 데이터 업데이트가 디스플레이의 라인 151부터 200에서 진행될 때 다시 DMA 전달 개시 요청이 주어지면, DMA 제어 회로(130)는 이미지 데이터 업데이트가 디스플레이의 라인 1로 이동하기 전까지 DMA 전달 요청 전달을 지연시키며, 그 후에 DMA 전달 요청이 DMA 제어기(110)로 전달될 수 있다(314 단계).

시스템으로부터의 간섭(interruptions)이 LIMIT 값의 하한 및 상한치의 특정을 유발하여 DMA 제어기(110)가 인터럽트되게 정지 또는 초기화시킬 수 있다. 이 실시예의 이점은, LIMIT 레지스터의 값이, DMA 제어기(110)의 초기화 후까지는 설정되지 않는다는 것으로, 그로서 LIMIT 레지스터의 값이 설정된 이후 시스템에 가 해지는 어떤 간섭들도 DMA 전달 및 디스플레이 업데이트의 동기에 문제를 일으키지 않게된다는 데 있다. 또한, DMA 전달 요청은 디스플레이 시스템의 내부 제어 신호이므로 외부 간섭들은 DMA 제어기가 다음 DMA 전달을 위해 초기화된 이후 제어 신호 전달에 영향을 미치지 않는다.

따라서, 새 이미지 프레임이 DMA 전달으로서 프레임 메모리에 입력되지 않도록 DMA 전달이 어떻게 제어되어야 하는지에 대한 상기 동기 신호들에 기반하는 정보가 생성될 수 있고, 그 정보는 디스플레이 스크린에 업데이트될 이미지 프레임 상에 저장될 수 있도록 할 수 있다. 상술한 구조에서, 이 동기 정보는 제어 회로(126)로 주어진다. 본 발명의 바람직한 실시예에 따르면, 이미지 프레임이 디스플레이 스크린(122)에 완전하게 업데이트되는 시간에 관하여, 즉, 업데이트되도록 설정되는 이전 이미지 프레임이나 그 영역이 그 전체로서 디스플레이 스크린상에 보여질 수 있는 때와 관련하여 업데이트된 정보가 디스플레이 인터페이스(122)에서 정해진다. 이 경우, 디스플레이 인터페이스(112)는 이 정보를 이용해 디스플레이상의 이미지 데이터 업데이트 및 프레임 메모리로의 DMA 전달이 서로 무시되어도(bypass) 될 상황에서 프레임 메모리로의 DMA 전달을 금지할 수 있다.

실제로, 이것은 카운터 제어형 전달 레지스터 VISIBLE_LIMIT 및 그에 기반해 발생된 인터럽트 신호 VISIBLE_IRQ를 이용해 구현될 수 있다. 전달 레지스터의 한계값 VISIBLE_LIMIT은 각각의 특정 시간에 디스플레이에 업데이트될 라인들의 수에 기반해 제어되고, LIMIT 레지스터가 상술한 방식으로 설정되기 전에 정해져야 한다. 디스플레이 인터페이스(112)는 카운터의 값을 모니터링하며, 카운터 값이 한 계값 VISIBLE_LIMIT에 도달할 때의 시간에 완결된 이미지 데이터의 앞의 전달에 반응하여, 디스플레이 인터페이스(112)는 디스플레이 드라이버(118)에 제공되는 인터럽트 신호 VISIBLE_IRQ를 생성한다. 즉, 이것은 이전의 이미지 프레임 또는 그 이미지 프레임의 소정 라인들이 디스플레이에 업데이트됨을 나타낸다.

이렇게, 디스플레이 드라이버가 가령 카운터 값들에 기반해 디스플레이 업데이트를 따로 모니터링할 필요 없이, 디스플레이 업데이트에 대한 정보가, 디스플레이 인터페이스(112)에서 디스플레이 드라이버(118)로 주어짐이 바람직하다. 디스플레이 드라이버(118)로 주어지는 디스플레이 스크린상의 이전 이미지 프레임의 업데이트에 대한 이 정보는 테어링 효과를 막는데 필연적인 것은 아니지만, 디스플레이 시스템에, 프레임 메모리(120)로의 이미지 프레임들의 전달이 너무 빠르게 되는 것을 막는데 활용될 수 있고, 그에 따라 완전한 단일 이미지 프레임이 디스플레이 스크린 상에 디스플레이되는 것을 무시할 수 있다.

이하에서, 이 실시예는 도 4의 예를 통해 예시될 것이고, 도 4에서는 카운터 제어형 전달 레지스터 VISIBLE_LIMIT과 그에 기반해 발생된 인터럽트 신호 VISIBLE_IRQ가 도 3에 예시된 예와 관련해 구현된다. 다시, 디스플레이 스크린이 200 라인을 포함하고, 디스플레이의 리프레시 레이트가 DMA 전달 레이트의 2 배이고, 새 이미지 데이터가 라인 1부터 50까지에서 디스플레이에 업데이트된다는 것을 근간으로 한다. 이 경우, DMA 전달은 디스플레이상의 이전 이미지 프레임의 업데이트가 라인 151부터 200 상에서 일어날 때에는 시작될 수 없다. 디스플레이 스크린상의 이미지 프레임 업데이트는 다음과 같이 일어난다: 비디오 이미지를 제공하 는 어플리케이션이 메인 메모리(102)에 새 이미지 프레임을 생성하고(400 단계), 그에 따라 마스터 제어 유닛(MCU)(106)이 이미지 데이터가 전달될 디스플레이 영역(여기서는 라인 1에서 50)에 대한 지침을 디스플레이 드라이버(118)로 제공한다(402 단계). 디스플레이 드라이버(118)는 라인 1부터 50까지의 이미지 데이터 전달을 위한 디스플레이를 초기화하고, DMA 제어기(110)는 다음 이미지 데이터의 전달을 수행하기 전에 디스플레이 인터페이스로부터 DMA 전달 요청을 대기하도록 DMA 제어기(110)를 초기화한다(404 단계).

다음에, 디스플레이 드라이버는 VIDIBLE_LIMIT 레지스터의 한계값을 설정하여, 그것이 업데이트될 이미지 데이터의 전달의 최종점, 즉 라인 50의 최종점(이 라닝 상의 마지막 픽셀)에 해당하도록 한다(406 단계). 따라서, 이것은 카운터 값이 인터럽트 신호 VISIBE_IRQ를 생성하도록 사용될 때의 시간이 된다. 그러면 디스플레이 드라이버는 디스플레이 인터페이스(112)를 환경 설정하고, 이미지 데이터 업데이트가 디스플레이의 라인 151에서 200 상에서 진행되는 동안 DMA 전달 요청의 전달이 금지되도록 LIMIT 레지스터의 값을 설정한다(408 단계).

여기서 다시, 어플리케이션이 라인 1에서 50에서 다음 이미지 데이터의 프레임 메모리로의 DMA 전달 시작을 요청하는 시간에서, 이전 이미지 프레임의 업데이트가 디스플레이 스크린 상에서 진행되는 국면에 따라, 다음과 같은 동작이 발생한다:

이전 이미지 프레임의 인터럽트 신호 VISIBLE_IRQ가 상기 요청이 이뤄진 때에 발생되는지를 먼저 체크한다(410 단계);

이전 이미지 프레임의 인터럽트 신호 VISIBLE_IRQ가 아직 발생되지 않았으면, 그 발생을 기다리고, 그런 다음 VISIBLE_IRQ의 발생 시간이 LIMIT 레지스터의 한계 값들과 비교된다(414 단계);

VISIBLE_IRQ의 발생 시간이 이미지 데이터가 디스플레이 상의 라인 1부터 150까지에서 진행할 때 일어나면, DMA 제어 회로(130)는 DMA 제어기(110)로 즉시 DMA 전달 요청을 보낸다(416 단계);

다시 VISIBLE_IRQ의 발생 시간이 LIMIT 레지스터의 한계 범위에 도달하였으면, DMA 제어 회로(130)는 이미지 데이터 업데이트가 디스플레이의 라인 1까지 이동할 때까지 DMA 전달 요청 전달을 지연시키고, 그런 다음 DMA 전달 요청이 DMA 제어기(110)로 전달될 수 있다(418 단계).

다시 이전 이미지 프레임의 인터럽트 신호 VISIBLE_IRQ가 생성되었다는 관측이 이뤄지면(410 단계), 즉 이전 이미지 프레임이나 그것의 소정 영역이 디스플레이에 업데이트되었으면, 어플리케이션이 다음 이미지 데이터의 프레임 메모리 안으로의 DMA 전달 시작을 요청할 때, 인터럽트 신호 VISIBLE_IRQ는 이미지 데이터의 DMA 전달에 영향을 주지 않지만, 어플리케이션의 작동 또는 이미지 데이터 디스플레이 업데이트를 이행하는 것과 관련된 기능들과 같은 디스플레이 시스템 내의 다른 정보 용도로서 사용될 수 있다.

따라서, 도 4의 예는 상술한 실시예와 관련되며, 여기서 제어 블록(126)은 테어링 효과 생성을 막을 수 있는 시간 동안, DMA 제어기(110)로 전달될 DMA 전달 요청을 지연시키도록 사용된다. 전달 레지스터의 한계값 VISIBLE_LIMIT과 그에 기 반해 발생된 인터럽트 신호 VISIBLE_IRQ 역시 감쇠 신호 ATTN과 관련된 실시예에서 사용될 수 있는데, 이때 인터럽트 신호 VISIBLE_IRQ는, 인터럽트 신호 VISIBLE_IRQ의 발생 시간이 LIMIT 레지스터의 한계 값과 비교되고, 그에 기초해 감쇠 신호 ATTN의 비활성화가 결정되어 새 DAM 전달이 발생되도록 DMA 전달을 금지하는데 사용된다.

상술한 예들은 LIMIT 레지스터 값 산출을 위한 기초로서 디스플레이의 정규 리프레시 레이트 및 그 알려진 변형들의 사용을 토대로 한다. 그러나, 실제 구현에서는, 몇 개의 패러미터들이 존재할 수 있으며, 이들은 가령, 디스플레이 모듈 하드웨어의 품질 차이 및 동작 온도 변화로 인해, 실제 디스플레이 리프레시 레이트가 디스플레이의 정규 리프레시 레이트와 달라지게 만든다. LIMIT 레지스터 값 산출이 순전히 디스플레이의 정규 리프레시 레이트 및 그 알려진 변동의 사용에 기반할 때, 이러한 디스플레이 리프레시 레이트의 변동은 DMA 전달의 타이밍의 쉬프트, 즉, 동기에서 벗어난 DMA 전달을 일으킬 수 있다. 따라서, 실제의(실시간) 디스플레이 리프레시 레이트 역시 모니터링되어야 한다.

일실시예에 따르면, 실제 디스플레이 리프레시 레이트를 모니터링하기 위해 추가 하드웨어 카운터 HW-CNT (도 1의 132로 표시됨)가 제어 블록에 포함됨이 바람직하다. 또, 적어도 하나, 바람직하게는 두 개의 새 레지스터들 REG1(134) 및 REG2 (136) 역시 마지막 계측된 디스플레이 리프레시 프레임 레이트를 유지하도록 포함될 수 있으며, 그리고 나면 즉각적인 읽기 및 사용에 쓰일 수 있게 된다. 추가 카운터 HW-CNT는 안정되고 정확한 시스템 클록 신호에 의해 동작됨이 바람직하 며, 디스플레이 시스템의 MCU 또는 ASIC 블록 등에 사용될 수 있다. 추가 카운터 HW-CNT의 기능은 카운터(128)의 각 증가 스텝 사이에 시스템에서 쓸 수 있는 HW-클록 신호에 따라 스텝들을 카운트하는 것이다.

디스플레이 모듈로부터의 동기 신호를 수신하는 카운터(128)에 응하여, 추가 카운터 HW-CNT의 최종 카운터 값은 첫 번째 새 레지스터 REG1에 저장되고, 아무 때나 즉각적 읽기 및 사용을 위해 액세스될 수 있다. 예로서, 이제 정규 디스플레이 리프레시 레이트가 아무 방해 없이 동작할 때 30 ms 타이밍을 가지며, 가능한 시스템 클록은 25 ns 타이밍을 가진다고 가정할 수 있다. 이것은 추가 카운터 HW-CNT가 항상 새 수직 동기 신호가 수신되기 전에 1 200 000 값까지 올라가고 첫 번째 새 레지스터 REG1이 보통 1 200 000이라는 값을 보유한다는 것을 의미한다. 동기 신호 발생 후, 그리고 추가 카운터 HW-CNT 값이 레지스터 REG1에 저장된 다음, 추가 카운터 HW-CNT 값은 리셋되고 가능한 시스템 클록 펄스들에 따른 증가가 다시 시작된다.

첫 번째 레지스터 REG1의 값 (펄스로서 표현됨)은 수학적 함수에 의해 시간 값 (가령 밀리 세컨드로 표현됨)으로 전환된다. 상기 예에서, 그 값은 당연히 30 ms가 된다. 이 삭ㄴ 값은 두 번째 새 레지스터 REG2에 저장되고, 추후 테어링 없는 새 프레임 업데이트를 위한 다음 LIMIT 레지스터 값들을 산출하는데 사용될 수 있다. 이 예에서, 정규 디스플레이 리프레시 레이트가 사용되기 때문에, REG2의 값은 다음 LIMIT 레지스터 값들의 산출에 아무 소용이 없다.

그러나, 두 번째 예로서, 이제 디스플레이 모듈의 내부 리프레시 레이트가 소정 이유(가령, 동작 온도의 변화로 인한)에 의해 증가한다고 가정할 수 있다. 간단히 하기 위해, 그 리프레시 레이트 증가가 동기 신호 발생 바로 다음에 철저히 일어난다고 전제할 수 있다. 이제 다시 추가 카운터 HW-CNT는 시스템 클록 펄스들에 따라 증가하여 다음 동기 신호가 발생하기 전에 800 000 까지 가게 된다. 이제 레지스터 REG1에 저장되어 시간 값으로 전환된 이 값은, 20 ms가 될 것이다. 그러면 20 ms라는 값은 레지스터 REG2에 저장되어, 추후 다음 LIMIT 레지스터 값들의 산출에 사용된다. 따라서, 실제 디스플레이 리프레시 레이트의 변화가 바로 고려되고 그에 따라 다음 LIMIT 레지스터 값이 업데이트된다.

상기 실시예의 레지스터들 REG1과 REG2은 극도로 정확한 방식으로, 그리고 모든 단일 프레임이 동기되고 테어링 없이 디스플레이에 업데이트될 수 있도록 디스플레이 리프레시 레이트 변화의 모든 조건 안에서, LIMIT 레지스터 값들의 산출을 가능하게 한다.

본 발명에 따른 이미지 프레임들의 업데이트를 위한 디스플레이 시스템 및 방법은 특히 모바일 스테이션과 관련해 구현됨이 바람직한데, 그 이유는 구조적으로 간단한 구성이, 모바일 스테이션의 디자인 관점에서 볼 때 중요한 포인트가 되는 모바일 스테이션의 크기와 무게의 실질적 변경을 야기하지 않기 때문이다. 또, 본 발명에 따른 신호 및 이미지 프레임 프로세싱은 배터리 충전을 연장하는 높은 프로세싱 전력을 필요로 하지 않는다.

이 분야의 당업자라면, 기술이 진보함에 따라 본 발명의 기본 사상이 다양한 방식으로 구현될 수 있음을 잘 알 수 있을 것이다. 따라서 본 발명 및 그 실시예 들은 상술한 예들에 국한되지 않으며, 다만 청구범위 안에서 변형될 수 있다.

Claims

이미지 프레임들을 디스플레이하는 디스플레이 스크린, 이미지 프레임들이 디스플레이 스크린으로 전달되기 전에 이미지 프레임들을 버퍼링하는 프레임 메모리, 프레임 메모리와 동작가능하게 연결되어 동기 신호를 이미지 데이터 안에 포함시키는 제어기, 이미지 데이터를 프레임 메모리 안으로 수신하는 디스플레이 인터페이스, 디스플레이 인터페이스를 통해 이미지 데이터를 프레임 메모리 안에 입력하는 별도의 제어기, 및 디스플레이 시스템의 동작을 제어하는 디스플레이 드라이버를 구비하는 디스플레이 시스템에서, 상기 별도의 제어기를 통해 상기 디스플레이 스크린으로 이미지 데이터가 전달되는, 디스플레이 시스템의 디스플레이 스크린에서 이미지 프레임들을 업데이트하는 방법에 있어서,

상기 동기 신호는 디스플레이 스크린에 업데이트된 어떤 이미지 프레임으로부터 카운터로 피드백되고,

이미지 프레임을 프레임 메모리 안에 입력하라고 디스플레이 드라이버로 주어지는 요청에 응하여, 제한기(limiter) 레지스터를 사용해 이미지 프레임 업데이트가 금지되는 시기를 규정하는 단계; 및

현재의 카운터 값을 상기 제한기 레지스터의 제한값과 비교하고, 상기 카운터 값이 제한기 레지스터의 상기 제한 값의 범위 안에 있는 동안에는 상기 디스플레이 인터페이스를 통한 상기 프레임 메모리로의 이미지 프레임들의 입력을 금지하도록 상기 별도의 제어기를 제어하는 단계를 포함함을 특징으로 하는 이미지 프레 임 업데이트 방법.
제1항에 있어서,

상기 제한기 레지스터의 제한값을 특정함에 따라, 이미지 프레임 업데이트가 금지되는 시간 동안 상기 디스플레이 드라이버로부터 나가는 감쇠 신호를 활성화시키는 단계;

상기 별도의 제어기를 초기화하는 단계; 및

상기 감쇠 신호를 이용해 상기 별도의 제어기를 제어하여, 상기 감쇠 신호가 활성화되어 있는 한 상기 디스플레이 인터페이스를 통해 상기 프레임 버퍼로의 이미지 데이터 입력을 금지하는 단계를 포함함을 특징으로 하는 이미지 프레임 업데이트 방법.
제1항에 있어서,

상기 제한기 레지스터의 제한 값을 특정하기 전에 상기 별도의 제어기가 이미지 데이터를 프레임 메모리 안으로 전달하라는 전달 요청을 대기하도록 상기 별도의 제어기를 초기화하는 단계; 및

상기 카운터 값이 상기 제한기 레지스터의 제한값 범위 안에 있는 한 상기 별도의 제어기로의 상기 전달 요청 입력이 금지되도록, 상기 전달 요청에 따라 상기 별도의 제어기를 제어하는 단계를 포함함을 특징으로 하는 이미지 프레임 업데이트 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,

이전 이미지 데이터가 업데이트됨을 나타내는 인터럽트 신호를 대기하도록 상기 디스플레이 드라이버를 설정하는 단계;

상기 발생된 인터럽트 신호에 응하여, 상기 인터럽트 신호의 발생 시점과 상기 제한기 레지스터의 제한값을 비교하는 단계; 및

상기 인터럽트 신호의 발생 시점이 상기 제한기 레지스터의 제한 값 범위 안에 있는데 반응하여, 상기 카운터 값이 상기 제한기 레지스터의 제한값에 도달할 때까지 상기 디스플레이 인터페이스를 통한 상기 프레임 메모리로의 이미지 프레임의 입력을 금지하도록 상기 별도의 제어기 제어를 지연시키는 단계를 포함함을 특징으로 하는 이미지 프레임 업데이트 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 별도의 제어기는 DMA 제어기임을 특징으로 하는 이미지 프레임 업데이트 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,

이미지 데이터를 프레임 메모리 안으로 전달하기 전에 그 이미지 데이터를 버퍼 메모리 안으로 버퍼링하는 단계를 포함함을 특징으로 하는 이미지 프레임 업데이트 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제한기 레지스터의 제한값을 규정시, 상기 디스플레이 스크린의 실제 리프레시(refresh) 레이트에 의해, 상기 제한기 레지스터를 제어하는 단계를 포함함을 특징으로 하는 이미지 프레임 업데이트 방법.
제7항에 있어서,

두 수직 동기 신호 사이의 시스템 클록 펄스들에 기반해 산출되는 레지스터 값에 의해 디스플레이 스크린의 실제 리프레시 레이트를 정의하는 단계를 포함함을 특징으로 하는 이미지 프레임 업데이트 방법.
이미지 프레임들을 디스플레이하는 디스플레이 스크린, 이미지 프레임들이 디스플레이 스크린으로 전달되기 전에 이미지 프레임들을 버퍼링하는 프레임 메모리, 프레임 메모리와 동작가능하게 연결되어 동기 신호를 이미지 데이터 안에 포함시키는 제어기, 이미지 데이터를 프레임 메모리 안으로 수신하는 디스플레이 인터페이스, 디스플레이 인터페이스를 통해 이미지 데이터를 프레임 메모리 안에 입력하는 별도의 제어기, 디스플레이 시스템의 동작을 제어하는 디스플레이 드라이버, 및 상기 디스플레이 스크린에 업데이트된 한 이미지 프레임으로부터 동기 신호를 디스플레이 인터페이스로 피드백하기 위한 피드백 수단을 구비하고, 이미지 정보와 상기 이미지 정보의 디스플레이 업데이트를 제어하는 동기 신호를 포함하는 디스플레이 데이터 신호를 구비하는 이미지 프레임들이 상기 디스플레이 스크린에 업데이트되게 하는 디스플레이 시스템에 있어서,

이미지 프레임 업데이트가 금지될 때의 시간을 특정하는 제한기 레지스터;

제어 신호를 발생하는 제어 유닛, 상기 제한기 레지스터의 제한값을 설정하기 위한 제한기 인터페이스, 및 상기 피드백 동기 신호에 반응하는 카운터를 포함하고, 상기 별도의 제어기를 제어하기 위한 제어 블록을 포함함을 특징으로 하고,

이미지 데이터를 프레임 메모리에 입력하라고 디스플레이 드라이버로 제공된 요청에 응하여, 상기 제어 블록은 현재의 카운터 값과 상기 제한기 레지스터의 제한값을 비교하고 상기 카운터 값이 상기 제한기 레지스터의 제한값의 범위 안에 있는 한 상기 디스플레이 인터페이스를 통한 상기 프레임 메모리로의 이미지 데이터 입력을 금지하도록 상기 별도의 제어기를 제어하도록 구성됨을 특징으로 하는 디스플레이 시스템.
제9항에 있어서,

상기 제한기 레지스터의 제한값을 특정함에 따라, 상기 디스플레이 드라이버는 이미지 프레임 업데이트가 금지되는 시간 동안, 상기 디스플레이 드라이버로부터 출력되는 감쇠 신호를 활성화시키도록 구성되고;

상기 디스플레이 드라이버는 상기 별도의 제어기를 초기화하도록 구성되고;

상기 제어 블록은, 상기 감쇠 신호가 활성 상태인 한, 상기 디스플레이 인터페이스를 통한 상기 프레임 버퍼로의 이미지 데이터 입력을 금지하도록, 상기 감쇠 신호에 따라 상기 별도의 제어기를 제어하도록 구성됨을 특징으로 디스플레이 시스템.
제9항에 있어서,

상기 디스플레이 드라이버는, 상기 제한기 레지스터의 제한값이 특정되기 전에, 상기 별도의 제어기가 이미지 데이터를 프레임 메모리로 전달하라는 전달 요청을 대기하도록 상기 별도의 제어기를 초기화하도록 구성되고,

상기 제어 블록은, 상기 카운터 값이 상기 제한기 레지스터의 제한 값의 범위 안에 있는 한 상기 별도의 제어기로의 상기 전달 요청의 입력을 금지하도록, 상기 전달 요청에 따라 상기 별도의 제어기를 제어하도록 구성됨을 특징으로 하는 디스플레이 시스템.
제9항 내지 11항 중 어느 한 항에 있어서,

상기 제어 블록은 상기 디스플레이 인터페이스의 일부로서 구현됨을 특징으로 하는 디스플레이 시스템.
제9항 내지 제11항 중 어느 한 항에 있어서,

두 수직 동기 신호들 사이의 시스템 클록 펄스에 기반해 산출된 실제 디스플레이 리프레시 레이트를 모니터링하는 하드웨어 카운터; 및

최종 계측된 디스플레이 리프레시 프레임 레이트를 보유하고, 상기 제한기 레지스터의 제한 값 규정시, 상기 디스플레이 스크린의 실제 리프레시 레이트에 따라, 상기 제한기 레지스터를 제어하기 위한 적어도 하나의 레지스터를 더 포함함을 특징으로 하는 디스플레이 시스템.
청구항 9에서 청구된 디스플레이 시스템을 포함함을 특징으로 하는 모바일 스테이션.