KR100848168B1 - 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 - Google Patents

디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 Download PDF

Info

Publication number
KR100848168B1
KR100848168B1 KR1020020042536A KR20020042536A KR100848168B1 KR 100848168 B1 KR100848168 B1 KR 100848168B1 KR 1020020042536 A KR1020020042536 A KR 1020020042536A KR 20020042536 A KR20020042536 A KR 20020042536A KR 100848168 B1 KR100848168 B1 KR 100848168B1
Authority
KR
South Korea
Prior art keywords
signal
output
input
image signal
image
Prior art date
Application number
KR1020020042536A
Other languages
English (en)
Other versions
KR20040008824A (ko
Inventor
권병섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020042536A priority Critical patent/KR100848168B1/ko
Publication of KR20040008824A publication Critical patent/KR20040008824A/ko
Application granted granted Critical
Publication of KR100848168B1 publication Critical patent/KR100848168B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 수평 동기 자동 보정 장치 및 보정 방법은 입력클럭(ICLK) 또는 출력클럭(DCLK)의 주파수가 허용오차 범위를 벗어나 입력되는 영상신호와 출력되는 영상신호의 처리율이 달라질 때 발생되는 화면의 깨짐 문제를 해결하기 위해 입력 수평 동기 신호의 주파수 변화에 대응하여 출력 수평 동기 신호의 주파수를 보정해주기 위한 장치 및 그 방법이다. 이처럼, 입력되는 수평 동기 신호의 변화에 따라 출력 수평 동기 신호를 자동으로 보정하여 줌으로써 디지털 영상신호의 스케일링시 라인버퍼의 크기를 크게 확보하지 않고도 입·출력클럭의 오차로 인한 화면 깨짐 현상을 자동으로 방지할 수 있게 된다.

Description

디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그 방법{H-SYNC compensation apparatus and method for digital display}
도 1은 종래 디지털 디스플레이장치의 구성을 나타내는 구성도,
도 2은 본 발명에 따른 수평 동기 보정 장치의 구성을 나타내는 구성도,
도 3은 본 발명에 따른 수평동기보정수단의 구성을 나타내는 구성도.
본 발명은 디지털 모니터의 수평 동기 보정 장치에 관한 것으로, 보다 상세하게는, 디지털 디스플레이장치에서 고정된 출력 해상도에 맞도록 입력 데이터를 영상 처리하여 표시할 때 출력 수평동기 신호를 입력 수평 동기 신호의 변화에 따라 자동 보정하여 화면이 깨지지 않도록 하는 수평 동기 신호 보정 장치에 관한 것이다.
LCD(Liquid Crystal Display) 모니터 등 디지털 디스플레이장치는 CDT(Color Display Tube) 등 아날로그 디스플레이장치와 달리 패널의 사이즈에 따라 고정된 해상도를 갖기 때문에 다양한 모드의 그래픽 데이터를 지원하기 위해서는 패널에 적합한 해상도로 영상처리 및 모드변환하는 인터페이스장치가 필요하다.
LCD 모니터 등에 사용되는 이미지 프로세서는 이러한 기능을 수행하는 장치로 LCD 패널의 해상도에 맞도록 입력 데이터를 스케일-업(Scale-up) 또는 스케일-다운(Scale-down)하고, 프레임 버퍼가 없는 경우 출력 수직 동기 신호의 주파수는 입력 수직 동기 신호와 동일하게 하고 출력 수평 동기 신호의 주파수는 입력 수평 동기 주파수와 무관하게 패널에 적합한 주파수가 선택된다.
이때, 제한된 크기를 갖는 라인버퍼의 오버플로어(Overflow) 또는 언더플로어(Underflow)로 인한 화면 깨짐이 발생하지 않도록 입력과 출력 사이의 수직·수평 동기 신호의 화면 동기는 매 프레임마다 한번씩 이뤄지고 이에 맞춰 기준 출력 클럭(XTAL)과 레지스터 설정값으로 수직·수평 동기 신호를 만든다.
도 1은 종래 디지털 디스플레이장치의 구성으로 프레임당 제 1 픽셀수를 갖는 제 1 영상신호(IRGB)를 입력클럭(ICLK)에 따라 입력받고 입력클럭(ICLK)에 따라 제 1 픽셀수가 입력되는 시간 동안 프레임당 제 2 픽셀수를 갖는 제 2 영상신호를 출력클럭(DCLK)에 따라 출력한다.
이러한 종래 디지털 디스플레이장치의 구성을 보다 상세하게 설명하면, 구간감지 및 이미지캡쳐부(12)는 입력되는 영상신호(IRGB)를 선택적으로 획득하여 입력클럭(ICLK)에 따라 라인버퍼(14)에 저장한다.
스케일엔진(16)은 타이밍제너레이터(18)로부터의 출력클럭(DCLK), 수직·수평 동기 신호(DVS, DHS)를 이용하여 라인버퍼(14)의 영상신호를 읽어들이고 타켓 패널에 적합한 해상도로 영상신호를 스케일-업 또는 스케일-다운하여 출력한다.
이때, 스케일엔진(16)의 동작속도는 스케일 율에 따라 결정되고 적당한 위치 에서 매 프레임마다 한번씩 입·출력 간에 시작 동기를 맞추면 라인버퍼(14)의 오버플로어 또는 언더플로어 없이 정상적으로 동작하게 된다.
그러나, 입력 데이터의 데이터율이 스케일링율에 비해 다소 빠르거나 늦게 되는 경우가 있는데 이러한 경우 이 오차로 인해 라인버퍼(14)에서 오버플로우가 발생되거나 언더플로우가 발생되어 화면이 깨지는 문제가 발생된다.
따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 고정된 출력 해상도에 맞도록 입력 데이터를 영상 처리하여 표시할 때 출력 수평동기 신호를 입력 수평 동기 신호의 변화에 따라 자동 보정하여 화면이 깨지지 않도록 하는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 수평 동기 자동 보정 장치는 프레임당 제 1 픽셀수를 갖는 제 1 영상신호를 입력클럭(ICLK)에 따라 입력받고 입력클럭(ICLK)에 따라 제 1 픽셀수가 입력되는 시간 동안 프레임당 제 2 픽셀수를 갖는 제 2 영상신호를 출력클럭(DCLK)에 따라 출력하는 디지털 영상신호 처리수단 및 제 1 영상신호가 액티브구간에 현시되는 시간을 출력클럭(DCLK)을 기준으로 측정하여 제 1 영상신호의 입력 수평 동기 신호의 변화에 따른 제 2 영상신호의 출력 수평 동기 신호의 보정값을 산출하여 디지털 영상신호 처리수단으로 피드백해주는 수평동기보정수단을 구비한다.
상술된 본 발명의 수평 동기 보정 장치를 이용한 수평 동기 보정 방법은 제 1 영상신호가 액티브구간에 현시되는 시간을 출력클럭을 기준으로 측정하는 제 1단 계, 제 1단계에서 측정된 값을 이용하여 제 2 영상신호의 출력 수평 동기 신호 보정을 위한 값을 산출하는 제 2단계 및 제 2단계에서 산출된 값을 이용하여 제 2 영상신호의 이전의 출력 수평 동기 신호 주파수를 보정하는 제 3단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2은 본 발명의 수평 동기 보정 장치의 구성을 나타내는 구성도이며, 도 3은 수평동기보정수단의 구성을 나타내는 구성도이다.
구간감지 및 이미지캡쳐부(32)는 입력되는 영상신호(IRGB)(이하, 제 1 영상신호라 함)의 크기로부터 액티브구간(화면상에서 입력 데이터가 실제로 존재하는 구간)을 정의하고 이에 맞춰 제 1 영상신호(IRGB)를 선택적으로 획득하여 입력클럭(ICLK)의 속도로 라인버퍼(14)에 저장한다.
라인버퍼(14)는 몇 개의 라인 데이터를 저장할 수 있는 메모리로 입·출력 간 데이터 전송 속도가 다르기 때문에 데이터를 임시 저장하기 위해 사용된다.
스케일엔진(16)은 타켓 패널에 적합한 해상도를 제공하기 위한 그래픽 프로세서로 라인버퍼(14)에서 읽어들인 영상신호와 타이밍제너레이터(34)로부터의 디스플레이 수직 동기 신호(DVS), 디스플레이 수평 동기 신호(DHS) 및 출력클럭(DCLK)를 이용하여 출력 영상신호(DRGB)(이하, 제 2 영상신호라 함)를 타켓 패널에 적합한 해상도로 제공한다.
스케일엔진(16)은 스케일-업(Scale-up)의 경우에는 입력보다 빠르게, 스케일-다운(Scale-down)의 경우에는 입력보다 느리게 라인버퍼(14)에 억세스한다.
타이밍제너레이터(34)는 다수의 레지스터로 구성되어 기준 클럭(XTAL)과 PLL(Phase Locked Loop)을 사용하여 라인버퍼(14)에 저장된 데이터를 타켓 패널에 적합한 해상도로 출력하기 위한 디스플레이 클럭(DCLK), 디스플레이 수직 동기 신호(DVS) 및 디스플레이 수평 동기 신호(DHS)를 발생시켜 스케일엔진(16)으로 전송하여 준다.
특히 후술되는 수평동기보정부로 부터 입력 수평 동기 신호(IHS)의 변화에 따라 변경된 출력 화면 라인당 픽셀수를 인가받으면 수평 동기 신호를 생성하는 레지스터를 업데이트 시키고 보정된 출력 수평 동기 신호(DHS)를 생성하여 스케일엔진(16)으로 전송해준다.
수평동기보정부(20)는 제 2 영상신호(DRGB)의 수평 동기 신호(DHS)의 주파수를 제 1 영상신호(IRGB)의 수평 동기 신호(IHS)의 주파수 변화에 따라 자동으로 보정하기 위한 수단이다.
카운터(22)는 구간감지 및 이미지캡쳐부(12)로부터의 수직 액티브구간 신호(IV_ACT)와 타이밍제너레이터(34)에서 스케일조절부(16)로 인가되는 출력클럭(DCLK)을 인가받아 제 1 영상신호가 액티브구간에 현시되는 시간을 출력클럭(DCLK)으로 카운팅한다.
수직 액티브구간 신호(IV_ACT)는 입력 수직 동기 신호(IVS) 구간 중 액티브 구간에 대한 신호이다.
분할기(24)는 카운터(22)에서 카운팅된 값을 제 2 영상신호(DRGB)에 대한 출력 화면의 라인수로 나누어 출력 화면의 라인당 픽셀수를 계산하고 이 값을 타이밍 제너레이터(34)에서 출력 수평 동기 신호(DHS)를 만드는 수평주기 레지스터(미도시)로 전송한다.
상술된 본 발명의 수평 동기 자동 보정 장치의 동작과정을 설명한다.
제 1 영상신호(IRGB)가 입력되면 구간감지 및 이미지캡쳐부(32)는 제 1 영상신호(IRGB)의 크기로부터 액티브구간을 정의하고 이에 맞춰 제 1 영상신호(IRGB)를 선택적으로 획득하여 입력 클럭(ICLK)의 속도로 라인버퍼(14)에 저장한다. 그리고 정의된 액티브구간 중 수직 액티브구간 신호(IV_ACT)는 수평동기보정부(20)로 인가된다.
타이밍제너레이터(34)는 기준클럭(XTAL)에 따라 출력클럭(DCLK), 출력 수평 동기 신호(DHS) 및 출력 수직 동기 신호(DVS)를 생성하며, 출력클럭(DCLK)은 스케일엔진(16) 및 수평동기보정부(20)의 카운터(22)로 인가되고 출력 수평 동기 신호(DHS) 및 출력 수직 동기 신호(DVS)는 스케일엔진(16)으로 인가된다.
스케일엔진(16)은 타이밍제너레이터(34)로부터 수평·수직 동기 신호(DHS, DVS) 및 출력클럭(DCLK)을 제공받아 출력클럭(DCLK)의 속도로 라인버퍼(14)에 억세스하여 저장된 영상신호를 읽어들이고 수평·수직 동기 신호(DHS, DVS)를 이용하여 입·출력간에 시작 동기를 맞추어 제 1 영상신호가 타켓 패널에 적합한 해상도로 출력되도록 읽어들인 영상신호의 스케일을 조정하여 제 2 영상신호(DRGB)를 출력한다.
이때, 출력 수평 동기 신호(DHS) 및 출력클럭(DCLK)의 주파수는 제 1 영상신호(IRGB)와 제 2 영상신호(DRGB)간의 라인수 증가비율 및 라인당 픽셀수 증가비율 에 의해 결정된다.
예컨대, 제 1 영상신호가 VGA(640 ×480) 모드이고 제 2 영상신호가 SXGA(1280 ×1024) 모드이면 스케일엔진(16)의 수직 스케일율을 1024/480 로, 수평 스케일율을 1280/640 로 하고 타이밍제너레이터(34)의 수직·수평주기 레지스터(미도시)에 적당한 계산값을 설정하면, 스케일엔진(16)은 640 ×480개의 픽셀이 입력클럭에 따라 입력되는 시간 동안 1280 ×1024개의 픽셀이 출력클럭(DCLK)에 따라 출력한다.
그런데, 입력클럭(ICLK) 또는 출력클럭(DCLK)의 주파수가 허용오차 범위를 벗어나게 되면 한 프레임 동안 제 1 영상신호(IRGB)와 제 2 영상신호(DRGB)의 처리율이 달라지게 되므로 출력 수평 동기 신호(DHS)를 만드는 레지스터(미도시)에 설정된 출력 화면의 라인당 픽셀수를 그 변화 정도에 맞게 조정해 주어 출력 수평 동기 신호(DHS)의 주파수를 보정해 주어야 한다.
따라서, 본 발명은 출력측의 관점에서 출력클럭(DCLK)에 따라 출력되는 제 2 영상신호에 어떠한 출력 수평 동기 신호(DHS)를 인가하여야 디스플레이장치에 기 고정된 해상도로 출력시 화면의 깨짐이 발생하지 않는가를 계산한다.
이를 위해, 카운터(22)는 구간감지 및 이미지캡쳐부(32)에서 정의된 액티브구간의 수직 액티브 신호(IV_ACT)와 타이밍제너레이터(34)로부터의 출력클럭(DCLK)을 인가받아 제 1 영상신호(IRGB)가 액티브구간에 현시되는데 걸리는 시간(입력 화면 구성 시간)을 출력클럭(DCLK)으로 카운팅한다.
이때, 제 1 영상신호는 실제 액티브구간에만 현시되므로 제 1 영상신호가 가 지는 픽셀수가 입력클럭에 의해 입력되는 시간이 입력 화면 구성 시간이 되며 이는 수직 액티브구간 신호(IV_ACT)로 알 수 있다.
이렇게 카운팅된 값은 분할기(24)로 인가되고, 분할기(24)는 카운팅된 값을 출력 화면의 라인수로 나누어 출력 화면의 라인당 픽셀수를 산출한 후 이 값을 타이밍제너레이터(34)에서 출력 수평 동기 신호(DHS)를 만드는 레지스터(미도시)로 인가한다.
그러면, 출력 수평 동기 신호를 만드는 레지스터(미도시)의 해당 설정값(라인당 픽셀수)이 자동으로 업데이트되어 새로운 출력 수평 동기 신호의 주파수를 생성되고 이는 스케일엔진(16)으로 인가된다.
스케일엔진(16)은 보정된 출력 수평 동기 신호를 이용하여 제 2 영상신호를 출력한다.
본 발명에 따르면 제 2 영상신호는 라인당 오차 수 만큼 프런트 포치(Front Porch)의 길이에 영향을 주게 된다. 그러나, 이 프런트 포치(Front Porch) 영역은 어차피 화면에서 보이지 않는 부분이므로 문제가 되지 않는다.
상술한 바와 같이, 본 발명은 입력되는 수평 동기 신호의 변화에 따라 출력 수평 동기 신호를 자동으로 보정하여 줌으로써 영상신호의 스케일링시 라인버퍼의 크기를 크게 확보하지 않고도 입·출력클럭의 오차로 인한 화면 깨짐 현상을 자동으로 방지할 수 있게 된다.

Claims (5)

  1. 디지털 디스플레이장치의 화면 깨짐을 방지하기 위한 장치에 있어서,
    제 1 영상신호(IRGB)의 크기로부터 액티브구간을 정의하고 이에 맞춰 제 1 영상신호를 선택적으로 획득하여 입력클럭(ICLK)의 속도로 라인버퍼에 저장하는 구간감지 및 이미지캡쳐부;
    상기 구간감지 및 이미지캡쳐부로부터의 영상신호를 임시 저장하는 라인버퍼;
    출력클럭(DCLK)으로 상기 라인버퍼에서 영상신호를 읽어들여 디스플레이 수직 동기 신호(DVS) 및 디스플레이 수평 동기 신호(DHS)를 이용하여 타켓 패널에 적합한 해상도로 출력하는 스케일엔진;
    상기 출력클럭, 디스플레이 수직 동기 신호(DVS) 및 디스플레이 수평 동기 신호(DHS)를 출력하는 타이밍제너레이터; 및
    상기 구간감지 및 이미지캡쳐부로부터 상기 액티브구간에 대한 수직 액티브 신호(IV_ACT)를 인가받고, 상기 타이밍제너레이터로부터 출력클럭을 인가받아 제 2 영상신호의 수평 동기 신호(DHS)를 상기 제 1 영상신호의 수평 동기 신호(IHS) 변화에 따라 보정하기 위한 값을 산출하여 상기 타이밍제너레이터로 인가해주는 수평동기보정부를 구비하는 수평 동기 보정 장치.
  2. 제 1 항에 있어서, 상기 수평동기보정부는
    상기 수직 액티브구간 신호(IV_ACT)와 상기 출력클럭(DCLK)을 인가받아 상기 제 1 영상신호가 액티브구간에 현시되는 시간을 상기 출력클럭으로 카운팅하는 카운터; 및
    상기 카운터에서 카운팅된 값을 제 2 영상신호에 대한 출력 화면의 라인수로 나누어 라인당 픽셀수를 산출하고 그 값을 상기 타이밍제너레이터로 인가해주는 분할기를 구비하는 것을 특징으로 하는 수평 동기 보정 장치.
  3. 프레임당 제 1 픽셀수를 갖는 제 1 영상신호를 입력클럭(ICLK)으로 입력받아 출력클럭(DCLK)에 따라 프레임당 제 2 픽셀수를 갖는 제 2 영상신호로 출력하는 디지털 디스플레이장치의 화면 깨짐을 방지하기 위한 방법에 있어서,
    상기 제 1 영상신호가 액티브구간에 현시되는 시간을 상기 출력클럭을 기준으로 측정하는 제 1단계;
    상기 제 1단계에서 측정된 값을 이용하여 상기 제 2 영상신호의 출력 수평 동기 신호 보정을 위한 값을 산출하는 제 2단계; 및
    상기 제 2단계에서 산출된 값을 이용하여 상기 제 2 영상신호의 이전의 출력 수평 동기 신호 주파수를 보정하는 제 3단계를 포함하는 수평 동기 자동 보정 방법.
  4. 제 3 항에 있어서,
    상기 제 1단계는 상기 제 1 픽셀수가 입력되는 시간을 상기 출력클럭으로 카 운팅하는 것을 특징으로 하는 수평 동기 자동 보정 방법.
  5. 제 3 항에 있어서,
    상기 제 2단계는 상기 제 1단계에서 측정된 값을 상기 제 2 영상신호의 출력 화면 라인수로 나누는 것을 특징으로 하는 수평 동기 자동 보정 방법.
KR1020020042536A 2002-07-19 2002-07-19 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 KR100848168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042536A KR100848168B1 (ko) 2002-07-19 2002-07-19 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042536A KR100848168B1 (ko) 2002-07-19 2002-07-19 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법

Publications (2)

Publication Number Publication Date
KR20040008824A KR20040008824A (ko) 2004-01-31
KR100848168B1 true KR100848168B1 (ko) 2008-07-23

Family

ID=37317837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042536A KR100848168B1 (ko) 2002-07-19 2002-07-19 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법

Country Status (1)

Country Link
KR (1) KR100848168B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592124B1 (ko) * 2018-09-21 2023-10-20 삼성전자주식회사 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법
CN112511718B (zh) * 2020-11-24 2023-11-28 深圳市创凯智能股份有限公司 采样时钟的同步方法、终端设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003291A (ko) * 1994-06-30 1996-01-26 김광호 수평 동기 신호의 안정화 회로 및 방법
KR0168361B1 (ko) * 1995-12-30 1999-03-20 김광호 영상신호의 수평동기신호 발생장치
KR20000004450A (ko) * 1998-06-30 2000-01-25 윤종용 디지탈 회로를 이용한 수평동기신호 발생장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003291A (ko) * 1994-06-30 1996-01-26 김광호 수평 동기 신호의 안정화 회로 및 방법
KR0168361B1 (ko) * 1995-12-30 1999-03-20 김광호 영상신호의 수평동기신호 발생장치
KR20000004450A (ko) * 1998-06-30 2000-01-25 윤종용 디지탈 회로를 이용한 수평동기신호 발생장치 및 방법

Also Published As

Publication number Publication date
KR20040008824A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US8384707B2 (en) Method for synchronizing display of images in a multi-display computer system
US6177922B1 (en) Multi-scan video timing generator for format conversion
US6181300B1 (en) Display format conversion circuit with resynchronization of multiple display screens
TWI462573B (zh) 顯示時序控制電路及其方法
US8797457B2 (en) Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream
KR101229590B1 (ko) 프레임 데이터 정렬 방법, 시스템, 디스플레이 장치
JP3647338B2 (ja) 画像信号解像度変換方法及び装置
US20060092100A1 (en) Display controlling device and controlling method
KR100609056B1 (ko) 디스플레이장치 및 그 제어방법
US8405774B2 (en) Synchronization signal control circuit and display apparatus
US6563484B1 (en) Apparatus and method for processing synchronizing signal of monitor
MXPA00007414A (es) Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo.
KR100848168B1 (ko) 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법
JP4017335B2 (ja) 映像信号の有効期間検出回路
JP3474120B2 (ja) スキャンコンバータ及びスキャンコンバート方法
US7576771B1 (en) Method and apparatus of providing video synchronization
JP4446527B2 (ja) スキャンコンバータ及びそのパラメータ設定方法
US7548233B1 (en) Method and system for image scaling output timing calculation and remapping
JP4291618B2 (ja) 同期制御方法および画像表示装置
CN100414603C (zh) 监视器时钟相位的调整方法
KR100357149B1 (ko) 모니터의 화면조정 장치 및 방법
JPH0744125A (ja) 液晶表示装置
JP5446427B2 (ja) 画像処理装置
JP3135620B2 (ja) Ｃｒｔ装置
JPH0573022A (ja) デイスプレイ制御装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 12