KR0168361B1 - 영상신호의 수평동기신호 발생장치 - Google Patents

영상신호의 수평동기신호 발생장치 Download PDF

Info

Publication number
KR0168361B1
KR0168361B1 KR1019950069706A KR19950069706A KR0168361B1 KR 0168361 B1 KR0168361 B1 KR 0168361B1 KR 1019950069706 A KR1019950069706 A KR 1019950069706A KR 19950069706 A KR19950069706 A KR 19950069706A KR 0168361 B1 KR0168361 B1 KR 0168361B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
synchronous
synchronous signal
mask
Prior art date
Application number
KR1019950069706A
Other languages
English (en)
Other versions
KR970056909A (ko
Inventor
조성일
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950069706A priority Critical patent/KR0168361B1/ko
Publication of KR970056909A publication Critical patent/KR970056909A/ko
Application granted granted Critical
Publication of KR0168361B1 publication Critical patent/KR0168361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 입력되는 영상신호의 수평동기신호에 결함이 있는 경우 디지탈 방식으로 이를 보상하여 출력하도록 하기 위한 영상신호의 수평동기신호 보상장치에 관한 것으로, 시스템 클럭을 입력으로하여, 상기 시스템 클럭을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호를 발생하기 위한 제어신호 발생수단; 및 상기 기준동기신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호의 펄스가 연속하여 소정 개수 발생할 동안에 상기 실제의 수평동기신호가 하나도 발생되지 않으면 상기 기준동기신호에 따라 수평동기신호를 발생하여 출력하기 위한 누락신호 재생수단을 포함함을 특징으로 한다.
본 발명에 의하면 어느 구간에서 수평동기신호가 누락된 경우나, 또는 수평동기신호 사이에 섞어 들어오는 잡음신호 등이 포함되어 입력되는 경우에도 이를 보상하여 안정된 수평동기신호를 발생시킬 수 있다.

Description

영상신호의 수평동기신호 발생장치
제1도는 본 발명에 의한 영상신호의 수평동기신호 발생장치의 구성블럭도.
제2a도에서 제2c도는 제1도에 도시된 영상신호의 수평동기신호 발생장치의 더 상세한 구성블럭도.
제3도 및 제4도는 제1도 및 제2도에 도시된 장치의 동작을 설명하기 위한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제어신호 발생부 12 : 생략신호 재생부
13 : 동기신호 출력부
본 발명은 영상신호 처리장치에 관한 것으로, 특히 입력되는 영상신호의 수평동기신호에 결함이 있는 경우 디지탈 방식으로 이를 보상하여 출력하도록 하기 위한 영상신호의 수평동기신호 보상장치에 관한 것이다.
영상신호의 수평동기신호(HSYNC)는 NTSC(National Television System Committee) 규격의 예를 들면 하나의 화면을 구성하기 위해서는 525개의 수평동기신호가 필요하며, 1개의 수평동기신호는 15.7KHz(63.5us)로 되어 있다. 즉 63.5us의 수평동기신호 525개가 하나의 화면을 구성한다.
그러나 잡음 등의 외란으로 인하여 일정한 주기의 동기신호 사이에 또 다른 신호가 발생된다던가, 일정한 구간 동안에 동기신호가 누락된다던가 하는 경우에 정확한 수평동기신호가 발생되지 않아 화면구성에 큰 문제점이 발생된다.
따라서 본 발명의 목적은 어느 구간에서 수평동기신호가 누락된 경우에 이를 보상하여 안정된 수평동기신호를 발생시키기 위한 영상신호의 수평동기신호 발생장치를 제공하는데 있다.
본 발명의 다른 목적은 수평동기신호 사이에 섞어 들어오는 잡음신호 등을 제거하여 안정된 수평동기신호를 발생시키기 위한 영상신호의 수평동기신호 발생장치를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명에 의한 영상신호의 수평동기신호 발생장치는, 영상신호 처리장치에서 영상신호의 수평동기신호를 발생하기 위한 장치에 있어서, 시스템 클럭을 입력으로하여, 상기 시스템 클럭을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호를 발생하기 위한 제어신호 발생수단; 및 상기 기준동기신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호의 펄스가 연속하여 소정개수 발생할 동안에 상기 실제의 수평동기신호가 하나도 발생되지 않으면 상기 기준동기신호에 따라 수평동기신호를 발생하여 출력하기 위한 누락신호 재생수단을 포함함을 특징으로 한다.
상기의 다른 목적을 달성하기 위한 본 발명에 의한 영상신호의 수평동기신호 발생장치는, 영상신호 처리장치에서 영상신호의 수평동기신호를 발생하기 위한 장치에 있어서, 시스템 클럭을 입력으로하여, 상기 시스템 클럭을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호신호, 및 출력신호를 마스크할 구간을 설정하기 위한 마스크신호를 발생하기 위한 제어신호 발생수단; 및 상기 기준동기신호, 상기 마스크신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호 및 상기 마스크신호에 의하여 설정된 시간구간 동안에만 상기 실제의 수평동기신호를 인에이블시켜 출력하기 위한 출력수단을 포함함을 특징으로 한다.
이하에서 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.
제1도는 본 발명에 의한 영상신호의 수평동기신호 발생장치의 구성블럭도를 도시한 도면이다. 도면에서 11은 제어신호 발생부, 13은 생략신호 재생부, 그리고 15는 동기신호 출력부이다.
제어신호 발생부(11)은 시스템 클럭(SCLK), 외부입력값(M9-M0) 및 리셋신호(RESET)를 입력으로하여, 시스템 클럭(SCLK)을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호(D_910)를 발생하고, 또한 출력신호를 마스크할 구간을 설정하기 위한 마스크신호(D_RES)를 발생한다.
NTSC 규격에 따라 한 화면을 구성하는 수평주사선의 주파수를 15.7KHz로 설정하고, 이에 따라 시스템 클럭(SCLK)을 14.3MHZ로 하고, 시스템 클럭(SCLK)을 910분주한 신호로 기준수평동기신호(D_910)를 발생시킨다.
생략신호 재생부(13)에는 제어신호 발생부(11)에서 발생된 기준동기신호(D_910), 마스크신호(D_RES) 및 실제의 수평동기신호(CSYNC)가 입력된다. 기준동기신호(D_910)의 펄스가 연속하여 소정 개수 발생할 동안에 실제의 수평동기신호(CSYNC)가 하나도 발생되지 않으면 기준동기신호(D_910)에 따라 수평동기신호를 발생하기 위한 신호(f_HSYNC)를 동기신호출력부(15)로 출력한다.
동기신호 출력부(15)는 제어신호 발생부(11)에서 발생된 기준동기신호(D_910), 마스크신호(D_RES) 및 실제의 수평동기신호(CSYNC)가 입력되며, 또한 생략신호 재생부(13)에서 발생된 신호(f_HSYNC)가 입력된다. 수평동기신호의 펄스구간 이외의 구간에서 삽입된 잡음신호를 제거하기 위하여, 기준동기신호 및 마스크신호에 의하여 설정된 시간구간 동안에만 실제의 수평동기신호를 인에이블시켜 출력한다. 그리고 수평동기신호가 일정 구간 이상 누락되어 입력되는 경우에 이를 보상하기 위하여, 생략신호 재생부(13)에서 발생된 신호(f_HSYNC)에 따라 수평동기신호를 발생하여 출력한다. 동기신호 출력부(15)에서 출력되는 수평동기신호(HSYNC)를 영상처리장치에서 사용되는 수평동기신호로 입력된다.
제2a도에서 제2c도는 제1도에 도시된 영상신호의 수평동기신호 발생장치의 더 상세한 구성블럭도를 도시한 도면으로, 제2a도는 제어신호 발생부, 제2b도는 생략신호 발생부, 그리고 제2c도는 동기신호 출력부를 도시한 것이다.
제2a도는 제어신호 발생부의 구성블럭도로서, 제어신호 발생부는 시스템 클럭(SCLK)가 입력되어 시스템 클럭의 펄스 수를 카운트하는 10비트 카운터(21), 카운터(21)의 리셋단자(R)로 입력되는 신호를 생성하기 위하여 리셋신호 및 CR 신호를 NOR하는 NOR 게이트(22), 카운터(21)에 의해 발생된 카운트 값(Q9-Q0)에 따라 수평동기신호의 주파수와 같은 주파수를 갖는 펄스를 발생하는 제1신호추출부(23), 출력신호의 마스크를 위해 설정된 외부 입력값(M9-M0)과 카운터(21)에 의해 발생된 카운트 값(Q9-Q0)이 같은가를 비교하기 위한 EXOR 회로(25), EXOR 회로(25)에 의한 비교 결과 같으면 소정의 펄스신호를 발생하는 제2신호추출부(26)로 구성된다.
그리고 제1신호추출부(23)와 제2신호추출부(26)에서 발생되는 출력신호의 동기를 맞추기 위하여, 제1신호추출부(23) 및 제2신호추출부(26)의 출력에 각각 연결된 제1플립플럽(24) 및 제2플립플럽(27)을 구비하며, 제1플립플럽(24)의 출력신호는 시스템 클럭을 카운트하여 수평동기신호에 대응하는 위치를 알리는 기준동기신호(D_910)이며, 제2플립플럽(27)의 출력신호는 동기신호 출력부에서 출력신호의 마스크 구간을 만들기 위한 기준마스크신호(D_RES)이다.
여기서, 외부 입력값(M9-M0)은 마스크신호의 펄스구간이 수평동기신호의 펄스구간과 최대한 근사하도록 설정되는 것이 바람직하며, 가장 최적으로는 그 펄스구간이 서로 동일하게 설정하는 것이다.
제2b도는 생략신호 재생부의 구성블럭도로서, 생략신호 재생부는 클럭단자로 기준동기신호(D_910)이 입력되고 데이타단자로 로직하이신호(VDD)가 입력되고 리셋단자로 실제의 수평동기신호(CSYNC)가 입력되는 제3플립플럽(31), 클럭단자로 기준동기신호(D_910)이 입력되고 데이타단자로 제3플립플럽(31)의 출력신호가 입력되고 리셋단자로 실제의 수평동기신호(CSYNC)가 입력되는 제4플립플럽(32), 클럭단자로 기준동기신호(D_910)이 입력되고 데이타단자로 제4플립플럽(32)의 출력신호가 입력되고 리셋단자로 실제의 수평동기신호(CSYNC)가 입력되는 제5플립플롭(33), 그리고 제5플립플럽(33)의 출력신호 및 제6플립플럽(35)의 출력신호를 논리 AND하여 f_HSYNC 신호를 출력하는 제1AND게이트(34)를 구비한다.
그리고 클럭단자로 기준동기신호(D_910)가 입력되고 데이타단자로 로직하이신호(VDD)가 입력되고 리셋단자로 기준마스크신호(D_RES)가 입력되는 제6플립플럽(35), 클럭단자로 시스템 클럭(SCK)이 입력되고 데이타단자로 제6플립플럽(35)의 출력신호가 입력되는 제7플립플럽(36), 그리고 제6플립플럽(35)의 출력신호 및 제7플립플럽(36)의 반전출력신호를 논리AND하여 CR신호를 발생하여 출력하는 제2AND게이트(37)를 포함한다. 여기서 CR신호는 카운터(21)로 입력되어 카운터(21)가 '910'을 카운트한 다음에 이를 리셋시켜 새로운 카운트 값을 가지도록 한다.
생략신호 재생부가 위와 같은 구성을 하는 경우, 기준동기신호의 펄스가 연속하여 3개 발생할 동안에 실제의 수평동기신호가 하나도 발생되지 않으면 수평동기신호를 발생하여 출력한다. 또한 제5플립플럽(33)를 빼던지 또는 하나의 플립플럽을 더 추가함으로써, 기준동기신호의 펄스가 연속하여 2개 또는 4개 발생할 동안에 실제의 수평동기신호가 하나도 발생되지 않으면 수평동기신호가 발생되도록 할 수 있다.
제2c도는 동기신호 출력부의 구성블럭도로서, 동기신호 출력부는 D_RES 신호가 입력되는 NOR 게이트(41) 및 D_910 신호가 입력되는 NOR게이트(42)가 래치형태로 구성되고, NOR 게이트(42)의 출력신호(MASK) 및 CSYNC 신호가 입력되는 AND 게이트(43), f_HSYNC 신호가 입력되어 그 신호의 엣지를 검출하여 펄스신호를 발생하는 엣지검출기(44), 그리고 AND 게이트(43)의 출력신호 및 엣지검출기(44)의 출력신호가 입력되어 수평동기신호(HSYNC)를 발생하는 OR게이트(45)로 구성된다.
제3도 및 제4도는 제1도 및 제2도에 도시된 장치의 동작을 설명하기 위한 타이밍도로서, 제3도는 수평동기신호에 잡음 등의 외란신호가 추가된 경우에, 그리고 제4도는 수평동기신호가 누락된 경우에 이를 보상하기 위한 신호들의 타이밍도이다.
제3도는 수평동기신호에 잡음 등의 외란신호가 추가된 경우에 이를 보상하기 위한 신호들의 타이밍도이다.
시스템 클럭(SCK)을 카운트하여 주기가 63.5us가 되는 D_910신호를 주기적으로 출력하며, 임의로 입력된 M9-M0신호의 10비트 데이타값과 카운터의 카운팅된 값이 일치할 때 D_RES 신호가 출력된다. D_910신호와 D_RES 신호에 의하여 MASK 신호를 발생하며, MASK 신호에 의하여 마스크된 시간구간 동안 MASK신호와 원 입력신호인 CSYNC 신호를 AND 하여, 도면에 도시된 바와 같이 입력 잡음신호가 제거된 수평동기신호 HSYNC를 발생하여 출력한다.
제4도는 수평동기신호가 누락된 경우에 이를 보상하기 위한 신호들의 타이밍도이다.
입력되는 CSYNC 신호가 어느 구간에서 펄스가 빠진 상태로 입력될 때 D_908신호를 제3플립플럽의 클럭으로 사용하여 제3플립플럽, 제4플립플럽, 및 제5플립플럽을 거쳐 f_HSYNC가 논리하이가 되며, 이어서 D_RES 신호에 의하여 f_HSYNC가 논리로우가 되어, f_HSYNC는 수평동기신호의 주기와 같은 주기를 갖는 신호가 된다. f_HSYNC는 엣지검출기를 통하여 생성된 펄스신호와 원 입력신호를 합성하여 출력함으로써, 3번 이상 누락된 수평동기신호를 보상한 수평동기신호 HSYNC를 발생하여 출력한다.
상술한 바와 같이, 본 발명에 의한 영상신호의 수평동기신호 발생장치에 의하면 어느 구간에서 수평동기신호가 누락된 경우나, 또는 수평동기신호 사이에 섞어 들어오는 잡음신호 등이 포함되어 입력되는 경우에도 이를 보상하여 안정된 수평동기신호를 발생시킬 수 있다.
본 발명은 상기의 실시예에 한정되지 않으며, 많은 변형들이 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (10)

  1. 영상신호 처리장치에서 영상신호의 수평동기신호를 발생하기 위한 장치에 있어서, 시스템 클럭을 입력으로하여, 상기 시스템 클럭을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호를 발생하기 위한 제어신호 발생수단; 및 상기 기준동기신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호의 펄스가 연속하여 소정개수 발생할 동안에 상기 실제의 수평동기신호가 하나도 발생되지 않으면 상기 기준동기신호에 따라 수평동기신호를 발생하여 출력하기 위한 누락신호 재생수단을 포함함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  2. 제1항에 있어서, 상기 제어신호 발생수단은 시스템 클럭을 입력으로 하여, 상기 시스템 클럭의 펄스 수를 카운트하기 위한 카운터수단; 및 상기 카운터수단에 의해 발생된 카운트 수에 따라 수평동기신호의 주파수와 같은 주파수를 갖는 펄스인 기준동기신호를 발생하기 위한 기준동기신호 발생수단을 포함함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  3. 제1항에 있어서, 상기 누락신호 재생수단은 상기 기준동기신호의 펄스가 연속하여 3개 발생할 동안에 상기 실제의 수평동기신호가 하나도 발생되지 않으면 수평동기신호를 발생하여 출력함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  4. 제1항에 있어서, 상기 누락신호 재생수단은 상기 기준동기신호의 펄스가 연속하여 2개 발생할 동안에 상기 실제의 수평동기신호가 하나도 발생되지 않으면 수평동기신호를 발생하여 출력함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  5. 영상신호 처리장치에서 영상신호의 수평동기신호를 발생하기 위한 장치에 있어서, 시스템 클럭을 입력으로하여, 상기 시스템 클럭을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호, 및 출력신호를 마스크할 구간을 설정하기 위한 마스크신호를 발생하기 위한 제어신호 발생수단; 및 상기 기준동기신호, 상기 마스크신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호 및 상기 마스크신호에 의하여 설정된 시간구간 동안에만 상기 실제의 수평동기신호를 인에이블시켜 출력하기 위한 출력수단을 포함함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  6. 제5항에 있어서, 상기 제어신호 발생수단은 시스템 클럭을 입력으로하여, 상기 시스템 클럭의 펄스 수를 카운트하기 위한 카운터수단; 상기 카운터수단에 의해 발생된 카운트 수에 따라 수평동기신호의 주파수와 같은 주파수를 갖는 펄스인 기준동기신호를 발생하기 위한 기준동기신호 발생수단; 및 출력신호의 마스크를 위해 설정된 외부 입력값과 상기 카운터수단에 의해 발생된 카운트 값이 같을 때 소정의 펄스신호로 된 마스크신호를 발생하기 위한 마스크신호 발생수단을 포함함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  7. 제6항에 있어서, 상기 마스크신호 발생수단으로 입력되는 외부입력값은 마스크신호가 수평동기신호의 펄스구간과 동일한 펄스구간을 가지도록 설정됨을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  8. 제6항에 있어서, 상기 기준동기신호 및 상기 마스크신호의 동기를 맞추기 위하여, 상기 기준동기신호를 래치하기 위한 제1래치 및 상기 마스크신호를 래치하기 위한 제2래치를 더 구비함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  9. 제5항에 있어서, 상기 출력수단은 상기 마스크신호의 펄스 발생시부터 상기 기준동기신호의 펄스발생시까지의 구간동안 상기 실제의 수평동기신호를 인에이블시킴을 특징으로 하는 영상신호의 수평동기신호 발생장치.
  10. 영상신호 처리장치에서 영상신호의 수평동기신호를 발생하기 위한 장치에 있어서, 시스템 클럭을 입력으로하여, 상기 시스템 클럭을 분주하여 수평동기신호의 주파수와 같은 주파수를 갖는 기준동기신호, 및 출력신호를 마스크할 구간을 설정하기 위한 마스크신호를 발생하기 위한 제어신호 발생수단; 및 상기 기준동기신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호의 펄스가 연속하여 소정 개수 발생할 동안에 상기 실제의 수평동기신호가 하나도 발생되지 않으면 상기 기준동기신호에 따라 수평동기신호를 발생하여 출력하기 위한 누락신호 재생수단; 및 상기 기준동기신호, 상기 마스크신호 및 실제의 수평동기신호가 입력되어, 상기 기준동기신호 및 상기 마스크신호에 의하여 설정된 시간구간 동안에만 상기 실제의 수평동기신호를 인에이블시켜 출력하기 위한 출력수단을 포함함을 특징으로 하는 영상신호의 수평동기신호 발생장치.
KR1019950069706A 1995-12-30 1995-12-30 영상신호의 수평동기신호 발생장치 KR0168361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069706A KR0168361B1 (ko) 1995-12-30 1995-12-30 영상신호의 수평동기신호 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069706A KR0168361B1 (ko) 1995-12-30 1995-12-30 영상신호의 수평동기신호 발생장치

Publications (2)

Publication Number Publication Date
KR970056909A KR970056909A (ko) 1997-07-31
KR0168361B1 true KR0168361B1 (ko) 1999-03-20

Family

ID=19448538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069706A KR0168361B1 (ko) 1995-12-30 1995-12-30 영상신호의 수평동기신호 발생장치

Country Status (1)

Country Link
KR (1) KR0168361B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848168B1 (ko) * 2002-07-19 2008-07-23 매그나칩 반도체 유한회사 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848168B1 (ko) * 2002-07-19 2008-07-23 매그나칩 반도체 유한회사 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법

Also Published As

Publication number Publication date
KR970056909A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR880001922B1 (ko) 비데오 테이프의 복제불능 녹화방법 및 그 장치
GB1576621A (en) Television synchronizing apparatus
US4500908A (en) Method and apparatus for standardizing nonstandard video signals
US5012340A (en) Method and circuit for deriving H and V synchronizing pulses from a tri-level HDTV synchronizing signal
JPH02177681A (ja) 基準信号作成回路
US5467140A (en) Vertical synchronous signal separation apparatus
KR0168361B1 (ko) 영상신호의 수평동기신호 발생장치
JPH031760A (ja) 受信テレビジョン信号再生装置
US4975767A (en) NTSC/PAL subcarrier based H-lock with color framing and detection
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
US5835154A (en) Circuit arrangement for deriving pulses of horizontal and vertical frequency
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
KR960004815B1 (ko) 모니터의 자막 떨림 방지 회로
KR0165479B1 (ko) 복합영상신호 생성을 위한 동기신호 생성장치
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
GB2150391A (en) Sync signal generator
US5844626A (en) HDTV compatible vertical sync separator
KR19980703637A (ko) 수직 동기화 신호 검출기
KR880001228B1 (ko) 다이나믹 램의 동기 클럭 발생방법
KR19980016570A (ko) 수평동기 분리기
JP2604424B2 (ja) 同期分離回路
KR870001611B1 (ko) 디지탈 텔레비젼(tv)신호용 다중화 동기신호 재생장치
JP3253451B2 (ja) コンポジット同期信号の遅延回路
KR20000014568A (ko) 라인 록 클럭신호 발생장치
KR0169855B1 (ko) 트리거보드의 리셋신호제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee