KR0165479B1 - 복합영상신호 생성을 위한 동기신호 생성장치 - Google Patents

Abstract

본 발명은 동기신호 생성장치에 관한 것으로서, 특히 TV (텔레비젼) 및 VTR (비디오 테이프 리코더)에서 처리되는 복합영상신호의 생성을 위한 동기신호 생성장치에 관한 것이다. 본 발명에 따른 동기신호 생성장치는 TV영상신호의 동기신호 검출부에서 동기신호가 검출되지 않으면 시스템클락을 수평동기신호 주기 구간에 반복하여 제1 카운터부에서 카운트하면 수평신호 발생부는 카운트출력신호을 논리조합하고 래취하여 수평동기 관련신호를 생성한다. 또한, 제2 카운터부에서 수직동기신호 주기 구간에 반복하여 카운트하면 수평신호 발생부는 카운트출력신호을 논리조합하고 래취하여 수직동기 관련신호를 생성하고 생성된 각 신호를 논리조합하여 복합영상신호를 구성하는 신호를 생성한다. 상술한 바와 같이 본 발명은 TV에 영상신호가 인가되지 않을 경우에 자동으로 영상신호에 필요한 동기신호를 생성하여 TV 화면을 푸른색으로 나타나게 함으로써 눈의 피로감을 제거하는 효과를 제공한다.

Description

복합영상신호 생성을 위한 동기신호 생성장치

제1도는 본 발명에 따른 복합영상신호 생성을 위한 동기신호 생성장치를 설명하기 위한 블록도이다.

제2도(a) 및 제2도(b)는 본 발명에 따른 수평동기신호 생성을 위한 회로도이다.

제3도는 본 발명에 따른 수평신호 발생부에서 생성된 펄스신호의 타이밍도이다.

제4도(a) 및 제4도(b)는 본 발명에 따른 수직신호 생성을 위한 회로도이다.

제5도는 본 발명에 따른 수직신호 발생부에서 생성된 펄스신호의 타이밍도이다.

제6도는 본 발명에 따른 동기신호 발생부의 구성을 보이는 회로도이다.

본 발명은 동기신호 생성장치에 관한 것으로서, 특히 TV (텔레비젼) 및 VTR (비디오 테이프 리코더)에서 처리되는 복합영상신호의 생성을 위한 동기신호 생성장치에 관한 것이다.

TV 방송신호나 VTR의 재생신호가 TV의 신호 입력단자에 입력되면 TV화면에 정상적인 영상신호가 TV 화면에 디스플레이된다.

그러나, TV 방송신호가 TV 입력단자에 입력되지 않거나 VTR의 녹화테이프에서 복합영상신호가 재생되지 않을 경우에는 안테나 또는 VTR에 연결된 TV 화면이 시청자의 눈에 상당히 피로감을 주는 영상이 화면에 디스플레이되는 문제점이 발생되었다.

본 발명은 상기의 문제점을 해결하고자 창안한 것으로서 TV 신호 입력단자에 신호가 인가되지 않을 경우 TV 화면에 눈에 피로감을 주지 않는 복합동기신호를 생성하는 동기신호 생성장치를 제공하는 데 목적이 있다.

상기 목적을 달성하기 위해 본 발명에 따른 TV의 복합영상신호 생성을 위한 동기신호 생성장치는, 복합동기신호의 유무를 감지하여 출력하는 동기신호 검출부; 상기 동기신호 검출부의 검출신호가 있을 경우 시스템 클락을 유입하여 수평동기신호의 주기 동안 카운트하고 클리어후 다시 카운트를 반복하는 제1 카운터부; 상기 제1 카운터부에서 생성한 카운트 출력신호를 소정의 카운트 횟수마다 하이레벨이되는 논리조합 신호들을 유입해서 래취하여 수평동기 신호관련 펄스들을 생성하는 수평신호 발생부; 상기 동기신호 검출부의 검출신호가 있을 경우 상기 시스템 클락을 카운트 입력신호로하고 상기 수평신호 발생부에서 생성된 0.5H 수평동기 펄스를 인에이블 입력으로하여 수직동기의 주기동안 카운트하고 클리어한 후 다시 수직동기신호의 주기 동안 카운트를 반복하는 제2 카운트부; 상기 제2 카운트부에서 생성한 카운트 출력신호를 소정의 카운트 횟수마다 하이레벨이 되는 논리조합 신호들을 유입해서 래취하여 수직동기 신호관련 펄스를 생성하는 수직신호 발생부; 및 상기 수평신호 발생부와 상기 수직신호 발생부의 신호를 유입하여 복합동기신호, 언블랭크신호, 버스트 부반송파와 버스트플래그 펄스를 생성하는 동기신호 발생부를 포함함을 특징으로 한다.

이하 첨부 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 본 발명에 따른 복합영상신호 생성을 위한 동기신호 생성장치를 설명하기 위한 블록도이다.

제1도에 도시된 동기신호 생성장치는 동기신호 검출부(100), 제1 카운터부(105), 수평신호 발생부(110), 제2 카운터부(120), 수직신호 발생부(130), 동기신호 발생부(140)를 포함한다.

제1도의 구성에 따른 동작을 블록별로 살펴보면 제1 카운터부(105)는 칼라부반송파의 4배 주파수를 갖는 시스템클락을 입력신호로하여 수평동기신호 주기동안 카운트를 반복하여 출력한다. 수평신호발생부(110)는 제1 카운터부(105)에서 출력되는 카운트를 조합하여 소정의 카운트 횟수마다 펄스로 입력하여 내부에서 래취하여 각각의 수평신호 펄스를 생성한다.

한편 제2 카운터부(120)는 칼라부반송파의 4배 주파수를 갖는 시스템클락을 입력신호로하여 수직동기신호 주기동안 카운트를 반복하여 출력한다.

이 때, 제2 카운터부(120)의 인에이블(ENB) 단자신호는 수평신호 발생부(110)에서 생성한 0.5H 수평주기의 펄스(VEN)를 유입하여 사용한다.

수직신호 발생부(130)는 제2 카운터부(120)에서 출력되는 카운트를 논리 조합하여 소정의 카운트 횟수마다 펄스로 유입하고 내부에서 래취하여 각각의 수직신호 펄스를 생성한다.

동기신호 발생부(140)는 수평신호 발생부(110)와 수직신호 발생부(130)에서 생성한 수평 및 수직신호 펄스와 버스트신호에서 180도 위상차를 둔 (P180)를 논리 조합하여 복합 동기신호를 출력한다.

제2도(a) 및 제2도(b)는 본 발명에 따른 수평동기신호 생성을 위한 회로도이다.

제1도의 블록도를 좀 더 세부적으로 설명하면 제2도(a)에서 제2 카운터(200)에서 EX신호는 동기신호 검출부(100)에서 동기신호를 검출하면 인버터(202)를 통하여 리세트단자에 접속된다.

TV 영상동기신호가 입력되지 않으면 동기신호 검출부에서 로우레벨신호를 출력하여 인버터(202)를 거쳐 제1 카운터(200)을 리세트하지 않고 카운트를 수행하게 한다.

반면에 TV 영상동기신호가 입력되면 동기신호 검출부에서 하이레벨신호를 출력하여 인버터(202)를 거쳐 제1 카운터(200)의 리세트단자에 로우레벨 신호가 인가되어 제1 카운터(200)을 리세트시켜 카운트를 중지시킨다.

클락단자(CK)에는 4배의 칼라부반송파를 시스템클락(4FSC)으로 하여 (4FSC)를 인가하고 클리어(CLR) 단자에는 4FSC의 클락(약14.3MHz)을 카운트하여 0에서 909까지 카운트되었을 때 카운트 출력을 미도시된 논리조합회로를 거쳐 로우레벨 신호가 인가되어 카운트를 클리어되도록 한다.

따라서, 제1 카운터(200)의 출력단자(Q)에는 4FSC의 클락을 0에서 909까지 반복하여 카운트되는 값이 출력된다. 여기서, 0에서 909까지의 카운트기간은 TV의 수평동기신호 주기인 63.5㎲가 된다.

제2도(b)는 제1 카운터(200)에 카운트되는 출력값을 논리조합한 신호레벨을 유입하여 수평동기관련 신호를 생성하는 회로이다.

제1 카운터(200)에 카운트되는 출력값이 3 또는 458에서 하이가 되는 신호를 입력받아 노아게이트(206)을 거쳐 J-K플립플롭(204)의 J단자에 인가한다.

또한, 제1 카운터(200)에 카운트되는 출력카운트값을 논리조합하여 카운트70 또는 525에서 하이가 되는 신호를 입력받아 노아게이트(208)을 거쳐 J-K플립플롭(204)의 K단자에 인가하여 출력단자Q (209)에서 세레이션 펄스 (SRP)신호를 출력한다.

여기서, SRP신호는 복합동기 신호를 구성하는 신호로서 0.5H (수평동기신호 주기의 1/2)마다 액티브 하이가 된다.

J-K플립플롭(210)의 J입력단자는 노아게이트(208)의 출력신호를 유입하고 K입력단자는 제1 카운터(200)의 출력 카운트값이 103 또는 558에서 하이레벨이 되는 논리조합의 신호를 유입한 노아게이트(212)의 출력신호를 유입한다.

여기서, J-K플립플롭(210)의 인버터 출력단자(Qb)에서 이퀄라이제이션 펄스(EQP)를 출력한다.

EQP신호는 복합 동기신호 생성시 이용되는 신호로 0.5H마다 액티브 로우로 된다.

수평동기 펄스의 생성은 J-K플립플롭(214)의 J입력단자에 제1 카운터(200)에서 출력한 카운트값이 70일 때 하이인 신호를 입력하고 K 입력단자에는 카운트값이 137일 때 하이인 논리신호를 입력하면 J-K플립플롭(214)의 인버터 출력단자에서 수평동기 펄스가 출력된다.

버스트 플래그 펄스(BFP)의 생성은 J-K플립플롭(216)의 J입력단자에 제1 카운터(200)에서 출력한 카운트값이 146일 때 하이인 논리신호를 입력하고 K 입력단자에는 카운트값이 182일 때 하이인 논리신호를 입력하면 J-K플립플롭(216)의 인버터 출력단자(Qb)에서 버스트 플래그 펄스(BFP)가 출력된다.

BRP펄스는 버스트 부반송파의 생성에 이용되는 펄스이다.

수평 블랭크펄스(HBLANK)의 생성은 J-K플립플롭(218)의 J입력단자에 제1 카운터(200)에서 출력한 카운트값이 48일 때 하이인 논리신호를 입력하고 K 입력단자에는 카운트값이 205일 때 하이인 논리신호를 입력하면 J-K플립플롭(218)의 인버터 출력단자에서 블랭크플래그펄스(BFP)가 출력된다.

HBLANK펄스는 수직블랭킹 펄스와 조합되어 칼라신호가 필요하지 않은 부분에서 칼라신호를 제거한다.

제3도는 본 발명에 따른 수평신호 발생부에서 생성된 펄스신호의 타이밍도이다.

제4도(a) 및 제4도(b)는 본 발명에 따른 수직신호 생성을 위한 회로도이다.

제4도(a)에서 EX신호는 동기신호 검축부(100)에서 동기신호를 검출한 출력신호로서 인버터(402)를 통하여 리세트단자에 접속된다.

TV 영상동기신호가 입력되지 않으면 동기신호 검출부(100)에서 로우레벨신호를 출력하여 인버터(402)를 거쳐 제2 카운터(400)을 리세트하지 않고 카운트를 수행하게 한다.

반면에 TV 영상동기신호가 입력되면 동기신호 검출부(100)에서 하이레벨신호를 출력하여 인버터(402)를 거쳐 제2 카운터(400)의 리세트단자(RES)에 로우레벨 신호가 인가되어 제2 카운터(400)을 리세트시켜 카운트를 중지시킨다.

클락단자(CK)에는 칼라부반송파의 4배인 시스템클락(약14.3MHz) (4FSC)를 인가하고 제2 카운터(400)의 인에이블신호 단자(ENB)에는 제2도에서의 노아게이트 (208)에서 출력되는 0.5H 주기 펄스(VEN)가 인가된다.

따라서, 인에이블신호(VEN) 펄스의 주기가 클락단자(CK)에 인가되는 4FSH보다 크기 때문에 인에이블신호(VEN) 펄스에 따라 제2 카운터(400)가 카운트한다. 이 때, 0.5H 주기를 갖는 VEN펄스를 인에블단자(ENB)에 유입하여 VEN펄스를 카운트하며 0에서 524까지 카운트하면 카운트값에 따라 미도시된 논리조합회로에서 로우레벨 신호를 CLR단자에 인가시켜 카운트를 클리어하고 다시 반복하여 VEN펄스를 카운트 한다.

이 때, 시스템클락은 다른 회로의 펄스와 동기를 이루게 한다.

따라서, 제2 카운터(400)의 출력단자(Q)에는 VEN 펄스를 0에서 524까지 반복하여 카운트되는 값이 출력된다. 여기서, VEN 펄스를 0에서 524까지 카운트한 기간은 TV의 수직동기신호 주기가 된다.

제4도(b)는 제2 카운터(400)에서 출력된 카운트값을 논리조합한 신호를 J-K플립플롭에서 래취하여 수직동기관련 신호를 생성하는 회로이다.

VD3 펄스신호의 생성은 J-K플립플롭(404)에 J입력단자에 제2 카운터(400)에서 출력한 카운트값이 3일 때 하이인 논리신호를 입력하고 K 입력단자에는 카운트값이 21일 때 하이인 논리신호를 입력하면 J-K플립플롭(218)의 출력단자(Q)에서 VD3 펄스신호가 출력된다.

VD3 펄스신호는 이퀄라이제이션 신호와 서레이션신호를 포함하는 구간을 설정하는 신호이다.

수직동기(VSYNC) 신호의 생성은 J-K플립플롭(406)에 J입력단자에 제2 카운터(400)에서 출력한 카운트값이 9일 때 하이인 논리신호를 입력하고 K 입력단자에는 카운트값이 15일 때 하이인 논리신호를 입력하면 J-K플립플롭(218)의 인버터 출력단자(Qb)에서 수직동기(VSYNC)신호가 출력된다.

여기서, 수직동기 신호는 16.67㎳의 주기를 가진다.

수직블랭크(VBLANK) 신호의 생성은 J-K플립플롭(408)의 J입력단자에 제2 카운터(400)에서 출력한 카운트값이 3일 때 하이인 논리신호를 입력하고 K 입력단자에는 카운트값이 21일 때 하이인 논리신호를 입력하면 J-K플립플롭(218)의 인버터 출력단자에서 수직블랭크펄스신호가 출력된다.

VBLANK신호는 수평블랭크신호와 조합되어 칼라신호의 영역의 유무를 구분해 준다.

제5도는 본 발명에 따른 수직신호 발생부에서 생성된 펄스신호의 타이밍도이다.

제6도는 본 발명에 따른 동기신호 발생부의 구성을 보이는 회로도이다.

복합동기신호 (CSYNC)는 수직신호 발생부(130)에서 생성한 VD3신호를 반전시킨 인버터(604)의 출력신호와 수평신호 발생부(110)에서 생성한 HSYNC 신호를 앤드게이트(604)에 접속하고 VD3, VSYNC, EQP신호를 앤드게이트(606)의 입력단에 접속시키고 오아게이트(608)의 입력단에 SRP신호와 앤드게이트(604),(606) 출력신호를 유입시켜 오아게이트(608)의 출력단에서 출력한다.

BSC (버스트 부반송파) 신호는 인버터(610)에서 VD3신호를 유입하여 반전시킨 출력신호와 BFP신호 및 버스트신호에 대하여 180도 위상을 이동시킨 P180신호를 유입하여 앤드게이트(612)의 출력단에서 출력한다.

UNBLANK (언블랭크) 신호는 HBLANK와 VBLANK 신호를 앤드게이트(614)에서 앤드논리로 조합하여 출력한다.

상술한 바와 같이 본 발명은 TV에 영상신호가 인가되지 않을 경우에 자동으로 영상신호에 필요한 동기신호를 생성하여 TV 화면을 푸른색으로 나타나게 함으로써 눈의 피로감을 제거하는 효과를 제공한다.

Claims (9)

1. TV의 복합영상신호 생성을 위한 동기신호 생성장치에 있어서, 복합동기신호의 유무를 감지하여 출력하는 동기신호 검출부; 상기 동기신호 검출부의 검출신호가 있을 경우 시스템 클락을 유입하여 수평동기신호의 주기 동안 카운트하고 클리어후 다시 카운트을 반복하는 제1 카운터부; 상기 제1 카운터부에서 생성한 카운트 출력신호를 소정의 카운트 횟수마다 하이레벨이 되는 논리조합 신호들을 유입해서 래취하여 수평동기 신호관련 펄스들을 생성하는 수평신호 발생부; 상기 동기신호 검출부의 검출신호가 있을 경우 상기 시스템 클락을 카운트 입력신호로하고 상기 수평신호 발생부에서 생성된 0.5H 수평동기 펄스를 인에이블 입력으로하여 수직동기의 주기동안 카운트하고 클리어한후 다시 수직동기신호의 주기 동안 카운트를 반복하는 제2 카운트부; 상기 제2 카운트부에서 생성한 카운트 출력신호를 소정의 카운트 횟수마다 하이레벨이 되는 논리조합 신호들을 유입해서 래취하여 수직동기 신호관련 펄스를 생성하는 수직신호 발생부; 및 상기 수평신호 발생부와 상기 수직신호 발생부의 신호를 유입하여 복합동기신호, 언블랭크신호, 버스트 부반송파와 버스트플래그 펄스를 생성하는 동기신호 발생부를 포함함을 특징으로 하는 동기신호 생성장치.
2. 제1항에 있어서, 상기 수평신호 발생부에서 생성하는 동기신호는 서레이션펄스(SRP), 이퀄라이제이션펄스(EQP), 수평동기신호(HSYC), 블랭크 플래그펄스신호(BFP), 수평블랭크(HBLANK) 신호임을 특징으로 하는 동기신호 생성장치.
3. 제1항에 있어서, 상기 수평신호 발생부는 상기 제1 카운터부에서 생성한 카운트 출력신호를 유입하여 소정의 카운트 횟수마다 하이레벨의 펄스를 출력하는 논리게이트와 상기 논리게이트의 출력을 유입하여 래취시키는 J-K플립플롭을 포함함을 특징으로 하는 동기신호 생성장치.
4. 제1항에 있어서, 상기 수직신호 발생부는 상기 제2카운터부에서 생성한 카운트 출력신호를 유입하여 소정의 카운트 횟수마다 하이레벨의 펄스를 출력하는 논리게이트와 상기 논리게이트의 출력을 유입하여 래취시키는 J-K플립플롭을 포함함을 특징으로 하는 동기신호 생성장치.
5. 제1항에 있어서, 상기 수직신호 발생부에서 생성하는 동기신호는 상기 EQP신호와 SRP 펄스를 포함하는 구간을 할당하는 VD3신호, 수직동기신호, 수직블랭크신호를 생성함을 특징으로 하는 동기신호 생성장치.
6. 제1항에 있어서, 상기 동기신호 발생부는 복합동기신호 생성부와 버스트 부반송파 생성부, 언블랭크신호 생성부를 포함함을 특징으로 하는 동기신호 생성장치.
7. 제6항에 있어서, 상기 복합동기신호 생성부는 상기 VD3신호를 인버터시키는 인버터수단, 인버터된 VD3신호와 상기 HSYNC신호를 앤드논리로 조합하는 수단, 상기 VD3와 상기 VSYNC신호, EQP신호를 앤드논리로 조합하는 수단, 상기 2개의 앤드논리로 조합하는 수단의 출력신호와 SRP신호를 오아논리로 조합하는 수단을 포함함을 특징으로 하는 동기신호 생성장치.
8. 제6항에 있어서, 상기 버스트 부반송파 생성부는 상기 VD3신호를 인버터시키는 인버터수단, 인버터된 VD3신호와 180도 위상차를 가지는 색부반송파와 상기 BFP신호를 앤드논리로 조합하는 수단을 포함함을 특징으로 하는 동기신호 생성장치.
9. 제6항에 있어서, 상기 언블랭크신호 생성부는 상기 HBLANK신호와 상기 VBLANK신호를 앤드논리로 조합하는 수단을 포함함을 특징으로 하는 동기신호 생성장치.