KR950011527B1 - 동기신호의 홀/짝수필드검출회로 및 그 방법 - Google Patents

Abstract

내용 없음.

Description

동기신호의 홀/짝수필드검출회로 및 그 방법

제1도는 본 발명의 일 실시예에 따른 동기신호의 홀/짝수필드검출회로의 상세회로도.

제2도는 NTSC방식의 홀수필드를 검출하기 위한 제1도의 각 구성부분에 대한 파형도.

제3도는 NTSC방식의 짝수필드를 검출하기 위한 제1도의 각 구성부분에 대한 파형도.

제4도는 PAL방식의 홀수필드를 검출하기 위한 제1도의 각 구성부분에 대한 파형도.

제5도는 PAL방식의 짝수필드를 검출하기 위한 제1도의 각 구성부분에 대한 파형도.

제6도는 본 발명에 따른 홀/짝수필드검출회로의 동작을 나타내는 흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 수직동기신호검출부 20 : 원도우신호발생부

30 : 홀/짝수필드검출부

본 발명은 영상 신호처리시스템에서 소정의 TV방송방식에 따라 동기신호로부터 홀/짝수필드(Odd/Even Field)를 구분 검출할 수 있는 회로 및 그 방법에 관한 것으로, 특히 복합동기신호(Csync)와 수평 동기신호(Hsync)의 관계를 이용해서 홀수필드와 짝수필드를 검출(Detect)하는 홀/짝수필드검출회로 및 그 방법에 관한 것이다.

종래에 영상신호처리시스템에서의 홀/짝수필드검출회로는 하나의 방송방식에만 한정되어 처리되었기 때문에 전체적인 회로가 복잡하고, 더욱이 홀/짝수필드검출을 마이콤에 의해 소프트웨어적으로 처리하므로 정확한 출력을 얻기 어려운 문제점이 있었다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 영상신호처리시스템에서 홀/짝수필드(Odd/Even Field)검출용 하드웨어적으로 처리하므로써 전방송방식에 대응되는 홀/짝수필드검출회로를 제공하는데 있다.

본 발명의 다른 목적은 전술한 동기신호의 홀/짝수필드검출회로를 구현하는 방법을 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 발명의 특징은 소정의 TV방송신호에서 동기신호의 홀수필드와 짝수필드를 검출하는 홀/짝수필드검출회로에 있어서, 복합동기신호 및 외부클럭신호를 받아서 그중 수직동기신호만을 검출하기 위한 수직동기신호 검출부와, 상기 검출된 수직동기신호를 소정의 클럭수만큼 카운트해서 선택된 방송방식에 따라 서로 다른 폭을 갖는 원도우펄스를 발생하기 위한 윈도우신호발생부와, 상기 원도우펄스의 구간내에 입력되는 수평동기신호의 클럭수를 카운트하여 필드신호를 검출하는 홀/짝수필드검출부를 포함하는 홀/짝수필드검출회로에 있다.

다른 목적을 달성하기 위한 본 발명의 특징은, 영상신호의 동기신호로부터 홀/짝수필드를 검출하기 이한 방법에 있어서, 상기 동기신호의 복합동기신호로부터 수직동기신호를 검출하는 단계와, 상기 검출된 수직동기신호를 소정의 클럭수만큼 카운트해서 방송방식에 따라 서로 다른 윈도우펄스를 발생하는 단계와, 상기 윈도우펄스구간내에 수평동기신호의 클럭수를 카운트하여 필드신호를 검출하는 단계를 포함하는 홀/짝수필드검출방법에 있다.

이하, 본 발명의 바람직한 일 실시예를 첨부도면에 의하여 상세히 설명한다.

제1도에 의하면, 본 발명에 의한 NTSC방식 및 PAL방식을 검용하는 방송시스템의 홀/짝수필드검출 회로는 수평동기신호와 복합동기신호로 분리된 영상신호를 각각 인가받아 복합동기신호(Csync)중 수직동기 신호(Vsync)만 검출하여 카운트하는 수직동기신호검출부(10)와, 수직동기검출값에 따라 NTSC 및 PAL방식 선택시 폭을 달리하는 윈도우펄스를 발생하는 윈도우신호발생부(20)와, 윈도우펄스내의 수평 동기신호(Hsync)를 일정한 클럭수만큼 카운트해서 그 카운트값에 따라 각 방식의 홀/짝수필드를 검출하는 홀/짝수필드검출부(30)로 구성된다. 이 구성을 이하 더욱 상세히 설명하기로 한다. 수직동기신호 검출부(10)는 입력되는 복합동기신호(Csync)를 반전시키는 인버터(11)와, 이 인버터(11)로부터 반전된 복합동기신호(Csync)를 클리어(CLR) 및 인에이블단자(ENB)를 통해 인가받고 반전된 복합동기신호중 수직동기신호의 하이레벨의 폭 보다는 좁고 수직동기신호 이외의 신호의 하이레벨의 폭 보다는 은 외부클럭을 클럭단자(CLK)를 통해 인가받아 수직동기신호(VSync)를 카운트하는 제1카운터(12)와, 제1카운터(12)의 출력값을 논리곱하기 위한 제1앤드 게이트(13)와, 제1앤드게이트(13)의 출력값을 일정폭으로 넓혀주는 제1D-플립플롭(14)으로 구성된다.

윈도우신호발생부(20)는 수직동기신호검출(10)의 제1D-플립플롭(14)의 출력신호(S3)를 소정의 클럭수만큼 카운트하는 제2카운터(21)와, 카운트된 수직동기신호검출부(10)의 출력신호(S3)의 첫 번째 클럭신호를 논리곱하는 제2앤드게이트(22)와 카운트된 수직동기신호검출부(10)의 출력신호(S3)의 네 번째 클럭신호를 논리곱하는 제3앤드게이트(23)와 여섯 번째 클럭신호를 논리곱하는 제4앤드게이트(24)와 제3 및 제4앤드게이트(23,24)에서 공급되는 신호(S5, S6)를 NTSC 및 PAL방식에 따라 선택적으로 출력하는 멀리플렉서(25)와, 제2앤드게이트(22)의 출력신호(S4)를 J단자를 통해 인가받고 멀티플렉서(25)에서 출력되는 신호(S7)를 K단자를 통해 인가받으며 또한 클럭단자(CLK)를 통해 상기 외부클럭을 인가받아 각 방식에 따른 윈도우 펄스를 형성하는 J-K 플립플롭(26)으로 구성된다.

홀/짝수필드검출부(30)는 클럭단자(CLK)를 통해 수평동기신호(Hsync)를 인가받고 클리어단자(CLR)를 통해 윈도우신호 발생부(20)의 J-K플립플롭(26)의 출력단자(Q)에서 나오는 출력 신호(S8)를 인가받아 윈도우펄스구간내에 수평동기신호(Hsync)의 클럭갯수를 카운트하는 제3카운터(31)와, 제3카운터(31)의 검출출력값을 논리곱하는 제5 및 제6앤드게이트(32, 33)와, 제5 및 제6앤드게이트(32, 33)에서 공급되는 신호(S9, S10)를 NTSC 및 PAL 방식에 따라 선택적으로 출력하는 멀티플렉서(34)와, 윈도우신호발생부(20)의 J-K플립플롭(26)의 출력단자(Q)에서 나오는 출력신호를 클럭단자(CLK)를 통해 인가받고 멀티플렉서(34)의 클럭신호를 D단자(D)를 통해 인가받아 클럭신호(S8)가 하강할 때 인가된 신호(S11)를 판별하여 출력하기 위한 제2D-플립플롭(35)으로 구성된다.

제2도∼제5도는 제1도의 각 구성부분에 대한 파형도로서, 각 도에 있어서의 (a)도는 수평동기신호(Hsync)이고, (b)도는 복합동기신호(Csync)를 나타낸다. 제6도는 본 발명에 따른 홀/짝수필드검출회로의 동작을 나타내는 흐름도이다. 이하, 첨부된 도면을 참조하여 본 발명의, 동작을 설기로 한다.

제2b도는 NTSC방식의 홀수필드의 복합동기신호를 나타내며, 제3b도는 NTSC방식의 짝수필드의 복합동기신호를, 제4b도는 PAL방식의 홀수필드의 복합동기신호, 제5b도는 PAL방식의 짝수필드의 복합동기신호를 각각 나타낸다. 복합동기신호는 전등화신호("a"부분), 수직동기신호("b"부분), 후등화신호("G"부분) 및 수평동기신호로 이루어지며, 도면에서 알 수 있는 바와 같이 홀수필드와 짝수 필드는 수평동기신호에 대해 등화구간에서 볼 때 0.5H만큼 차이가 있다(여기서, "H"는 1수평동기신호의 주기를 말한다.) 이것이 홀수필드와 짝수필드의 차이점이다.

본 발명에 따른 홀/짝수필드검출회로의 제1단계 동작은 복합동기신호(Csync)에서 수직동기신호(Vsync)를 분리하기 위해서 인버터(11)로 복합동기신호(Csync)를 반전시키는데(제2도∼제5도의 S1파형), 이는 수직동기신호("b"부분)구간에 있는 SERR펄스가 다른 펄스의 로우(Low)구간에 비해서 넓기 때문에 이를 이용하기 위함이다. 인버터(11)로부터 반전된 수직동기신호의 하이(High)구간에서만 카운트시킬 수 있는 외부클럭을 제1카운터(12)의 클럭단자(CLK)에 인가하여 수직동기신호의 하이신호를 카운트하게 된다. 이때, 카운트되는 것은 수직동기신호(Vsync)뿐이며, 카운트된 수직동기신호(Vsync)는 제1앤드게이트(13)를 거치면서 제2도∼제5도에 도시한 S2와 같은 파형이 출력된다. 제1카운터(12)는 출력신호가 동시에 나오지 않을 경우 순간적으로 작은 펄스(Glitch)가 발생하여 정확한 카운터 동작이 이루어지지 않으므로 사용가능한 클럭으로 만들기 위해 제1D-플립플롭(14)에 제1앤드게이트(13)의 출력신호(S2)를 인가하여 하이펄스이 폭을 제2도 내지 제5도에 도시한 S3과 같이 소정의 넓이로 넓혀주게 된다.

제2단계 동작은 윈도우펄스의 범위를 설정하는 단계로 윈도우신호발생부(20)의 제2카운터(21)는 수직동기신호검출부(10)의 제1D-플립플롭(14)의 출력신호(S3)를 클럭펄스로 인가받아 소정의 클럭수만큼 카운트하게 된다. 제2도∼제5도의 S3파형에서 알 수 있는 바와 같이 NTSC방식의 경우는 6개의 하이펄스가 형성되고, PAL방식의 경우는 5개의 하이펄스가 형성되게 된다. 6개의 펄스를 헤아리기 위해서는 최소한 플립플롭을 3단 접속시켜 카운터를 구성하게 된다. 도면에 도시되지는 않았지만, 제2카운터(21)의 내부동작을 설명하면 제2카운터(21)의 값이 "1"일 때 2진수 3자리(Q_cQ_bQ_a)로 "001"이 출력되면 "0"으로 출력되는 Q_cQ_b를 인버터시키게 된다. 인버터된 출력과 Q_a의 출력을 제2앤드게이트(22)를 통해 논리곱하여 윈도우펄스이 시작펄스가 되는 하이(High)펄스(S4)를 만들게 된다. 제2카운터(21)의 값이 "4"일 때 "100"를 출력하는 Q_cQ_bQ_a에 대해 Q_c의 출력과 Q_bQ_a의 인버터시킨 출력을 제3앤드게이트(23)를 통해 논리곱하여 하이(High)가 되는 펄스(S5)를 만들고, "6"일 때 "110"를 출력하는 Q_cQ_bQ_a에 대해 Q_cQ_b의 출력과 인버터시킨 Qs의 출력을 제4앤드게이트(24)를 통해 논리곱하여 하이(High)가 되는 펄스(S6)를 만들게 된다. 제2앤드게이트(22)의 출력신호(S4)를 J-K플립플롭(26)의 J단자에 인가하고, 제3앤드게이트(23)의 출력신호(S5)를 멀티플렉서(25)의 제2입력단(25)의 제1입력단(IN1)에 인가하고 제4앤드게이트(24)의 출력신호(S6)를 멀티플렉서(25)의 제2입력단(IN2)에 인가한다. 이때, 멀티플렉서(25)의 선택단자(S)로는 NTSC방식 및 PAL방식 등의 방송방식에 따라 선택신호가 인가된다. 멀티플렉서(25)는 이 선택신호에 따라 2개 입력단 중의 하나를 선택한다. NTSC방식이면 하이(High)신호를 선택단자(S)에 인가하여 멀티플렉서(25)의 제2입력단(IN2)의 신호(S6)를 선택하여 출력단자를 통해 출력한다.

PAL방식이면 로우(Low)신호를 선택단자(S)에 인가하여 멀티플렉서(25)의 제1입력단(IN1)의 신호(S5)를 선택하여 출력하게 된다. 멀티플렉서(25)를 통해 윈도우펄스의 종료펄스가 되는 출력신호(S7)를 J-K플립플롭(26)의 K단자에 인가한다. 외부클럭신호를 클럭단자(CLK)로 인가받은 J-K플립플로(26)은 제2도∼제5도에 도시한 S8파형과 같은 윈도우펄스를 출력 하게 된다.

제3단계는 윈도우파형을 이용하여 수형동기신호(Hsync)의 클럭을 제3카운터(31)로 카운트해서 홀수 및 짝수필드를 검출한다. 우선, NTSC방식시 하이신호가 멀티플렉서(34)의 선택단자(S)에 들어가 제2입력단(IN2)으로 인가되는 신호(S10)를 출력하게 되는데 이때, 짝수필드의 경우는 제3도 (a) 및 S8파형에 도시한 바와 같이 윈도우펄스구간내에 수평동기신호의 검출값이 3개가 되며 이에 따라 제3카운터(31)의 값이 "3"이면 제6앤드게이트(33)를 통해 하이신호(제3도의 S10파형)를 인가받아 출력하고, "3"이 아니면 즉, 홀수필드의 경우는 제2도 (a) 및 S8파형에 도시한 바와 같이 윈도우펄스구간내에 수평동기신호의 검출값이 2개가 되며 이에 따라 로우신호(제2도의 S10파형)를 인가받아 출력하게 된다. PAL방식시 로우(Low)신호가 멀티플렉서(34)의 선택단자(S)에 들어가 제1입력단(IN1)으로 인가되는 신호(S9)를 출력하게 되는데 이때, 홀수필드의 경우는 제4도 (a) 및 S8파형에 도시한 바와 같이 윈도우펄스구간내에 수평동기신호의 검출단이 2개가 되며 이에 따라 제3카운터(31)의 값이 "2"이면 제5앤드게이트(32)를 통해 하이(High)신호(제4도의 S9파형)가 제1입력단(IN1)에 인가되고, "2"가 아니면 즉, 짝수필드의 경우는 제5도 (a) 및 S8파형에 도시한 바와 같이 윈도우펄스구간내에 수형동기신호의 검출값이 1개가 되며 이에 따라 제5앤드게이트(32)를 통해 로우(Low)신호(제5도의 S9파형)가 제1입력단(IN1)에 인가되어 출력되게 된다. 멀티플렉서(34)의 출력신호(제2도∼제5도의 S11파형)를 제2D-플립플롭(35)으로 공급하고, 윈도우신호발생부(20)로부터 출력되는 윈도우신호(제2도∼제5도의 S8파형)를 클럭신호로 인가한다. 제2D-플립플롭(35)은 클럭신호(S8)가 하강할 때 D입력신호(S11)의 값을 판별하여 출력하게 된다(S12), NTSC방식의 경우 제2D-플립플롭(35)의 출력이 하이(High)이면 짝수필드이고 로우(Low)이면 홀수필드가 된다. PAL 방식의 경우 제2D-플립플롭(35)이 출력이 하이(High)이면 홀수필드이고 로우(Low)이면 짝수필드가 된다.

이상 설명한 바와 같이, 본 발명에 따르면 소정의 방송방식의 영상신호의 복합동기신호중 수직동기신호를 분리하고, 그 분리된 수직동기신호와 외부클럭신호로부터 윈도우펄스를 생성하며, 윈도우펄스구간내에서 수평동기신호의 개수를 카운트하는 값이 다름으로 인해서 짝수필드와 홀수필드를 검출할 수가 있다. 또한 홀수 및 짝수필드검출을 하드웨어적으로 간단하게 구현할 수 있으므로 방송방식 변환시 홀수 및 짝수필드를 구분해서 데이터를 처리하는 것에 적용하므로 산업상 이용도가 매우 높으리라 기대된다. 또한, 모든 방송방식의 동기신호에 대응해서 홀수 및 짝수필드검출이 가능하게 된다.

Claims (13)

1. 소정의 방송방식의 동기신호로부터 홀/짝수필드를 검출하는 회로에 있어서, 복합동기신호 및 외부클럭신호를 받아서 그중 수직동기신호만을 검출하기 위한 수직동기신호검출부와; 상기 검출된 수직동기신호를 소정의 클럭수만큼 카운트해서 선택된 방송방식에 따라 서로 다른 폭을 갖는 윈도우펄스를 발생하기 위한 윈도우신호발생부와; 상기 윈도우펄스의 구간내에 입력되는 수평동기신호의 클럭수를 카운트하여 필드신호를 검출하는 홀/짝수필드검출부를 포함하는 것을 특징으로 하는 홀/짝수필드검출회로.
2. 제1항에 있어서, 상기 수직동기신호검출부는 복합동기신호를 반전시키는 인버터와, 상기 반전된 복합동기신호중 가장 긴 하이레벨펄스를 갖는 수직동기신호를 카운트하기 위해 상기 반전된 복합동기신호중 수직동기신호의 하이레벨의 폭 보다는 좁고 수직동기신호 이외의 신호의 하이레벨의 폭 보다는 넓은 외부클럭을 인가받아 카운트동작을 수행하는 제1카운터와, 상기 카운트된 신호를 논리곱하는 제1논리곱게이트를 포함하는 것을 특징으로 하는 홀/짝수필드검출회로.
3. 제2항에 있어서, 상기 수직동기신호검출부는 상기 논리곱된 신호를 일정폭을 갖는 펄스로 만들기 위한 D-플립플롭을 더 포함하는 것을 특징으로 하는 홀/짝수필드검출회로.
4. 제1항에 있어서, 상기 윈도우신호발생부는 수직동기신호를 소정의 클럭수만큼 카운트하는 제2카운터와; 상기 카운트된 수직동기신호의 첫 번째 클럭펄스로부터 윈도우펄스의 시작펄스를 발생하는 수단과; 방송방식에 따라 카운트된 수직동기신호의 해당 클럭펄스에서 윈도우펄스의 종료펄스를 발생하는 수단과; 상기 윈도우펄스의 시작펄스와 종료펄스를 인가받아 윈도우펄스를 발생하는 수단을 포함하는 것을 특징으로 하는 홀/짝수필드검출회로.
5. 제4항에 있어서, 상기 윈도우펄스의 시작펄스발생수단은 상기 제2카운터의 값이 "1"인지를 감지하는 제2논리곱게이트를 구비한 것을 특징으로 하는 홀/짝수필드검출회로.
6. 제4항 또는 제5항에 있어서, 상기 종료펄스발생수단은 상기 제2카운터가 다수의 방송방식 각각에 해당하는 수의 클럭수를 카운터할 때 소정의 출력신호를 형성하는 다수이 논리곱게이트와, 선택된 방송방식에 따라 상기 다수의 논리곱게이트중 어느 하나의 출력신호를 인가하는 멀티플렉서를 구비한 것을 특징으로 하는 홀/짝수필드검출회로.
7. 제6항에 있어서, 상기 윈도우펄스발생수단은 상기 제2논리곱게이트의 출력신호를 인가받는 J단자와 상기 멀티플렉서의 출력신호를 인가받는 K단자 및, 외부클럭을 인가받는 클럭단자를 통하여 윈도우펄스를 형성하는 J-K플립플롭을 포함하는 것을 특징으로 하는 홀/짝수필드검출회로.
8. 제1항에 있어서, 상기 홀/짝수필드검출부는 상기 윈도우펄스를 인가받고 수평동기신호를 클럭단자로 인가받아 윈도우펄스구간내의 수평 동기신호의 클럭수를 카운트하는 제3카운터와, 소정의 방송방식에 따라 해당 카운트값일 때 하이신호를 내보내고, 아닐 경우에는 로우신호를 내보내는 논리곱게이트를 선택하는 멀티플렉서와, 멀티플렉서의 출력신호를 인가받고 상기 윈도우펄스를 인가받아 윈도우펄스가 하강할 때 입력신호를 판별하여 홀수필드 또는 짝수필드를 나타내는 펄스를 출력하는 D-플립플롭을 포함하는 것을 특징으로 하는 홀/짝수필드검출회로.
9. 영상신호의 동기신호로부터 홀/짝수필드를 검출하기 위한 방법에 있어서, 상기 동기신호의 복합동기 신호로부터 수직동기신호를 검출하는 단계; 상기 검출된 수직동기신호를 소정의 클럭수만큼 카운트해서 방송방식에 따라 서로 다른 윈도우펄스를 발생하는 단계; 상기 윈도우펄스구간내에 수평동기신호의 클럭수를 카운트하여 필드신호를 검출하는 단계를 포함하는 홀/짝수필드검출방법.
10. 제9항에 있어서, 상기 복합동기신호가 복합동기신호의 수직동기신호의 주파수보다 낮고, 그 이외의 신호의 주파수보다 높은 외부클럭신호에 응답하여 수직동기신호를 검출하는 것을 특징으로 하는 홀/짝수필드검출방법.
11. 제9항에 있어서, 상기 수직동기신호의 첫 번째 클럭 신호를 감지하여 상기 윈도우펄스의 시작펄스를 발생하는 것을 특징으로 하는 홀/짝수필드검출방법.
12. 제9항에 있어서, 소정의 방송방식에 따라 사전에 설정된 상기 수직동기신호의 클럭수를 감지하여 상기 윈도우펄스의 종료펄스를 발생하는 것을 특징으로 하는 홀/짝수필드검출방법.
13. 제9항에 있어서, 소정의 방송방식에 따라 사전에 설정된 상기 윈도우펄스의 구간내에 수평동기신호를 감지하여, 감지된 신호에 따라 홀수필드 또는 짝수필드를 나타내는 펄스를 발생하는 것을 특징으로 하는 홀/짝수필드검출방법.