KR940007158B1 - 수직 동기 및 필드 검출회로 - Google Patents

Abstract

내용 없음.

Description

수직 동기 및 필드 검출회로

제1도는 일반적인 수직동기 분리 블록도.

제2도는 일반적인 짝, 홀수 필드의 검출 블록도.

제3도는 (a) 내지 (c)는 제l,2도 각부의 파형도.

제4도는 본 발명 수직 동기 및 필드 검출 블록도

제5도는 제4도의 상세 회로도.

제6도는 (a) 내지 (h)는 제5도 각부의 파형도

* 도면의 주요부분에 대한 부호의 설명

2l : 타임 마스크 22 : 카운터

23 : 제2카운터 24 : 제3카운터

25 : 제4카운터 26 : 필드 검출부

FF₂₁-FF₄₂플립플롭 NOR₂₁-NOR₄₂: 노아게이트

ND₂₁-ND₂₆: 낸드게이트 I₂₁-I₃₁: 인버터

본 발명은 수직 동기신호를 분리하고 홀수, 짝수 필드를 검출하는 것에 관한 것으로, 특히 수직동기 분리회로와 필드 검출회로를 별도로 하지않고, 소자 수를 적게 사용하여 수직 동기 신호를 분리하고 필드를 검출할 수 있도록한 수직 동기 및 필드 검출회로에 관한 것이다

제1도는 일반적인 수직동기 분리 블록도를 보인 것이고, 제2도는 일반적인 짝,홀수 필드의 검출 블록도로서 이의 작용을 제3도를 참조하여 설명하면 다음과 같다.

제3도의 (a)와 같은 복합 동기신호(COMP-SYNC)의 수평 동기신호(H-SYNC) 및 등화펄스 부분에서는 6비트 다운 카운터(3)가 동작되지 않다가 수직동기 신호(V-SYNC)가 입력되면 이때, 그 6비트 다운카운터(3)가 동작하여 3개의 수직 동기 신호(V-SYNC)가 카운트되는 순간 제3도의 (b)와 같이 수평, 수직동기 검출 및 타임 발생부(4)로부터 고전위가 출력된다.

한편, 제2도에서, 5비트 다운 카운터(12)가 수평동기신호(H-VSYNC) 부분에서는 H간격으로 카운팅을 수행하고, 등화펄스 부분에서는 0.5H간격으로 카운팅을 하다가 수직동기 신호(V-SYNC) 바로 이전에서 홀수, 짝수 필드에 따라 1H와 1.5H의 차이가 있는 것을 그 5비트 다운 카운터(12)에서 검출하므로 제3도의 (c)와 같이 홀수, 짝수 필드가 검출된다.

그러나 이와같은 종래의 회로에 있어서는 수직동기 분리회로와 필드 검출회로가 별도로 되어 있어 이에 소요되는 소자가 많아 원자를 상승시키게 되는 결점으로 대두 되었다.

본 발명은 이와 같은 종래의 결점을 해결하기 위하여 수직동기 분리회로와 필드검출회로의 중복성을 피할수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.

제4도는 본 발명 수직 동기 및 필드 검출 블록도로서 이에 도시한 바와같이, 입력되는 복합 동기 신호(COMP-SYNC)에 대하여 노이즈신호를 마스킹하여 출력하는 타임 마스크(21)와, 소정의 주기로 입력되는 신호만을 카운트하여 그에따른 신호를 출력하는 제1카운터(22)와, 상기 제1카운터(22)의 제어를 받아 리세트되면서 등화펄스만을 선별적으로 카운트하는 제3카운터(24)와, 상기 제3카운터(24)의 제어를 받아 리세트되면서 복합동기신호(COPM-SYNC)의 수직동기신호(V-SYNC) 가 입력될때 이의 갯수를 카운트하여 그에따른 신호를 출력하는 제4카운터(25)와, 상기 제4카운터(25)의 제어를 받아 리세트되면서 수직동기신호(V-SYNC)를 카운트하는 제2카운터(23)와, 상기 제2카운터(23)의 제어를 받아 홀,짝수의 필드신호를 검출해내는 필드 검출부(26)로 구성한 것으로, 이와같이 구성된 본 발명을 본 발명의 상세 회로도인 제5도와 제5도 각부의 파형도를 보인 제6도를 참조하여 상세히 설명하면 다음과 같다.

복합동기신호(COMP-SYNC)가 타임마스크(21)에 입력되어 그 타임마스크(21)는 수평동기신호(H-SYNC) 주기의 34%구간 이후의 수평동기신호(H-SYNC)만 제1카운터(22)에 입력될 수 있도록 하기 위하여 노이즈 마스킹을 하여 제6도의 (b)와 같은 복합동기신호(COMP-SYNC)의 수평동기신호(H-SYNC) 및 등화펄스를 출력한다.

이에따라 상기 제1카운터(22)는 상기 타임마스크(21)로부터 공급되는 펄스에 대해 제6도의 (c)와 같은 펄스를 출력함으로써 1/2H의 주기로 입력되는 신호만이 제3카운터(24)에서 연속적으로 카운트되게 하므로 1수평주기(1H)마다 입력되는 신호에 의해 제3카운터(24)가 리세트되어 필드 검출부(26)에 아무런 영향을 주지 못한다.

복합동기신호 (COMP-SYNC)의 홀수, 짝수 필드에서 수직동기신호(V-SYNC)의 시작점 전에 있는 등화펄스는 각각 6개 인데 0.5H주기의 펄스는 홀수에서 6개, 짝수에서 7개이므로 이 등화필스의 갯수차를 상기 제3카운터(24)와 필드 검출부(26)에서 구별하여 제6도의 (h)와 같이 홀수시에는 저전위를 출력하고, 짝수시에는 고전위를 출력시킴으로써 필드가 검출된다.

한펀, 복합동기신호(COMP-SYNC)가 입력될때, 수평동기신호(H-SYNC) 및 등화펄스 부분에서 제 3카운터(24)의 리세트가 액티브상태에 있게 되므로 카운트 기능을 수행하지 못하고, 이때, 이의 출력은 제6도의 (g)와 같이 저전위로 출력되므로 노아게이트(NOR23)에서 출력되는 제6도의 (c)와 같은.신호에 의해 상기 제2카운터(23)도 복합동기신호(COMP-SYNC)의 1H마다 리세트되며, 등화펄스 구간에서는 상기 제2카운터(23)의 리세트신호(RESET)가 고전위로 액티브되므로 그 카운터(23)가 동작되지 못한다.

상기 제 2 카운터(23)에 복합동기신호(COMP-SYNC)의 수직동기신호(V-SYNC)카 입력되면 그 카운티(23)의 리세트신호(RESET)가 저전위로 되는 기간이 길어지고, 그 카운터(23)의 카운트값이 7이 되면 이로부터 고전위가 출력되며, 이때, 상기 제3카운터(24)는 리세트 신호(RESET)가 액티브되므로 카운트를하지 못하게 된다.

그리고 상기 제 4 카운터(25)는, 0.5H구간(수직동기신호와 수직동기신호 뒤부분의 등화펄스)을 카운트하여 10개를 카운트하는 순간 이로부터 제6도의 (f)에서와 같이 고전위가 출력되고, 이에 의해 상기 제2카운터(23)가 리세트된다.

따라서, 상기 제 4 카운터(25)의 수직동기신호(V-SYNC) 출력은 복합동기신호(COMP-SYNC)에서 수직동기신호(V-SYNC)가 입력되고 7개의 클럭신호(C전위에서 고전위로 변환되고, 상기 제3카운더(24)에 1/2H신호 10개가 입력된후, 그 수직동기신호(V-SYNC)는 다시 고전위에서 저전위로 변환된다.

이상에서 상세히 설명한 바와 같이 본 발명은 수직로내에서 처리할 수 있게 함으써 구성소자의 중복성을 피하여 제품의 원가를 절감하고, 소형화에 기여할수 있는 이점있다.

Claims (3)

1. 입력되는 복합동기신호(COMP-SYNC)에 대하여 노이즈신호를 마스킹하여 출력하는 타임 마스크(21)와, 소정의 주기로 입력되는 신호만을 카운트하여 그에따른 신호를 출력하는 제1카운터(22)와, 상기제1카운터(22)의 제어를 받아 리세트되면서 등화펄스만을 선별적으로 카운트하는 제3카운터(24)와, 상기제 3 카운터(24)의 제어를 받아 리세트되면서 복합동기신호(COMP-SYNC)의 수직동기신호(V-SYNC)가 입력될때 이의 갯수를 카운트하여 그에따른 신호를 출력하는 제4카운터(25)와, 상기 제4카운터(25)의 제어를 받아 리세트되면서 수직동기신호(V-SYNC)를 카운트하는 제2카운터(23)와, 상기 제2카운터(23)의제어를 받아 홀,짝수의 필드 신호를 검출해 내는 필드 검출부(26)로 구성한 것을 특징으로 하는 수직동기및 필드 검출회로.
2. 제 1 항에 있어서, 제 2 카운터(24)는 수직동기신호(V-SYNC) 이전의 1/2H등화펄스를 카운트하도록 구성한 것을 특징으로 하는 수직 동기 및 필드 검출 회로.
3. 제 1 항에 있어서, 제 4 카운터(25)에서 판별된 수직동기신호(V-SYNC)의 듀티를 제 2 카운터(23)에서 카운트하여 10개의 1/2H신호가 카운트되는 시점에서 수직동기신호(V-SYNC)를 분리해내는 것을 특징으로 하는 수직 동기 및 필드 검출 회로.