JP2842312B2 - 垂直同期検出回路 - Google Patents
垂直同期検出回路Info
- Publication number
- JP2842312B2 JP2842312B2 JP19608595A JP19608595A JP2842312B2 JP 2842312 B2 JP2842312 B2 JP 2842312B2 JP 19608595 A JP19608595 A JP 19608595A JP 19608595 A JP19608595 A JP 19608595A JP 2842312 B2 JP2842312 B2 JP 2842312B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- vertical synchronization
- synchronization detection
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は垂直同期検出回路に
関し、特にＮＴＳＣ（National Television System Com
mittee）コンポジット信号の垂直同期検出回路に関す
る。
関し、特にＮＴＳＣ（National Television System Com
mittee）コンポジット信号の垂直同期検出回路に関す
る。
【０００２】
【従来の技術】図４に、ＮＴＳＣコンポジット信号（デ
ジタル信号）から垂直同期信号を生成する従来の構成を
示す。また、図５、図６にそのタイミングチャートを示
す。
ジタル信号）から垂直同期信号を生成する従来の構成を
示す。また、図５、図６にそのタイミングチャートを示
す。
【０００３】ＮＴＳＣコンポジット信号の同期部の検出
は、一般にシンクスライスレベル以下が連続することを
検出して行われる。ここで、シンクスライスレベル値と
しては、Ｄ２フォーマットの場合、ペデスタルレベルが
ｈ３Ｃ（ｈはヘキサデシマル表示を示す）、シンクチッ
プレベルがｈ０４であるので、その間の値、特に中間値
であるｈ２０等が用いられたりする。
は、一般にシンクスライスレベル以下が連続することを
検出して行われる。ここで、シンクスライスレベル値と
しては、Ｄ２フォーマットの場合、ペデスタルレベルが
ｈ３Ｃ（ｈはヘキサデシマル表示を示す）、シンクチッ
プレベルがｈ０４であるので、その間の値、特に中間値
であるｈ２０等が用いられたりする。
【０００４】映像期間中には４サイクル周期（４フィー
ルドで１周期；水平同期信号ＨＤと色副搬送波との関係
を「ＳＣＨ（SubCarier to Horizontal）」という）で
色位相が重畳されているため、連続してシンクスライス
レベル以下が続くことは有り得なく、これを利用して同
期部の検出が行われる。
ルドで１周期；水平同期信号ＨＤと色副搬送波との関係
を「ＳＣＨ（SubCarier to Horizontal）」という）で
色位相が重畳されているため、連続してシンクスライス
レベル以下が続くことは有り得なく、これを利用して同
期部の検出が行われる。
【０００５】ここでは、データが８クロック連続シンク
スライスレベル以下で水平同期とみなし、１クロックの
パルス出力を行い、このパルス出力はＨカウンタ５（一
水平期間をカウントするカウンタ）のロード信号とし
て、ハーフＨキラー信号（水平同期検出時パルス生成部
２において1/2Ｈ（Ｈは一水平期間）で検出された水平
同期をマスクするための信号）をマスク制御信号とする
ロードマスク部４を介して供給される。
スライスレベル以下で水平同期とみなし、１クロックの
パルス出力を行い、このパルス出力はＨカウンタ５（一
水平期間をカウントするカウンタ）のロード信号とし
て、ハーフＨキラー信号（水平同期検出時パルス生成部
２において1/2Ｈ（Ｈは一水平期間）で検出された水平
同期をマスクするための信号）をマスク制御信号とする
ロードマスク部４を介して供給される。
【０００６】また、垂直同期は１２０クロック連続シン
クスライスレベル以下で１クロックのパルス出力を行う
ものとする。
クスライスレベル以下で１クロックのパルス出力を行う
ものとする。
【０００７】ここで、１２０クロックという値について
説明する。Ｄ２フォーマットの場合、水平同期部はアド
レス７８５から８５１までの６７クロックである。よっ
て、最低限これ以上の数でなければならない。
説明する。Ｄ２フォーマットの場合、水平同期部はアド
レス７８５から８５１までの６７クロックである。よっ
て、最低限これ以上の数でなければならない。
【０００８】その際、いかにしてＯＤＤ（奇数）フィー
ルドと、ＥＶＥＮ（偶数）フィールドの区別を行うかが
問題となるが、ＯＤＤとＥＶＥＮでは垂直同期期間がハ
ーフＨ（＝1/2Ｈ）だけ位相がずれており、これを用い
ることでＯＤＤとＥＶＥＮの区別が可能である。
ルドと、ＥＶＥＮ（偶数）フィールドの区別を行うかが
問題となるが、ＯＤＤとＥＶＥＮでは垂直同期期間がハ
ーフＨ（＝1/2Ｈ）だけ位相がずれており、これを用い
ることでＯＤＤとＥＶＥＮの区別が可能である。
【０００９】ハーフＨだけ位相がずれているということ
は、ハーフＨキラー信号の位相関係もずれているわけ
で、垂直同期検出時パルス生成部３から出力される垂直
同期生成パルスでハーフＨキラー信号をラッチすれば位
相関係の検出もできる。但し、ラッチするにはハーフＨ
キラー信号が“Ｈ”と“Ｌ”の両位相が必要である。
は、ハーフＨキラー信号の位相関係もずれているわけ
で、垂直同期検出時パルス生成部３から出力される垂直
同期生成パルスでハーフＨキラー信号をラッチすれば位
相関係の検出もできる。但し、ラッチするにはハーフＨ
キラー信号が“Ｈ”と“Ｌ”の両位相が必要である。
【００１０】ハーフＨキラーは、圧縮データやユーザー
データがＮＴＳＣコンポジット信号に重畳した場合に
は、データ期間中すべてにかけることになる。
データがＮＴＳＣコンポジット信号に重畳した場合に
は、データ期間中すべてにかけることになる。
【００１１】データ期間のアドレスは０から７６７で、
その期間中ハーフＨキラー信号を“Ｈ”、それ以外の期
間は“Ｌ”とすると、垂直同期検出時パルス生成部３か
らの垂直同期生成パルス信号がハーフＨキラー信号の
“Ｈ”、“Ｌ”をラッチするためには、アドレス７８５
から（カラーバースト位置を過ぎ）アドレス９０９まで
の間に垂直同期生成パルスを出力しなければならない。
その期間中ハーフＨキラー信号を“Ｈ”、それ以外の期
間は“Ｌ”とすると、垂直同期検出時パルス生成部３か
らの垂直同期生成パルス信号がハーフＨキラー信号の
“Ｈ”、“Ｌ”をラッチするためには、アドレス７８５
から（カラーバースト位置を過ぎ）アドレス９０９まで
の間に垂直同期生成パルスを出力しなければならない。
【００１２】アドレスは０から９０９までの９１０周期
であり、ここでは垂直同期検出時パルス生成部３からの
垂直同期生成パルス出力の位相をアドレス９０９の直前
の９０５とする。
であり、ここでは垂直同期検出時パルス生成部３からの
垂直同期生成パルス出力の位相をアドレス９０９の直前
の９０５とする。
【００１３】これにより垂直同期生成パルスは、アドレ
ス７８５から９０５までの１２０連続シンクスライスレ
ベル以下が続いた時に出力される。
ス７８５から９０５までの１２０連続シンクスライスレ
ベル以下が続いた時に出力される。
【００１４】そして、図４に示すように、Ｄ型フリップ
フロップからなるラッチ回路８により垂直同期生成パル
スでハーフＨキラー信号のラッチを行う。
フロップからなるラッチ回路８により垂直同期生成パル
スでハーフＨキラー信号のラッチを行う。
【００１５】このラッチ回路８の出力が“Ｈ”期間は、
ＯＤＤフィールドでは水平同期信号にかかっている（重
なる）が、ＥＶＥＮフィールドでは水平同期信号にかか
らない位相に出力される。
ＯＤＤフィールドでは水平同期信号にかかっている（重
なる）が、ＥＶＥＮフィールドでは水平同期信号にかか
らない位相に出力される。
【００１６】よって、水平同期信号が、ラッチ回路８の
出力の“Ｌ”期間に出力されれば垂直同期検出カウンタ
１６のリセット（ＲＳＴ）として、ラッチ回路８の出力
の“Ｈ”期間に出力されれば垂直同期検出カウンタ１６
のクロック信号（ＣＬＫ）として供給することにより、
垂直同期検出カウンタ１６にはＥＶＥＮフィールドで常
にリセットがかかり、ＯＤＤフィールドになってカウン
トアップするようになる。この場合、垂直同期検出カウ
ンタ１６のカウント値としてはカウンタ動作した時点さ
えわかればよいので、カウンタ出力の「１」をデコード
し、「２」でストップさせればよい。
出力の“Ｌ”期間に出力されれば垂直同期検出カウンタ
１６のリセット（ＲＳＴ）として、ラッチ回路８の出力
の“Ｈ”期間に出力されれば垂直同期検出カウンタ１６
のクロック信号（ＣＬＫ）として供給することにより、
垂直同期検出カウンタ１６にはＥＶＥＮフィールドで常
にリセットがかかり、ＯＤＤフィールドになってカウン
トアップするようになる。この場合、垂直同期検出カウ
ンタ１６のカウント値としてはカウンタ動作した時点さ
えわかればよいので、カウンタ出力の「１」をデコード
し、「２」でストップさせればよい。
【００１７】すなわち、“１”検出器１７は垂直同期検
出カウンタ１６のカウント値の「１」をデコードして
“１”検出結果をＶカウンタ１９に出力し、デコード値
“１”でＶカウンタ１９を動作させることにより、任意
の位置に垂直同期信号出力２１を出力することが可能に
なる。垂直同期信号出力２１は１フレーム（＝２フィー
ルド）中に一回出力される。
出カウンタ１６のカウント値の「１」をデコードして
“１”検出結果をＶカウンタ１９に出力し、デコード値
“１”でＶカウンタ１９を動作させることにより、任意
の位置に垂直同期信号出力２１を出力することが可能に
なる。垂直同期信号出力２１は１フレーム（＝２フィー
ルド）中に一回出力される。
【００１８】図５には、ＥＶＥＮフィールドからＯＤＤ
フィールドへのかけてのタイミング、が示されており、
ＥＶＥＮフィールドでは、垂直同期検出カウンタは０に
リセットされており、ＯＤＤフィールドの４Ｈのハーフ
Ｈキラー信号を垂直同期生成パルスでラッチし、該ラッ
チ出力がアクティブの時の垂直同期検出カウンタ１６は
水平同期信号をクロック信号としてカウントし、５Ｈで
「１」を出力した際に、Ｖカウンタロード信号がアクテ
ィブとなり、Ｖカウンタの出力は「６」Ｈからカウント
アップを開始する。そして、垂直同期検出カウンタ１６
は５Ｈにおいて水平同期信号をクロック入力して「２」
を出力保持し、カウント動作を停止する。図６には、Ｏ
ＤＤフィールドからＥＶＥＮフィールド（２６５Ｈ）へ
のタイミング図が示されている。
フィールドへのかけてのタイミング、が示されており、
ＥＶＥＮフィールドでは、垂直同期検出カウンタは０に
リセットされており、ＯＤＤフィールドの４Ｈのハーフ
Ｈキラー信号を垂直同期生成パルスでラッチし、該ラッ
チ出力がアクティブの時の垂直同期検出カウンタ１６は
水平同期信号をクロック信号としてカウントし、５Ｈで
「１」を出力した際に、Ｖカウンタロード信号がアクテ
ィブとなり、Ｖカウンタの出力は「６」Ｈからカウント
アップを開始する。そして、垂直同期検出カウンタ１６
は５Ｈにおいて水平同期信号をクロック入力して「２」
を出力保持し、カウント動作を停止する。図６には、Ｏ
ＤＤフィールドからＥＶＥＮフィールド（２６５Ｈ）へ
のタイミング図が示されている。
【００１９】
【発明が解決しようとする課題】前記従来の垂直同期回
路においては、通常のＮＴＳＣコンポジット信号に対し
ては何等問題は生じないことがいえる。しかしながら、
例えば、図７、及び図８に示すように、最近、ＮＴＳＣ
の映像データのみならず、圧縮データやユーザーデータ
等を映像データ期間中にのせることも多くなっている。
路においては、通常のＮＴＳＣコンポジット信号に対し
ては何等問題は生じないことがいえる。しかしながら、
例えば、図７、及び図８に示すように、最近、ＮＴＳＣ
の映像データのみならず、圧縮データやユーザーデータ
等を映像データ期間中にのせることも多くなっている。
【００２０】このような場合、図７を参照して、ＥＶＥ
ＮフィールドからＯＤＤフィールドへかけて、ＥＶＥＮ
フィールドの映像データ期間であるｍ＋１Ｈにおいて、
圧縮データやユーザーデータによりハーフＨキラー信号
がアクティブとなり、垂直同期生成パルスによりラッチ
回路８の出力が“Ｈ”とされ、その後ＯＤＤフィールド
の３Ｈまで“Ｈ”レベルが保持された状態において、垂
直同期検出カウンタ１６は水平同期信号をクロック信号
としてカウントし、ｍ＋２Ｈで「１」を出力した際に、
Ｖカウンタロード信号が“Ｌ”レベルとなり、Ｖカウン
タ１９の出力は「６」Ｈからカウントアップを開始す
る。なお、垂直同期検出カウンタ１６はｍ＋３Ｈにおい
て水平同期信号をクロック入力して「２」を出力し、カ
ウント動作を停止する。すなわち、図７を参照して、映
像データ中に同期検出レベル以下のデータが所定個数連
続して現われた場合、Ｖカウンタのロード信号がアクテ
ィブとなり、誤ってカウント動作を開始し続けることに
なる。なお、図８のタイミング図は図７の続きであり、
ＯＤＤフィールドからＥＶＥＮフィールドへかけて図示
されている。
ＮフィールドからＯＤＤフィールドへかけて、ＥＶＥＮ
フィールドの映像データ期間であるｍ＋１Ｈにおいて、
圧縮データやユーザーデータによりハーフＨキラー信号
がアクティブとなり、垂直同期生成パルスによりラッチ
回路８の出力が“Ｈ”とされ、その後ＯＤＤフィールド
の３Ｈまで“Ｈ”レベルが保持された状態において、垂
直同期検出カウンタ１６は水平同期信号をクロック信号
としてカウントし、ｍ＋２Ｈで「１」を出力した際に、
Ｖカウンタロード信号が“Ｌ”レベルとなり、Ｖカウン
タ１９の出力は「６」Ｈからカウントアップを開始す
る。なお、垂直同期検出カウンタ１６はｍ＋３Ｈにおい
て水平同期信号をクロック入力して「２」を出力し、カ
ウント動作を停止する。すなわち、図７を参照して、映
像データ中に同期検出レベル以下のデータが所定個数連
続して現われた場合、Ｖカウンタのロード信号がアクテ
ィブとなり、誤ってカウント動作を開始し続けることに
なる。なお、図８のタイミング図は図７の続きであり、
ＯＤＤフィールドからＥＶＥＮフィールドへかけて図示
されている。
【００２１】このような場合、映像データ期間中にも同
期と検出されるパターンが存在することになり、同期誤
検出が頻繁に発生してしまうという問題点があった。
期と検出されるパターンが存在することになり、同期誤
検出が頻繁に発生してしまうという問題点があった。
【００２２】
【課題を解決するための手段】前記目的を達成するため
に本発明は、入力されるＮＴＳＣコンポジット信号に対
し、水平同期検出時に水平同期検出パルス信号を生成す
る手段と、垂直同期検出時に垂直同期検出パルス信号を
生成する手段と、前記水平同期検出パルス信号をデータ
期間中マスクするデータキラー信号によりマスクする手
段と、前記マスク手段からマスクされずに得られる水平
同期検出パルス信号をロード信号としてカウント動作す
るＨカウンタ手段と、前記Ｈカウンタからデータキラー
信号、水平同期信号を生成する各手段と、一水平期間内
に前記垂直同期検出パルス信号が２回生成されること
（「条件１」という）を検出する第１の検出手段と、前
記垂直同期検出パルス信号で前記データキラー信号をラ
ッチする第１のラッチ手段と、前記第１のラッチ手段を
さらに前記垂直同期検出パルスでラッチしてシフトする
第２のラッチ手段と、前記第１、第２のラッチ手段の出
力が論理“１”、論理“０”であること（「条件２」と
いう）を検出する第２の検出手段と、上記第１、第２の
検出手段の出力に基づき、前記条件１及び条件２の時、
水平同期信号で垂直同期検出カウンタにクロックを供給
する手段と、前記第１のラッチ手段の出力が論理“０”
期間に前記水平同期信号を前記垂直同期検出カウンタの
リセットに供給する手段と、を備え、前記垂直同期検出
カウンタのカウント出力によりＶカウンタを介して垂直
同期信号を生成することを特徴とする垂直同期検出回路
を提供する。
に本発明は、入力されるＮＴＳＣコンポジット信号に対
し、水平同期検出時に水平同期検出パルス信号を生成す
る手段と、垂直同期検出時に垂直同期検出パルス信号を
生成する手段と、前記水平同期検出パルス信号をデータ
期間中マスクするデータキラー信号によりマスクする手
段と、前記マスク手段からマスクされずに得られる水平
同期検出パルス信号をロード信号としてカウント動作す
るＨカウンタ手段と、前記Ｈカウンタからデータキラー
信号、水平同期信号を生成する各手段と、一水平期間内
に前記垂直同期検出パルス信号が２回生成されること
（「条件１」という）を検出する第１の検出手段と、前
記垂直同期検出パルス信号で前記データキラー信号をラ
ッチする第１のラッチ手段と、前記第１のラッチ手段を
さらに前記垂直同期検出パルスでラッチしてシフトする
第２のラッチ手段と、前記第１、第２のラッチ手段の出
力が論理“１”、論理“０”であること（「条件２」と
いう）を検出する第２の検出手段と、上記第１、第２の
検出手段の出力に基づき、前記条件１及び条件２の時、
水平同期信号で垂直同期検出カウンタにクロックを供給
する手段と、前記第１のラッチ手段の出力が論理“０”
期間に前記水平同期信号を前記垂直同期検出カウンタの
リセットに供給する手段と、を備え、前記垂直同期検出
カウンタのカウント出力によりＶカウンタを介して垂直
同期信号を生成することを特徴とする垂直同期検出回路
を提供する。
【００２３】本発明によれば、上記条件を満たす時にの
み垂直同期検出カウンタにクロックを供給することによ
り、映像データ期間中に誤って垂直同期検出パルス信号
が出力されても、これをマスクして垂直同期検出カウン
タのクロックには供給されず、入力に同期した垂直同期
信号を出力することができる。
み垂直同期検出カウンタにクロックを供給することによ
り、映像データ期間中に誤って垂直同期検出パルス信号
が出力されても、これをマスクして垂直同期検出カウン
タのクロックには供給されず、入力に同期した垂直同期
信号を出力することができる。
【００２４】本発明によれば、ＮＴＳＣコンポジット信
号の映像データ期間に、圧縮データやユーザーデータ等
を重畳させるような如何なる場合でも、正しく垂直同期
信号を出力することができる。
号の映像データ期間に、圧縮データやユーザーデータ等
を重畳させるような如何なる場合でも、正しく垂直同期
信号を出力することができる。
【００２５】
【発明の実施の形態】図面を参照して、本発明の実施の
形態を以下に説明する。
形態を以下に説明する。
【００２６】図１に本発明の一実施形態の垂直同期検出
回路の構成を示す。
回路の構成を示す。
【００２７】ＮＴＳＣコンポジット入力１は、水平同期
検出時パルス生成部２、及び垂直同期検出時パルス生成
部３に供給される。
検出時パルス生成部２、及び垂直同期検出時パルス生成
部３に供給される。
【００２８】水平同期検出時パルス生成部２により水平
同期検出時に生成されるパルス出力はＨカウンタ５のロ
ード信号として、該ロード信号をマスクするロードマス
ク部４を介して供給される。
同期検出時に生成されるパルス出力はＨカウンタ５のロ
ード信号として、該ロード信号をマスクするロードマス
ク部４を介して供給される。
【００２９】Ｈカウンタ５の出力はデータキラー生成部
６に入力され、データキラー生成部６は、データ期間中
（例えばアドレス０から７６７）のＨカウンタ５のロー
ド信号のマスクを行うためのデータキラー信号を出力
し、データキラー信号はロードマスク部４にてマスク制
御信号として供給され、Ｈカウンタ５のロード端子に入
力されるデータ位相中のロード信号をマスクする。そし
て、Ｈカウンタ５の出力は水平同期生成部７に入力さ
れ、水平同期信号が生成される。
６に入力され、データキラー生成部６は、データ期間中
（例えばアドレス０から７６７）のＨカウンタ５のロー
ド信号のマスクを行うためのデータキラー信号を出力
し、データキラー信号はロードマスク部４にてマスク制
御信号として供給され、Ｈカウンタ５のロード端子に入
力されるデータ位相中のロード信号をマスクする。そし
て、Ｈカウンタ５の出力は水平同期生成部７に入力さ
れ、水平同期信号が生成される。
【００３０】データキラー生成部６から出力されたデー
タキラー信号は、垂直同期検出時パルス生成部３にて垂
直同期検出時に出力されるパルス（「垂直同期生成パル
ス出力」ともいう）により、第１のレジスタ８でラッチ
し、第１のレジスタ８の出力は第２のレジスタ９にてラ
ッチされてシフトされる。
タキラー信号は、垂直同期検出時パルス生成部３にて垂
直同期検出時に出力されるパルス（「垂直同期生成パル
ス出力」ともいう）により、第１のレジスタ８でラッチ
し、第１のレジスタ８の出力は第２のレジスタ９にてラ
ッチされてシフトされる。
【００３１】第１のレジスタ８の出力と、第２のレジス
タ９の反転出力とは、ＡＮＤ回路１０に入力されてＡＮ
Ｄ（論理積）がとられ、第１、第２のレジスタ８、９の
出力が“Ｈ”，“Ｌ”レベル出力であることが検出され
る（すなわち、ＡＮＤ回路１０の出力が“Ｈ”となるの
は、第１、第２のレジスタ８、９の出力がそれぞれ
“Ｈ”，“Ｌ”レベルの時である）。
タ９の反転出力とは、ＡＮＤ回路１０に入力されてＡＮ
Ｄ（論理積）がとられ、第１、第２のレジスタ８、９の
出力が“Ｈ”，“Ｌ”レベル出力であることが検出され
る（すなわち、ＡＮＤ回路１０の出力が“Ｈ”となるの
は、第１、第２のレジスタ８、９の出力がそれぞれ
“Ｈ”，“Ｌ”レベルの時である）。
【００３２】また、垂直同期検出時パルス生成部３のパ
ルス出力は、１Ｈ内２回目垂直同期生成パルス出力部１
２に供給され、水平同期生成部７から出力される水平同
期信号も１Ｈ内２回目垂直同期生成パルス出力部１２に
リセット（ＲＳＴ）として供給される。
ルス出力は、１Ｈ内２回目垂直同期生成パルス出力部１
２に供給され、水平同期生成部７から出力される水平同
期信号も１Ｈ内２回目垂直同期生成パルス出力部１２に
リセット（ＲＳＴ）として供給される。
【００３３】１Ｈ内２回目垂直同期生成パルス出力部１
２は、水平同期信号によりリセットされて“０”とさ
れ、垂直同期生成パルス出力により“１”、“２”とカ
ウントアップする動作を行う。
２は、水平同期信号によりリセットされて“０”とさ
れ、垂直同期生成パルス出力により“１”、“２”とカ
ウントアップする動作を行う。
【００３４】１Ｈ内２回目垂直同期生成パルス出力部１
２の出力はＪＫフリップフロップ１４のＪ入力端子に入
力され、水平同期信号はインバータ１３を介して反転さ
れＫ入力端子に入力される。１Ｈ内２回目垂直同期生成
パルス出力部１２の出力が「２」になるとＪＫフリップ
フロップ１４のＪ入力端子に“Ｈ”が入力され、ＪＫフ
リップフロップ１４は、１Ｈ内における２回目の垂直同
期検出時生成パルスが検出されてから、次の水平同期信
号までの期間“Ｈ”出力を行う。
２の出力はＪＫフリップフロップ１４のＪ入力端子に入
力され、水平同期信号はインバータ１３を介して反転さ
れＫ入力端子に入力される。１Ｈ内２回目垂直同期生成
パルス出力部１２の出力が「２」になるとＪＫフリップ
フロップ１４のＪ入力端子に“Ｈ”が入力され、ＪＫフ
リップフロップ１４は、１Ｈ内における２回目の垂直同
期検出時生成パルスが検出されてから、次の水平同期信
号までの期間“Ｈ”出力を行う。
【００３５】ＪＫフリップフロップ１４の出力と、ＡＮ
Ｄ回路１０の出力と、水平同期信号のインバータ１３に
よる反転出力は３入力ＡＮＤ回路１５に入力され、３入
力ＡＮＤ回路１５の出力は、垂直同期検出カウンタ１６
のクロック信号（ＣＬＫ）として供給される。
Ｄ回路１０の出力と、水平同期信号のインバータ１３に
よる反転出力は３入力ＡＮＤ回路１５に入力され、３入
力ＡＮＤ回路１５の出力は、垂直同期検出カウンタ１６
のクロック信号（ＣＬＫ）として供給される。
【００３６】また、第１のレジスタ８の出力と、水平同
期生成部７から出力された水平同期信号とはＯＲ回路１
１に入力され、これらの論理和出力が垂直同期検出カウ
ンタ１６にリセット（ＲＳＴ）として供給する。
期生成部７から出力された水平同期信号とはＯＲ回路１
１に入力され、これらの論理和出力が垂直同期検出カウ
ンタ１６にリセット（ＲＳＴ）として供給する。
【００３７】垂直同期検出カウンタ１６の出力は、
“１”検出器１７、“２”検出器１８で、それぞれの値
が検出される。
“１”検出器１７、“２”検出器１８で、それぞれの値
が検出される。
【００３８】そして、垂直同期検出カウンタ１６の出力
が“２”であることを検出した時には、“２”検出器１
８は、垂直同期検出カウンタ１６のイネーブル信号ＥＮ
をインアクティブとし、垂直同期検出カウンタ１６はリ
セットが入るまで動作を止める。
が“２”であることを検出した時には、“２”検出器１
８は、垂直同期検出カウンタ１６のイネーブル信号ＥＮ
をインアクティブとし、垂直同期検出カウンタ１６はリ
セットが入るまで動作を止める。
【００３９】垂直同期検出カウンタ１６の出力が“１”
であることを検出した時は、“１”検出器１７の出力は
Ｖカウンタ１９のロード信号となり、以降Ｖカウンタ１
９を作動させ、垂直同期生成部２０において任意の位置
に垂直同期信号を生成し、垂直同期信号出力２１が出力
される。
であることを検出した時は、“１”検出器１７の出力は
Ｖカウンタ１９のロード信号となり、以降Ｖカウンタ１
９を作動させ、垂直同期生成部２０において任意の位置
に垂直同期信号を生成し、垂直同期信号出力２１が出力
される。
【００４０】本実施形態の具体的動作について図２、図
３を参照して以下に説明する。
３を参照して以下に説明する。
【００４１】ＮＴＳＣコンポジット信号の垂直同期部の
検出は、前記従来例でも示したように、ここでは１２０
クロック連続シンクスライスレベル以下で行われる。
検出は、前記従来例でも示したように、ここでは１２０
クロック連続シンクスライスレベル以下で行われる。
【００４２】前記従来例で問題となるのは、データ期間
中から同期を誤検出した際に、垂直同期検出カウンタ１
６にクロックが供給されてしまう場合である。
中から同期を誤検出した際に、垂直同期検出カウンタ１
６にクロックが供給されてしまう場合である。
【００４３】本実施形態において、垂直同期検出カウン
タ１６へのクロックの供給が許されるのは、垂直同期検
出時パルス出力部３から１Ｈ内に２回の垂直同期生成パ
ルス出力が出力され、且つ垂直同期検出パルス信号でデ
ータキラー信号をラッチした時、１回目で“Ｌ”、２回
目で“Ｈ”が出力される場合のみである。
タ１６へのクロックの供給が許されるのは、垂直同期検
出時パルス出力部３から１Ｈ内に２回の垂直同期生成パ
ルス出力が出力され、且つ垂直同期検出パルス信号でデ
ータキラー信号をラッチした時、１回目で“Ｌ”、２回
目で“Ｈ”が出力される場合のみである。
【００４４】本実施形態は、この２つの条件を検出し
て、垂直同期検出カウンタ１６へのクロック供給を制御
するような回路構成としたものである。これにより、如
何なる信号がＮＴＳＣコンポジット信号の映像データ期
間に重畳されても、ＮＴＳＣ信号そのものと同様に垂直
同期信号を正しく同期分離することができる。
て、垂直同期検出カウンタ１６へのクロック供給を制御
するような回路構成としたものである。これにより、如
何なる信号がＮＴＳＣコンポジット信号の映像データ期
間に重畳されても、ＮＴＳＣ信号そのものと同様に垂直
同期信号を正しく同期分離することができる。
【００４５】まず、データキラー信号を垂直同期検出パ
ルス信号でラッチする第１のレジスタ８と、第１のレジ
スタ８をシフトする第２のレジスタ９と、第１のレジス
タ８出力と第２のレジスタ９の反転出力とのＡＮＤをと
るＡＮＤ回路１０と、を備え、さらに１Ｈ内に垂直同期
検出生成パルスが２回検出され、２回目から次の水平同
期信号までの期間を示すゲート信号を生成する回路構成
としている。
ルス信号でラッチする第１のレジスタ８と、第１のレジ
スタ８をシフトする第２のレジスタ９と、第１のレジス
タ８出力と第２のレジスタ９の反転出力とのＡＮＤをと
るＡＮＤ回路１０と、を備え、さらに１Ｈ内に垂直同期
検出生成パルスが２回検出され、２回目から次の水平同
期信号までの期間を示すゲート信号を生成する回路構成
としている。
【００４６】この２つの回路構成を前記従来の回路構成
と組み合わせ、上記条件を満たす時にのみ垂直同期検出
カウンタ１６にクロックを供給することにより、映像デ
ータ期間中に誤って垂直同期検出パルス信号が出力され
ても、これをマスクして垂直同期検出カウンタ１６のク
ロックには供給されず、入力に同期した垂直同期信号を
出力することができる。
と組み合わせ、上記条件を満たす時にのみ垂直同期検出
カウンタ１６にクロックを供給することにより、映像デ
ータ期間中に誤って垂直同期検出パルス信号が出力され
ても、これをマスクして垂直同期検出カウンタ１６のク
ロックには供給されず、入力に同期した垂直同期信号を
出力することができる。
【００４７】図２を参照して、ＥＶＥＮフィールドから
ＯＤＤフィールドへかけてのタイミングが示されてお
り、ＯＤＤフィールドの４Ｈにおいてデータキラー信号
が“Ｌ”と“Ｈ”とされた時点でＡＮＤ回路１０の出力
は“Ｈ”となり、１Ｈ内に垂直同期生成パルスが２回出
力された時にＪＫフリップフロップ１４が“Ｈ”レベル
となり、３入力ＡＮＤ回路１５からクロックが供給さ
れ、垂直同期検出カウンタ１６は水平同期信号をクロッ
ク信号としてカウントし、５Ｈで「１」を出力した際
に、Ｖカウンタロード信号が“Ｌ”レベルなり、Ｖカウ
ンタの出力は「６」Ｈからカウントアップを開始し、正
しく動作する。そして、垂直同期検出カウンタ１６は５
Ｈにおいて水平同期信号をクロック入力して「２」を出
力保持し、カウント動作を停止する。図３には、ＯＤＤ
フィールドからＥＶＥＮフィールド（２６５Ｈ）へのタ
イミング図が示されている。
ＯＤＤフィールドへかけてのタイミングが示されてお
り、ＯＤＤフィールドの４Ｈにおいてデータキラー信号
が“Ｌ”と“Ｈ”とされた時点でＡＮＤ回路１０の出力
は“Ｈ”となり、１Ｈ内に垂直同期生成パルスが２回出
力された時にＪＫフリップフロップ１４が“Ｈ”レベル
となり、３入力ＡＮＤ回路１５からクロックが供給さ
れ、垂直同期検出カウンタ１６は水平同期信号をクロッ
ク信号としてカウントし、５Ｈで「１」を出力した際
に、Ｖカウンタロード信号が“Ｌ”レベルなり、Ｖカウ
ンタの出力は「６」Ｈからカウントアップを開始し、正
しく動作する。そして、垂直同期検出カウンタ１６は５
Ｈにおいて水平同期信号をクロック入力して「２」を出
力保持し、カウント動作を停止する。図３には、ＯＤＤ
フィールドからＥＶＥＮフィールド（２６５Ｈ）へのタ
イミング図が示されている。
【００４８】また、本実施形態によれば、ＥＶＥＮフィ
ールドのｎ＋１Ｈにおいて重畳されたデータ等により同
期検出レベル以下のデータが連続した際にも、データ期
間内においては、前記従来例と相違してＶカウンタのロ
ード信号がアクティブとなり、カウントアップ動作し
て、正規の位相関係が崩れ、垂直同期が乱れてしまうと
いう問題が完全に解消されている。
ールドのｎ＋１Ｈにおいて重畳されたデータ等により同
期検出レベル以下のデータが連続した際にも、データ期
間内においては、前記従来例と相違してＶカウンタのロ
ード信号がアクティブとなり、カウントアップ動作し
て、正規の位相関係が崩れ、垂直同期が乱れてしまうと
いう問題が完全に解消されている。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
ＮＴＳＣコンポジット信号の映像データ期間に、圧縮デ
ータやユーザーデータ等を重畳させるような如何なる場
合でも、正しく垂直同期検出信号を出力することができ
るという効果を有する。
ＮＴＳＣコンポジット信号の映像データ期間に、圧縮デ
ータやユーザーデータ等を重畳させるような如何なる場
合でも、正しく垂直同期検出信号を出力することができ
るという効果を有する。
【図１】本発明の一実施形態の構成を示すブロック図で
ある。
ある。
【図２】本発明の一実施形態の動作を説明するためのタ
イミング図である。
イミング図である。
【図３】本発明の一実施形態の動作を説明するためのタ
イミング図である。
イミング図である。
【図４】従来の垂直同期回路の構成を示したブロック図
である。
である。
【図５】従来の正動作を示した第１のタイミング図であ
る。
る。
【図６】従来の正動作を示した第２のタイミング図であ
る。
る。
【図７】従来の誤動作を示した第１のタイミング図であ
る。
る。
【図８】従来の誤動作を示した第２のタイミング図であ
る。
る。
１ ＮＴＳＣコンポジット入力部 ２ 水平同期検出時パルス生成部 ３ 垂直同期検出時パルス生成部 ４ ロードマスク部 ５ Ｈカウンタ部 ６ データキラー生成部 ７ 水平同期生成部 ８ レジスタ（ラッチ回路） ９ レジスタ（ラッチ回路） １０ ＡＮＤ回路 １１ ＯＲ回路 １２ １Ｈ内２回目垂直同期生成パルス出力部 １３ インバータ部 １４ ＪＫフリップフロップ １５ ３入力ＡＮＤ回路 １６ 垂直同期検出カウンタ部 １７ “１”検出器（デコード部） １８ “２”検出器（デコード部） １９ Ｖカウンタ部 ２０ 垂直同期生成部 ２１ 垂直同期信号出力部
Claims (1)
- 【請求項１】入力されるＮＴＳＣコンポジット信号に対
し、水平同期検出時に水平同期検出パルス信号を生成す
る手段と、 垂直同期検出時に垂直同期検出パルス信号を生成する手
段と、 前記水平同期検出パルス信号をデータ期間中マスクする
データキラー信号によりマスクする手段と、 前記マスク手段からマスクされずに得られる水平同期検
出パルス信号をロード信号としてカウント動作するＨカ
ウンタ手段と、 前記Ｈカウンタからデータキラー信号、水平同期信号を
生成する各手段と、 一水平期間内に前記垂直同期検出パルス信号が２回生成
されること（「条件１」という）を検出する第１の検出
手段と、 前記垂直同期検出パルス信号で前記データキラー信号を
ラッチする第１のラッチ手段と、 前記第１のラッチ手段をさらに前記垂直同期検出パルス
でラッチしてシフトする第２のラッチ手段と、 前記第１、第２のラッチ手段の出力が論理“１”、論理
“０”であること（「条件２」という）を検出する第２
の検出手段と、 上記第１、第２の検出手段の出力に基づき、前記条件１
及び条件２の時、水平同期信号で垂直同期検出カウンタ
にクロックを供給する手段と、 前記第１のラッチ手段の出力が論理“０”期間に前記水
平同期信号を前記垂直同期検出カウンタのリセットに供
給する手段と、 を備え、 前記垂直同期検出カウンタのカウント出力によりＶカウ
ンタを介して垂直同期信号を生成することを特徴とする
垂直同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19608595A JP2842312B2 (ja) | 1995-07-07 | 1995-07-07 | 垂直同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19608595A JP2842312B2 (ja) | 1995-07-07 | 1995-07-07 | 垂直同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0923350A JPH0923350A (ja) | 1997-01-21 |
| JP2842312B2 true JP2842312B2 (ja) | 1999-01-06 |
Family
ID=16351965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19608595A Expired - Lifetime JP2842312B2 (ja) | 1995-07-07 | 1995-07-07 | 垂直同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842312B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467520B1 (ko) * | 1997-06-30 | 2005-05-17 | 삼성전자주식회사 | 회로보호기능을갖는액정표시장치용구동회로 |
| KR100483533B1 (ko) * | 1997-12-31 | 2006-03-28 | 삼성전자주식회사 | 액정표시장치의동기신호의발생방법및발생회로 |
-
1995
- 1995-07-07 JP JP19608595A patent/JP2842312B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0923350A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842312B2 (ja) | 垂直同期検出回路 | |
| US5053862A (en) | Apparatus and method for generating a horizontal reset signal synchronous with a subcarrier locked clock | |
| US6222590B1 (en) | Phase-locked loop circuit | |
| JPH09191418A (ja) | ディジタル映像処理装置の擬似同期信号発生回路 | |
| JPH05219405A (ja) | 映像信号処理回路 | |
| US4975767A (en) | NTSC/PAL subcarrier based H-lock with color framing and detection | |
| US6100935A (en) | Sync generator unit and field decision unit using it | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPH11149067A (ja) | 液晶表示素子の同期信号検出回路及び方法 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JP2888175B2 (ja) | 水平同期検出回路 | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JP3632541B2 (ja) | 同期処理回路 | |
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| JP3618487B2 (ja) | ブランキング信号発生制御回路 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPS63316569A (ja) | 同期装置 | |
| JP2577433Y2 (ja) | 非標準信号の検出回路 | |
| JPH11341301A (ja) | 信号処理装置 | |
| KR0183777B1 (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| JPH07210106A (ja) | 等価パルス期間無効判別回路 | |
| JPH0514831A (ja) | フイールド周波数判別回路 | |
| JPS62180689A (ja) | 表示制御クロツク発生回路装置 | |
| JPS6347192B2 (ja) | ||
| JPH04227164A (ja) | 垂直同期信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |