JP2692112B2 - 映像信号の判別回路 - Google Patents
映像信号の判別回路Info
- Publication number
- JP2692112B2 JP2692112B2 JP63056977A JP5697788A JP2692112B2 JP 2692112 B2 JP2692112 B2 JP 2692112B2 JP 63056977 A JP63056977 A JP 63056977A JP 5697788 A JP5697788 A JP 5697788A JP 2692112 B2 JP2692112 B2 JP 2692112B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- video signal
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば種々の方式の映像信号を同一のモニ
ターで聴視する様にしたスキャンコンバータ装置に使用
して好適な、映像信号がインターレースか否か、又はイ
ンターレースである時は偶数若しくは奇数のいづれのフ
ィールドであるかを判別するための映像信号の判別回路
に関する。
ターで聴視する様にしたスキャンコンバータ装置に使用
して好適な、映像信号がインターレースか否か、又はイ
ンターレースである時は偶数若しくは奇数のいづれのフ
ィールドであるかを判別するための映像信号の判別回路
に関する。
本発明は、例えば種々の方式の映像信号を同一のモニ
ターで聴視する様にしたスキャンコンバータ装置に使用
して好適な、入力映像信号がインターレースか否か、又
はインターレースである時は偶数若しくは奇数のいづれ
のフィールドであるかを判別するための映像信号の判別
回路であって、映像信号の水平同期信号を一方の入力と
するPLL回路と、このPLL回路の出力を分周してその分周
信号をそのPLL回路の他方の入力とするカウンタと、映
像信号の垂直同期信号に同期してそのカウンタの計数値
をラッチする第１のラッチ回路と、その垂直同期信号に
同期してその第１のラッチ回路の保持値をラッチする第
２のラッチ回路とを有し、それら第１及び第２のラッチ
回路の出力値によりその映像信号がインターレースであ
るか否か、またはインターレースである時は偶数のいづ
れのフィールドであるかを判別する様にして、その映像
信号の水平同期信号の周期が不安定であっても正確に判
別ができる様にしたものである。
ターで聴視する様にしたスキャンコンバータ装置に使用
して好適な、入力映像信号がインターレースか否か、又
はインターレースである時は偶数若しくは奇数のいづれ
のフィールドであるかを判別するための映像信号の判別
回路であって、映像信号の水平同期信号を一方の入力と
するPLL回路と、このPLL回路の出力を分周してその分周
信号をそのPLL回路の他方の入力とするカウンタと、映
像信号の垂直同期信号に同期してそのカウンタの計数値
をラッチする第１のラッチ回路と、その垂直同期信号に
同期してその第１のラッチ回路の保持値をラッチする第
２のラッチ回路とを有し、それら第１及び第２のラッチ
回路の出力値によりその映像信号がインターレースであ
るか否か、またはインターレースである時は偶数のいづ
れのフィールドであるかを判別する様にして、その映像
信号の水平同期信号の周期が不安定であっても正確に判
別ができる様にしたものである。
映像信号はテレビジョンに代表される様に一般にイン
ターレース方式が採用されていた。しかし、最近急速に
普及しつつあるパーソナルコンピュータ等には映像信号
をノンインターレースで出力するものが多くなってい
る。そのため、これらの映像信号を例えばフレームメモ
リに記憶させて、各画素に所定の演算を施す画像処理シ
ステムや、または様々な水平周波数を有する種々の入力
映像信号を所定の水平周波数の映像信号に変換して共通
のモニターに出力するスキャンコンバータ装置等におい
ては、入力される映像信号がインターレースかノンイン
ターレースであるか、またインターレースである時は偶
数・奇数のいづれのフィールドであるかを判別する回路
が必要となっている。
ターレース方式が採用されていた。しかし、最近急速に
普及しつつあるパーソナルコンピュータ等には映像信号
をノンインターレースで出力するものが多くなってい
る。そのため、これらの映像信号を例えばフレームメモ
リに記憶させて、各画素に所定の演算を施す画像処理シ
ステムや、または様々な水平周波数を有する種々の入力
映像信号を所定の水平周波数の映像信号に変換して共通
のモニターに出力するスキャンコンバータ装置等におい
ては、入力される映像信号がインターレースかノンイン
ターレースであるか、またインターレースである時は偶
数・奇数のいづれのフィールドであるかを判別する回路
が必要となっている。
この様な用途に使用される映像信号の判別回路として
従来、第４図例に示す如きものが提案されている。この
第４図において、（１）は入力端子であり、合成映像信
号としてのビデオ信号が入力されている。このビデオ信
号は同期分離回路（２）に入力されて、水平同期信号Ｈ
SYと垂直同期信号ＹSYとが分離され、その内の水平同期
信号ＨSYはフェイズロックトループ（以下、PLLとい
う）回路（３）の一方の入力端子（3a）に供給されてい
る。この水平同期信号ＨSYの平均パルス間隔は、1Hで、
Ｈは平均水平周期を意味する。PLL回路（３）の出力端
子（3c）はその他方の入力端子（3b）と接続されてお
り、PLL回路（３）はその２つの入力端子（3a）及び（3
b）への入力信号の立上りの位相が等しくなるようにそ
の出力を変化させる機能を有するため、その出力端子
（3c）からは水平同期信号ＨSYと周波数及び立上りの位
相が等しくデューティ比が50％の信号ＨSY′が出力され
る。この信号ＨSY′はラッチ回路（４）に供給され、ま
た垂直同期信号ＶSYがラッチ回路（４）のトリガー端子
に供給されているため、ラッチ回路（４）では垂直同期
信号ＶSYの立上りで信号ＨSY′のレベルの保持が行なわ
れる。次に、ラッチ回路（４）の出力信号/Eは別のラ
ッチ回路（５）に供給され、ラッチ回路（５）のトリガ
ー端子にも垂直同期信号ＶSYが供給されているため、垂
直同期信号ＶSYの立上りでラッチ回路（５）にはラッチ
回路（４）の出力信号が保持される。これら２つのラッ
チ回路（４）及び（５）の出力信号は排他的ORゲート
（６）に入力され、その排他的ORゲート（６）の出力I/
は入力ビデオ信号がインターレースの時はハイレベル
「１」となり、ノンインターレースの時はローレベル
「０」となる。また、ラッチ回路（４）の出力信号/E
は入力ビデオ信号がインターレースでかつ偶数フィール
ドである時はハイレベルとなり、奇数フィールドである
時はローレベルとなる様にされており、これら出力信号
（以下、判別信号という）/E及びI/は夫々端子
（７）及び（８）より後段の回路に出力される。
従来、第４図例に示す如きものが提案されている。この
第４図において、（１）は入力端子であり、合成映像信
号としてのビデオ信号が入力されている。このビデオ信
号は同期分離回路（２）に入力されて、水平同期信号Ｈ
SYと垂直同期信号ＹSYとが分離され、その内の水平同期
信号ＨSYはフェイズロックトループ（以下、PLLとい
う）回路（３）の一方の入力端子（3a）に供給されてい
る。この水平同期信号ＨSYの平均パルス間隔は、1Hで、
Ｈは平均水平周期を意味する。PLL回路（３）の出力端
子（3c）はその他方の入力端子（3b）と接続されてお
り、PLL回路（３）はその２つの入力端子（3a）及び（3
b）への入力信号の立上りの位相が等しくなるようにそ
の出力を変化させる機能を有するため、その出力端子
（3c）からは水平同期信号ＨSYと周波数及び立上りの位
相が等しくデューティ比が50％の信号ＨSY′が出力され
る。この信号ＨSY′はラッチ回路（４）に供給され、ま
た垂直同期信号ＶSYがラッチ回路（４）のトリガー端子
に供給されているため、ラッチ回路（４）では垂直同期
信号ＶSYの立上りで信号ＨSY′のレベルの保持が行なわ
れる。次に、ラッチ回路（４）の出力信号/Eは別のラ
ッチ回路（５）に供給され、ラッチ回路（５）のトリガ
ー端子にも垂直同期信号ＶSYが供給されているため、垂
直同期信号ＶSYの立上りでラッチ回路（５）にはラッチ
回路（４）の出力信号が保持される。これら２つのラッ
チ回路（４）及び（５）の出力信号は排他的ORゲート
（６）に入力され、その排他的ORゲート（６）の出力I/
は入力ビデオ信号がインターレースの時はハイレベル
「１」となり、ノンインターレースの時はローレベル
「０」となる。また、ラッチ回路（４）の出力信号/E
は入力ビデオ信号がインターレースでかつ偶数フィール
ドである時はハイレベルとなり、奇数フィールドである
時はローレベルとなる様にされており、これら出力信号
（以下、判別信号という）/E及びI/は夫々端子
（７）及び（８）より後段の回路に出力される。
また従来は第４図の回路をアナログ化した第６図に示
す様な判別回路も使用されていた。第６図において第４
図の回路に対応する部分には同一の符号を付してその説
明は省略するが、基本的には第４図のPLL回路（３）及
びラッチ回路（４）を、のこぎり波発生回路（９），サ
ンプルホールド（S/H）回路（10）及び比較器（11）で
置き換えた構成とされている。またのこぎり波発生回路
（９）の出力Ｆは平均周期が1Hで最大振幅電圧Ｖppのの
こぎり波とされており、比較器（11）の参照電圧入力端
子は電圧がＶpp/2の直流電源（11a）と接続されてい
る。
す様な判別回路も使用されていた。第６図において第４
図の回路に対応する部分には同一の符号を付してその説
明は省略するが、基本的には第４図のPLL回路（３）及
びラッチ回路（４）を、のこぎり波発生回路（９），サ
ンプルホールド（S/H）回路（10）及び比較器（11）で
置き換えた構成とされている。またのこぎり波発生回路
（９）の出力Ｆは平均周期が1Hで最大振幅電圧Ｖppのの
こぎり波とされており、比較器（11）の参照電圧入力端
子は電圧がＶpp/2の直流電源（11a）と接続されてい
る。
しかしながら、斯かる従来の判別回路においては、特
にその入力映像信号がカセット式のVTRの再生信号やコ
ンピュータからの出力信号である時の様に、水平同期信
号ＨSYの周期が大きく変動する場合には誤動作するおそ
れがあるという不都合があった。
にその入力映像信号がカセット式のVTRの再生信号やコ
ンピュータからの出力信号である時の様に、水平同期信
号ＨSYの周期が大きく変動する場合には誤動作するおそ
れがあるという不都合があった。
例えば第４図の判別回路において、ビデオ信号がノン
インターレースであり、水平同期信号ＨSYが第５図Ａに
示す様に１周期が正確に1Hである正規の信号（2a）から
偏位した場合を考える。先ず水平同期信号ＶSYの１番目
及び２番目の立上り時点ｔ1及びｔ2では（第５図Ｃ）、
信号ＨSY′（第５図Ｂ）はローレベルであり、排他的OR
ゲート（６）の出力信号I/もローレベルとなり判別回
路は正常に動作している。ところが、垂直同期信号ＶSY
の３番目の立上り時点ｔ3（第５図Ｃ）では垂直同期信
号ＨSY及び信号ＨSY′が偏位しているため（第５図Ａ及
びＢ）、ラッチ回路（４）の出力はハイレベルとなり、
排他的ORゲート（６）の判別信号I/がハイレベルに変
化して（第５図Ｄ）入力ビデオ信号がインターレースで
あると判断してしまう。同様に入力ビデオ信号がインタ
ーレースである時にも、水平同期信号ＨSYの微かなジッ
ターによって、判別信号であるI/及び/Eのレベルは
本来の値から変化して、判別回路は誤動作するという不
都合があった。
インターレースであり、水平同期信号ＨSYが第５図Ａに
示す様に１周期が正確に1Hである正規の信号（2a）から
偏位した場合を考える。先ず水平同期信号ＶSYの１番目
及び２番目の立上り時点ｔ1及びｔ2では（第５図Ｃ）、
信号ＨSY′（第５図Ｂ）はローレベルであり、排他的OR
ゲート（６）の出力信号I/もローレベルとなり判別回
路は正常に動作している。ところが、垂直同期信号ＶSY
の３番目の立上り時点ｔ3（第５図Ｃ）では垂直同期信
号ＨSY及び信号ＨSY′が偏位しているため（第５図Ａ及
びＢ）、ラッチ回路（４）の出力はハイレベルとなり、
排他的ORゲート（６）の判別信号I/がハイレベルに変
化して（第５図Ｄ）入力ビデオ信号がインターレースで
あると判断してしまう。同様に入力ビデオ信号がインタ
ーレースである時にも、水平同期信号ＨSYの微かなジッ
ターによって、判別信号であるI/及び/Eのレベルは
本来の値から変化して、判別回路は誤動作するという不
都合があった。
特にノンインターレース信号、又はインターレース信
号で偶数フィールドから奇数フィールドへ移る際の様
に、水平同期信号ＨSYと垂直同期信号ＶSYとの立上りの
時間差Δｔ（第５図Ｃ）が本来的に小さい場合には、回
路によっては時間差Δｔがほとんど０に近くなることが
あり、極めて微かの水平同期信号ＨSYの周期の変動が判
別回路の誤動作を招くという不都合があった。
号で偶数フィールドから奇数フィールドへ移る際の様
に、水平同期信号ＨSYと垂直同期信号ＶSYとの立上りの
時間差Δｔ（第５図Ｃ）が本来的に小さい場合には、回
路によっては時間差Δｔがほとんど０に近くなることが
あり、極めて微かの水平同期信号ＨSYの周期の変動が判
別回路の誤動作を招くという不都合があった。
また、第４図の回路をアナログ化しただけの第６図の
従来の判別回路でも同じ様な不都合があった。
従来の判別回路でも同じ様な不都合があった。
尚、特開昭60-171870号公報及び特願昭61-270727号に
はそのフィールドが奇数か偶数かを判別する回路が示さ
れているが、その映像信号がインターレースであるか否
かの判別はなされていない。
はそのフィールドが奇数か偶数かを判別する回路が示さ
れているが、その映像信号がインターレースであるか否
かの判別はなされていない。
本発明はこのような点に鑑み成されたもので、その目
的とする所は水平同期信号の周期が変動しても誤動作す
ることのない映像信号の判別回路を提供するにある。
的とする所は水平同期信号の周期が変動しても誤動作す
ることのない映像信号の判別回路を提供するにある。
本発明による映像信号の判別回路は、例えば第１図に
示す如く、映像信号の平均周期1Hの水平同期信号ＨSYを
一方の入力とするPLL回路（15）と、このPLL回路（15）
の出力信号をＮ（Ｎは自然数）分周してその分周信号ｈ
SYをPLL回路（15）の他方の入力とするＮ分周カウンタ
（16）と、映像信号の垂直同期信号ＶSYに同期してその
Ｎ分周カウンタ（16）の計数値Ｃをラッチする第１のラ
ッチ回路（17）と、その垂直同期信号ＶSYに同期してそ
の第１のラッチ回路（17）の保持値Ｙをラッチする第２
のラッチ回路（18）とを有し、その第１及び第２のラッ
チ回路（17）及び（18）の夫々の保持値Ｙ及びＸにより
その映像信号がインターレースであるか否か、又はイン
ターレースである時は偶数若しくは奇数のいづれのフィ
ールドであるかを判別する様にしたものである。
示す如く、映像信号の平均周期1Hの水平同期信号ＨSYを
一方の入力とするPLL回路（15）と、このPLL回路（15）
の出力信号をＮ（Ｎは自然数）分周してその分周信号ｈ
SYをPLL回路（15）の他方の入力とするＮ分周カウンタ
（16）と、映像信号の垂直同期信号ＶSYに同期してその
Ｎ分周カウンタ（16）の計数値Ｃをラッチする第１のラ
ッチ回路（17）と、その垂直同期信号ＶSYに同期してそ
の第１のラッチ回路（17）の保持値Ｙをラッチする第２
のラッチ回路（18）とを有し、その第１及び第２のラッ
チ回路（17）及び（18）の夫々の保持値Ｙ及びＸにより
その映像信号がインターレースであるか否か、又はイン
ターレースである時は偶数若しくは奇数のいづれのフィ
ールドであるかを判別する様にしたものである。
斯かる本発明によれば、垂直同期信号ＶSYの立上り時
点における水平同期信号ＨSYの位相がラッチ回路（17）
の保持値Ｙとして分離能360°/Nで特定される。更にこ
のラッチ回路（17）の保持値Ｙは垂直同期信号ＶSYの次
の立上りでラッチ回路（18）の保持値Ｘに移されるの
で、垂直同期信号ＨSYの１周期前の立上り時点における
水平同期信号ＶSYの位相が保持値Ｘとして分解能360°/
Nで求められる。従って、360°|X−Y|/Nの値が90°から
270°の間にあればその映像信号はインターレースであ
ると判別でき、また、映像信号がインターレースであっ
て360°Y/Nの値が90°から270°の間にあればその後の
映像信号は偶数フィールドにあると判別できる。
点における水平同期信号ＨSYの位相がラッチ回路（17）
の保持値Ｙとして分離能360°/Nで特定される。更にこ
のラッチ回路（17）の保持値Ｙは垂直同期信号ＶSYの次
の立上りでラッチ回路（18）の保持値Ｘに移されるの
で、垂直同期信号ＨSYの１周期前の立上り時点における
水平同期信号ＶSYの位相が保持値Ｘとして分解能360°/
Nで求められる。従って、360°|X−Y|/Nの値が90°から
270°の間にあればその映像信号はインターレースであ
ると判別でき、また、映像信号がインターレースであっ
て360°Y/Nの値が90°から270°の間にあればその後の
映像信号は偶数フィールドにあると判別できる。
以下、本発明の映像信号の判別回路の一実施例につき
図面を参照して説明しよう。
図面を参照して説明しよう。
第１図は本実施例の映像信号の判別回路を示し、（1
3）及び（14）は夫々入力端子を示し、この一方の入力
端子（13）には合成映像信号から分離される平均周期1H
の垂直同期信号ＨSYが供給され、他方の入力端子（14）
には合成映像信号から分離された垂直同期信号ＶSYが供
給されている。更に水平同期信号ＨSYはPLL回路（15）
の一方の入力端子（15a）に入力され、PLL回路（15）の
出力端子（15c）はＮ分周カウンタ（16）の計数端子に
接続されている。本例においてはＮ＝256とされ、Ｎ分
周カウンタとしては８ビットの２進カウンタが使用さ
れ、その計数値Ｃの最大桁の反転出力端子（16a）がPLL
回路（15）の他方の入力端子（15b）に接続されてい
る。ここでPLL回路とは特願昭61-270727号に示されてい
る様に、位相比較回路，ローパスフィルタ及び電圧制御
型発振器より成り、位相比較回路への２つの入力信号の
位相が等しくなる様に出力信号の周波数及び位相を調整
する回路である。従って、PLL回路（15）の２つの入力
信号ＨSY及びｈsyの周波数及び位相が夫々等しくなる様
にPLL回路（15）の出力信号ＰSYが定められるので、出
力信号ＰSYの周波数は水平同期信号ＨSYの周波数ｆHの
Ｎ倍となり、周期1Hの間に出力信号ＰSYにはＮ個のパル
スが含まれる。またＮ分周カウンタ（16）は出力信号Ｐ
SYを積算計数し、その値がＮに達すると計数値Ｃが０に
戻るので、計数値Ｃは水平同期信号ＨSYの位相を分解能
360°/Nで表示すると考えてよい。
3）及び（14）は夫々入力端子を示し、この一方の入力
端子（13）には合成映像信号から分離される平均周期1H
の垂直同期信号ＨSYが供給され、他方の入力端子（14）
には合成映像信号から分離された垂直同期信号ＶSYが供
給されている。更に水平同期信号ＨSYはPLL回路（15）
の一方の入力端子（15a）に入力され、PLL回路（15）の
出力端子（15c）はＮ分周カウンタ（16）の計数端子に
接続されている。本例においてはＮ＝256とされ、Ｎ分
周カウンタとしては８ビットの２進カウンタが使用さ
れ、その計数値Ｃの最大桁の反転出力端子（16a）がPLL
回路（15）の他方の入力端子（15b）に接続されてい
る。ここでPLL回路とは特願昭61-270727号に示されてい
る様に、位相比較回路，ローパスフィルタ及び電圧制御
型発振器より成り、位相比較回路への２つの入力信号の
位相が等しくなる様に出力信号の周波数及び位相を調整
する回路である。従って、PLL回路（15）の２つの入力
信号ＨSY及びｈsyの周波数及び位相が夫々等しくなる様
にPLL回路（15）の出力信号ＰSYが定められるので、出
力信号ＰSYの周波数は水平同期信号ＨSYの周波数ｆHの
Ｎ倍となり、周期1Hの間に出力信号ＰSYにはＮ個のパル
スが含まれる。またＮ分周カウンタ（16）は出力信号Ｐ
SYを積算計数し、その値がＮに達すると計数値Ｃが０に
戻るので、計数値Ｃは水平同期信号ＨSYの位相を分解能
360°/Nで表示すると考えてよい。
また第１図において、（19）はＤ型フリップフロップ
を示し、このフリップフロップ（19）のデータ端子には
垂直同期信号ＶSYが、クロック端子にはPLL回路（15）
の出力信号ＰSYが夫々入力されているが、信号ＰSYは高
周波数の信号であるため、水平同期信号ＶSYはほとんど
時間遅れなくフリップフロップ（19）の出力端子からそ
のまま出力されると考えてよい。
を示し、このフリップフロップ（19）のデータ端子には
垂直同期信号ＶSYが、クロック端子にはPLL回路（15）
の出力信号ＰSYが夫々入力されているが、信号ＰSYは高
周波数の信号であるため、水平同期信号ＶSYはほとんど
時間遅れなくフリップフロップ（19）の出力端子からそ
のまま出力されると考えてよい。
次に、Ｎ分周カウンタ（16）の計数値Ｃはラッチ回路
（17）でフリップフロップ（19）の出力信号の立上りの
タイミングでラッチされて、ラッチ回路（17）の出力に
はそのラッチした時の計数値Ｃが値Ｙとして保持され
る。また、ラッチ回路（17）の出力値Ｙはラッチ回路
（18）に入力され、同じくフリップフロップ（19）の出
力信号の立上りのタイミングでラッチされて、ラッチ回
路（18）にはそのラッチした時のＹの値が出力値Ｘとし
て保持される。さらに、ラッチ回路（17）の出力値Ｙは
比較回路（20）及び（21）に供給され、ラッチ回路（1
8）の出力値Ｘは比較回路（20）に供給される。
（17）でフリップフロップ（19）の出力信号の立上りの
タイミングでラッチされて、ラッチ回路（17）の出力に
はそのラッチした時の計数値Ｃが値Ｙとして保持され
る。また、ラッチ回路（17）の出力値Ｙはラッチ回路
（18）に入力され、同じくフリップフロップ（19）の出
力信号の立上りのタイミングでラッチされて、ラッチ回
路（18）にはそのラッチした時のＹの値が出力値Ｘとし
て保持される。さらに、ラッチ回路（17）の出力値Ｙは
比較回路（20）及び（21）に供給され、ラッチ回路（1
8）の出力値Ｘは比較回路（20）に供給される。
ここで比較回路（20）は、垂直同期信号ＶSYの１周期
間隔の立上り時点での水平同期信号ＨSYの位相の差の絶
対値が90°〜270°である時は、その映像信号がインタ
ーレースであると判別して判別信号I/をハイレベル
「１」にする。これは入力値であるＸとＹとが、 90°＜360°|X−Y|/N＜270° である時、即ち N/4＜|X−Y|＜3N/4 ‥‥（１） である時は比較回路（20）の判別信号I/はハイレベル
となり、入力値ＸとＹとが式（１）を充足しない時は判
別信号I/はローレベルとなることを意味する。次に比
較回路（21）は、垂直同期信号ＶSYの立上りの時点での
水平同期信号ＨSYの位相が90°〜270°である時はそれ
以後の映像信号は偶数フィールドであると判別して、そ
の出力信号としての判別信号/Eをハイレベル「０」に
保つ。これは入力値Ｙが、 90°＜360°Y/N＜270° である時、即ち N/4＜Ｙ＜3N/4 ‥‥（２） である時は比較回路（21）からの判別信号/Eがハイレ
ベルとなり、入力値Ｙが式（２）を充足しない時は判別
信号/Eはローレベルとなりそれ以後の映像信号が奇数
フィールドであることを示すことを意味する。両比較回
路（20）及び（21）から出力される判別信号I/及び
/Eはそれぞれ出力端子（22）及び（23）に導かれ、そこ
から後続の処理回路に出力されている。
間隔の立上り時点での水平同期信号ＨSYの位相の差の絶
対値が90°〜270°である時は、その映像信号がインタ
ーレースであると判別して判別信号I/をハイレベル
「１」にする。これは入力値であるＸとＹとが、 90°＜360°|X−Y|/N＜270° である時、即ち N/4＜|X−Y|＜3N/4 ‥‥（１） である時は比較回路（20）の判別信号I/はハイレベル
となり、入力値ＸとＹとが式（１）を充足しない時は判
別信号I/はローレベルとなることを意味する。次に比
較回路（21）は、垂直同期信号ＶSYの立上りの時点での
水平同期信号ＨSYの位相が90°〜270°である時はそれ
以後の映像信号は偶数フィールドであると判別して、そ
の出力信号としての判別信号/Eをハイレベル「０」に
保つ。これは入力値Ｙが、 90°＜360°Y/N＜270° である時、即ち N/4＜Ｙ＜3N/4 ‥‥（２） である時は比較回路（21）からの判別信号/Eがハイレ
ベルとなり、入力値Ｙが式（２）を充足しない時は判別
信号/Eはローレベルとなりそれ以後の映像信号が奇数
フィールドであることを示すことを意味する。両比較回
路（20）及び（21）から出力される判別信号I/及び
/Eはそれぞれ出力端子（22）及び（23）に導かれ、そこ
から後続の処理回路に出力されている。
次に、入力映像信号がノンインターレースの場合の、
本例の判別回路の作用を説明するに、ノンインターレー
スの場合には映像信号から分離された水平同期信号ＨSY
と垂直同期信号ＶSYとは第２図Ａ及びＢに示す様に、そ
の立上りの位相関係は常にほぼ一定に設定されている。
本例の判別回路の作用を説明するに、ノンインターレー
スの場合には映像信号から分離された水平同期信号ＨSY
と垂直同期信号ＶSYとは第２図Ａ及びＢに示す様に、そ
の立上りの位相関係は常にほぼ一定に設定されている。
先ず垂直同期信号ＶSYの立上り時点ｔ＝ｔ4（第２図
Ｂ）において、水平同期信号ＨSYの位相が計数値ＹOと
してラッチ回路（17）に保持され、その時のラッチ回路
（17）の出力値Ｙ（＝Ｙ0と仮定する）はラッチ回路（1
8）に保持されるので、比較回路（20）に入力される信
号値Ｘ及びＹの値は共にＹOとなる。ここで、水平同期
信号ＨSYと垂直同期信号ＶSYの立上りの時間差Δｔは
（第２図Ｂ）、水平同期信号ＨSYの１周期1Hに対して、
Δｔ≪1Hとなる様に設定されているため、 Ｙ0〜Ｎ ‥‥（３） が成立している。この場合、Ｘ−Ｙ＝０であり、比較回
路（20）の出力である判別信号I/はローレベル（第２
図Ｅ）となり、判別回路は正常に動作している。同様
に、垂直同期信号ＶSYの立上り時点ｔ5（第２図Ｂ）に
おいても信号値Ｘ及びＹの値は共にＹ0となるため、判
別信号I/はローレベルのままである。
Ｂ）において、水平同期信号ＨSYの位相が計数値ＹOと
してラッチ回路（17）に保持され、その時のラッチ回路
（17）の出力値Ｙ（＝Ｙ0と仮定する）はラッチ回路（1
8）に保持されるので、比較回路（20）に入力される信
号値Ｘ及びＹの値は共にＹOとなる。ここで、水平同期
信号ＨSYと垂直同期信号ＶSYの立上りの時間差Δｔは
（第２図Ｂ）、水平同期信号ＨSYの１周期1Hに対して、
Δｔ≪1Hとなる様に設定されているため、 Ｙ0〜Ｎ ‥‥（３） が成立している。この場合、Ｘ−Ｙ＝０であり、比較回
路（20）の出力である判別信号I/はローレベル（第２
図Ｅ）となり、判別回路は正常に動作している。同様
に、垂直同期信号ＶSYの立上り時点ｔ5（第２図Ｂ）に
おいても信号値Ｘ及びＹの値は共にＹ0となるため、判
別信号I/はローレベルのままである。
次に、垂直同期信号ＶSYの立上り時点ｔ6（第２図
Ｂ）において、水平同期信号ＨSYが正規の信号（13a）
から第２図Ａの様に偏位したと仮定すると、ラッチ回路
（17）には値Ｙ1がラッチされこの値が出力値Ｙとな
る。ここで、仮定より Ｙ1〜０ ‥‥（４） が成立している。この場合、ラッチ回路（18）には値Ｙ
0が保持されるため、出力値ＸはＹ0となるが式（３）及
び（４）より |X−Y|＝|Y0−Ｙ1｜〜Ｎ が成立し、式（１）の条件は充足されないので、比較回
路（20）の出力信号である判別信号I/は第２図Ｅに示
す様にローレベルのままであり、本例の回路は水平同期
信号ＨSYの周期に変動があっても誤動作しないことがわ
かる。
Ｂ）において、水平同期信号ＨSYが正規の信号（13a）
から第２図Ａの様に偏位したと仮定すると、ラッチ回路
（17）には値Ｙ1がラッチされこの値が出力値Ｙとな
る。ここで、仮定より Ｙ1〜０ ‥‥（４） が成立している。この場合、ラッチ回路（18）には値Ｙ
0が保持されるため、出力値ＸはＹ0となるが式（３）及
び（４）より |X−Y|＝|Y0−Ｙ1｜〜Ｎ が成立し、式（１）の条件は充足されないので、比較回
路（20）の出力信号である判別信号I/は第２図Ｅに示
す様にローレベルのままであり、本例の回路は水平同期
信号ＨSYの周期に変動があっても誤動作しないことがわ
かる。
次に、入力映像信号がインターレースの場合の本例の
判別回路の作用を説明するに、インターレースの場合に
は水平同期信号ＨSYと垂直同期信号ＶSYとは第３図Ａ及
びＢに示す様に、その立上りの位相関係が奇数フィール
ドに入る直前ではほぼ同相であるのに対して、偶数フィ
ールドに入る直前ではほぼ180°位相がずれている。
判別回路の作用を説明するに、インターレースの場合に
は水平同期信号ＨSYと垂直同期信号ＶSYとは第３図Ａ及
びＢに示す様に、その立上りの位相関係が奇数フィール
ドに入る直前ではほぼ同相であるのに対して、偶数フィ
ールドに入る直前ではほぼ180°位相がずれている。
先ず垂直同期信号ＶSYの立上り時点ｔ＝ｔ7（第３図
Ｂ）において、水平同期信号ＨSYの位相が計数値Ｙ0と
してラッチ回路（17）に保持され出力値となり、その直
前の値Ｙ2（〜N/2と仮定する）はラッチ回路（18）の出
力値Ｘとして保持される（第３図Ｄ）。従って、式
（３）より |X−Y|＝|Y2−Ｙ0｜〜N/2 が成立し、比較回路（20）の出力信号としての判別信号
I/は第３図Ｅに示す様にハイレベルとなり、入力映像
信号がインターレースであることを示す。次に垂直同期
信号ＶSYの立上り時点ｔ8（第３図Ｂ）においては、水
平同期信号ＨSYの位相はほぼ180°であり計数値Ｙ2（〜
N/2）がラッチ回路（17）の出力値Ｙになり、ラッチ回
路（18）の出力値Ｘの値はその直前のＹの値であるＹ0
となる（第３図Ｄ）。従って、 |X−Y|＝|Y0−Ｙ2｜〜N/2 が成立し、判別信号I/はハイレベルのままである。同
様に、垂直同期信号ＶSYの立上り時点ｔ9（第３図Ｂ）
では、Ｘ及びＹの値がそれぞれＹ2及びＹ0となるだけで
あり、比較回路（20）からの判別信号I/はハイレベル
を保つ。
Ｂ）において、水平同期信号ＨSYの位相が計数値Ｙ0と
してラッチ回路（17）に保持され出力値となり、その直
前の値Ｙ2（〜N/2と仮定する）はラッチ回路（18）の出
力値Ｘとして保持される（第３図Ｄ）。従って、式
（３）より |X−Y|＝|Y2−Ｙ0｜〜N/2 が成立し、比較回路（20）の出力信号としての判別信号
I/は第３図Ｅに示す様にハイレベルとなり、入力映像
信号がインターレースであることを示す。次に垂直同期
信号ＶSYの立上り時点ｔ8（第３図Ｂ）においては、水
平同期信号ＨSYの位相はほぼ180°であり計数値Ｙ2（〜
N/2）がラッチ回路（17）の出力値Ｙになり、ラッチ回
路（18）の出力値Ｘの値はその直前のＹの値であるＹ0
となる（第３図Ｄ）。従って、 |X−Y|＝|Y0−Ｙ2｜〜N/2 が成立し、判別信号I/はハイレベルのままである。同
様に、垂直同期信号ＶSYの立上り時点ｔ9（第３図Ｂ）
では、Ｘ及びＹの値がそれぞれＹ2及びＹ0となるだけで
あり、比較回路（20）からの判別信号I/はハイレベル
を保つ。
ここで、垂直同期信号ＶSYの立上り時点ｔ10（第３図
Ｂ）の近傍で水平同期信号ＨSYが正規の信号（13a′）
から第３図Ａに示す様に計数値換算で±α（周期変動で
は±αH/N）変動したと仮定すると、信号ＶSYの立上り
時点ｔ10での水平同期信号ＨSYの位相に相等する計数値
ＣはＹ3となり、 Ｙ3＝Ｙ2±α ‥‥（５） で表わせる。このＹ3がラッチ回路（17）の出力値Ｙと
なり、その直前のＹの値であるＹ0がラッチ回路（18）
の出力値Ｘとなるため、Ｙ0＝Ｎ−1,Y2＝N/2−１とする
と、式（５）より |X−Y|＝|Y0−Ｙ3｜＝N/2α ‥‥（６） が成立する。従って、水平同期信号ＨSYの位相の変動が
±90°より小さければ０α＜N/4が成り立つので、式
（６）より N/4＜|X−Y|,3N/4 が充足されているため、比較回路（20）からの判別信号
I/はハイレベルを維持する。
Ｂ）の近傍で水平同期信号ＨSYが正規の信号（13a′）
から第３図Ａに示す様に計数値換算で±α（周期変動で
は±αH/N）変動したと仮定すると、信号ＶSYの立上り
時点ｔ10での水平同期信号ＨSYの位相に相等する計数値
ＣはＹ3となり、 Ｙ3＝Ｙ2±α ‥‥（５） で表わせる。このＹ3がラッチ回路（17）の出力値Ｙと
なり、その直前のＹの値であるＹ0がラッチ回路（18）
の出力値Ｘとなるため、Ｙ0＝Ｎ−1,Y2＝N/2−１とする
と、式（５）より |X−Y|＝|Y0−Ｙ3｜＝N/2α ‥‥（６） が成立する。従って、水平同期信号ＨSYの位相の変動が
±90°より小さければ０α＜N/4が成り立つので、式
（６）より N/4＜|X−Y|,3N/4 が充足されているため、比較回路（20）からの判別信号
I/はハイレベルを維持する。
また偶奇フィールドの判別信号/Eは、垂直同期信号
ＶSYの各立上り時点でのラッチ回路（17）の出力値Ｙ
（第３図Ｄ）が式（２）を充足する場合のみハイレベル
となるため、第３図Ｆに示す様に垂直同期信号ＶSYの立
上り時点ｔ8及びｔ10でハイレベルに転じ、以後のフィ
ールドが偶数フィールドであることを正しく示してい
る。特に垂直同期信号ＶSYの立上り時点ｔ10では水平同
期信号ＨSYの周期変動で出力値ＹはＹ3（〜N/2±α）と
なるが、周変動が±90°以内であればほぼ式（２）が充
足されるので、偶奇フィールドの判別信号/Eはハイレ
ベルを維持する。
ＶSYの各立上り時点でのラッチ回路（17）の出力値Ｙ
（第３図Ｄ）が式（２）を充足する場合のみハイレベル
となるため、第３図Ｆに示す様に垂直同期信号ＶSYの立
上り時点ｔ8及びｔ10でハイレベルに転じ、以後のフィ
ールドが偶数フィールドであることを正しく示してい
る。特に垂直同期信号ＶSYの立上り時点ｔ10では水平同
期信号ＨSYの周期変動で出力値ＹはＹ3（〜N/2±α）と
なるが、周変動が±90°以内であればほぼ式（２）が充
足されるので、偶奇フィールドの判別信号/Eはハイレ
ベルを維持する。
この様に本例の判別回路によれば、水平同期信号ＨSY
の周期変動が±90°以内であれば、誤動作することなく
判別信号I/及び/Eを生成できるという利益がある。
の周期変動が±90°以内であれば、誤動作することなく
判別信号I/及び/Eを生成できるという利益がある。
また、本例の判別回路では比較回路（20）は式（１）
が充足される場合に映像信号がインターレースであると
判別したが、本発明はこれに限定されるものではなく、
例えば、|X−Y|の値がN/4又は3N/4に近接した場合には
警報信号を出力する様にしてもよい。更に、比較回路
（21）においてはＹの値に一定のオフセット値を加える
様にしてもよい。
が充足される場合に映像信号がインターレースであると
判別したが、本発明はこれに限定されるものではなく、
例えば、|X−Y|の値がN/4又は3N/4に近接した場合には
警報信号を出力する様にしてもよい。更に、比較回路
（21）においてはＹの値に一定のオフセット値を加える
様にしてもよい。
尚、本発明映像信号の判別回路は上述の実施例に限定
されず、本発明の要旨を逸脱しない範囲で変更が可能で
あることは勿論である。
されず、本発明の要旨を逸脱しない範囲で変更が可能で
あることは勿論である。
本発明の映像信号の判別回路は、上述の様に垂直同期
信号の変化時点での水平同期信号の位相を分解能360°/
Nで特定できるので、その水平同期信号に周期変動があ
っても、適当な演算比較を施すことによりその映像信号
がインターレースであるか否か、又はインターレースの
場合には偶数若しくは奇数のいずれのフィールドである
かを正確に判別できる。
信号の変化時点での水平同期信号の位相を分解能360°/
Nで特定できるので、その水平同期信号に周期変動があ
っても、適当な演算比較を施すことによりその映像信号
がインターレースであるか否か、又はインターレースの
場合には偶数若しくは奇数のいずれのフィールドである
かを正確に判別できる。
第１図は本発明映像信号の判別回路の一実施例を示す構
成図、第２図は第１図例における映像信号がノンインタ
ーレースである場合の各部信号波形図、第３図は第１図
例における映像信号がインターレースである場合の各部
信号波形図、第４図は従来の判別回路の一例を示す構成
図、第５図は第４図の従来例における各部信号波形図、
第６図は従来の判別回路の他の例を示す構成図である。 （15）はPLL回路、（16）はＮ分周カウンタ、（17）及
び（18）は夫々ラッチ回路、（19）はＤ型フリップフロ
ップ、（20）は比較回路、（21）は他の比較回路であ
る。
成図、第２図は第１図例における映像信号がノンインタ
ーレースである場合の各部信号波形図、第３図は第１図
例における映像信号がインターレースである場合の各部
信号波形図、第４図は従来の判別回路の一例を示す構成
図、第５図は第４図の従来例における各部信号波形図、
第６図は従来の判別回路の他の例を示す構成図である。 （15）はPLL回路、（16）はＮ分周カウンタ、（17）及
び（18）は夫々ラッチ回路、（19）はＤ型フリップフロ
ップ、（20）は比較回路、（21）は他の比較回路であ
る。
Claims (1)
- 【請求項１】映像信号の水平同期信号を一方の入力とす
るPLL回路と、該PLL回路の出力を分周してその分周信号
を前記PLL回路の他方の入力とするカウンタと、前記映
像信号の垂直同期信号に同期して前記カウンタの計数値
をラッチする第１のラッチ回路と、前記垂直同期信号に
同期して前記第１のラッチ回路の保持値をラッチする第
２のラッチ回路とを有し、 前記第１及び第２のラッチ回路の保持値により前記映像
信号がインターレースであるか否か、又はインターレー
スである時は偶数若しくは奇数のいづれのフィールドで
あるかを判別するようにしたことを特徴とする映像信号
の判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056977A JP2692112B2 (ja) | 1988-03-10 | 1988-03-10 | 映像信号の判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056977A JP2692112B2 (ja) | 1988-03-10 | 1988-03-10 | 映像信号の判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230094A JPH01230094A (ja) | 1989-09-13 |
| JP2692112B2 true JP2692112B2 (ja) | 1997-12-17 |
Family
ID=13042572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63056977A Expired - Lifetime JP2692112B2 (ja) | 1988-03-10 | 1988-03-10 | 映像信号の判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692112B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150382A (ja) * | 1990-10-11 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 自動周波数制御回路 |
| JP3483012B2 (ja) * | 1994-07-01 | 2004-01-06 | 新光電気工業株式会社 | セラミック基板製造用焼結体、セラミック基板およびその製造方法 |
-
1988
- 1988-03-10 JP JP63056977A patent/JP2692112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01230094A (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| US5686968A (en) | Synchronizing signal generation circuit | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JPS63132288A (ja) | 画像表示装置用サンプリングクロツク発生装置 | |
| JP3989880B2 (ja) | Ｐｌｌ回路及び映像表示装置 | |
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| JPS63272177A (ja) | フイ−ルド判別回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| KR950007610B1 (ko) | 텔레비젼 수상기의 2배속 편향동기신호발생 시스템 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPS6161755B2 (ja) | ||
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP2002158890A (ja) | 位相ロック検出装置および位相ロック検出方法、並びにそれを用いた画像処理装置 | |
| JPH04259176A (ja) | アクティブマトリクスｌｃｄセルの駆動方式 | |
| JPH04263293A (ja) | 水平周波数判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |