KR100467520B1 - 회로보호기능을갖는액정표시장치용구동회로 - Google Patents

Abstract

액정 표시 장치용 구동 회로에서, 수평 동기 신호를 계수 및 복호하고, 복호된 신호와 수직 동기 신호로 한 프레임 내에서 일정 기간동안에 동일한 로직 레벨을 출력하는 논리 회로를 구성하여, 상기한 일정 기간동안에 잡음에 의한 수직 동기 신호가 인가되더라도 게이트 라인이 구동되지 않도록 하였다.

Description

회로 보호 기능을 갖는 액정 표시 장치용 구동 회로

이 발명은 액정 표시 장치(liquid crystal display)에 관한 것으로서, 보다 상세하게는 액정 표시 장치 표시용 구동 회로에 관한 것이다.

오늘날 평판 표시 장치로 널리 이용되는 액정 표시 장치는 반응 속도, 휘도, 대비비 등에서 다른 평판 표시 장치에 비해 우수한 특성을 나타낸다. 이러한 액정 표시 장치를 구동하기 위한 구동 회로는 타이밍(timing) 제어부, 계조 전압 발생부, 소스(source) 구동 소자 및 게이트(gate) 구동 소자 등으로 되어있다.

타이밍 제어부는 컴퓨터 등의 화상 신호 제어부로부터 디지털 화상 신호와 수평 동기 신호 및 수직 동기 신호를 받아서 구동 소자가 요구하는 디지털 신호를 만든다. 여기서 수평 동기 신호는 화상 신호를 표시 화면의 수평 라인 즉 게이트 라인 별로 구별하여 주는 신호이고, 수직 동기 신호는 한 화면 전체, 즉 프레임(frame)별로 구별하여 주는 신호이다.

계조 전압 발생부에서는 계조 전압을 만들어 소스 구동 소자로 인가하며, 소스 구동 소자는 타이밍 제어부로부터 받은 디지털 화상 신호에 맞는 계조 전압을 액정 패널로 출력한다.

게이트 구동 소자는 소스 구동 소자로부터의 계조 전압이 액정 패널의 각 화소로 전달되는 것을 제어한다. 즉, 액정 패널(panel)의 개개의 게이트 라인을 차례대로 동작시켜 계조 전압이 인가될 화소를 선택한다. 이 때 각 게이트 라인을 동작시키는 게이트 온(on) 신호를 제한하는 게이트 출력 제어(gate output enable) 신호가 있는데, 이 신호는 각 라인간의 신호 간섭을 막기 위해 사용되며, 통상적으로 이 신호가 하위 레벨(low level)일 때 게이트 온 전압이 인가되고 상위 레벨(high level)일 때 게이트 오프(off) 전압이 인가된다.

이러한 액정 표시 장치가 구동을 시작할 때나 화상 신호 모드(graphic mode)를 변환할 때 잡음 등에 의해서 이상 동작이 발생할 수 있다. 즉 잡음에 의해 수직 동기 신호가 발생할 수 있는데, 이럴 경우 수직 동기 신호의 주기가 정상값보다 짧아지면서 한 프레임 내의 게이트 라인 구동을 끝내지 못한 상태에서 다시 다음 프레임의 게이트 라인의 구동이 시작되는 현상이 발생할 수 있다. 이러한 현상이 발생되면 게이트 구동 소자에서 동시에 두 라인 이상이 온 되는 경우가 발생되는데, 이 때 과전류가 흘러서 구동 소자를 파손시킬 수 있다.

이러한 문제를 해결하기 위하여 첫 프레임 주기에서는 게이트 라인 신호가 일정 개수만큼 발생한 후에만 게이트 온 신호가 인가되도록 하는 방법이 사용되어 왔다. 이 방법은 두 번째 수직 시작 신호가 입력되어야만 정상적으로 게이트 온 신호가 인가되므로 첫 프레임의 초기에 발생하는 이상 수직 동기 신호에 영향을 받지 않는다. 이 때 게이트 라인 신호의 개수는 화상 신호 모드에 따라 달리 정해진다.

그러나 이러한 방법은 액정 표시 장치가 처음 구동을 시작할 때에만 동작되기 때문에 계속적인 동작 상태에서 발생하는 이상 신호의 문제를 해결할 수는 없다.

이 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 액정 표시 장치가 구동하기 시작하는 시점뿐만 아니라 구동 중에 화상 신호 모드 변환 등에 의한 잡음으로 인하여 이상 신호를 발생시켜도 구동 회로를 보호할 수 있도록 하는 것이다.

이러한 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치용 구동 회로는 타이밍 제어부에 구동 소자 보호 회로를 내장한다. 이 구동 소자 보호 회로는 계수 및 복호기(counter and decoder)와 래치(latch) 회로로 구성된다.

계수 및 복호기는 외부로부터 수평 동기 신호와 수직 동기 신호를 입력받아 매 프레임마다 수평 동기 신호를 계수하고 계수된 값에 해당하는 값을 복호하여 해당 출력단으로 로직 신호를 출력한다. 이 때 계수 및 복호기는 두 개의 계수값만을 복호하여 출력하여 래치 회로에 인가하며, 이 두 개의 계수값 범위는 수직 동기 신호가 발생해서는 안되는 기간을 의미한다.

래치 회로는 계수 및 복호기의 출력단으로부터의 로직 신호와 수직 동기 신호를 입력받아 한 프레임 내에서 일정 계수 기간동안은 항상 동일한 레벨의 로직 신호를 만들어, 이 로직 신호로 게이트 출력 제어 신호를 마스킹(masking)한다. 따라서 상기한 계수 기간동안에 수직 동기 신호가 입력되면 게이트 라인 구동이 되지 않도록 한다.

이러한 구동 소자 보호 회로는 잡음 등에 기인한 이상 신호가 수직 동기 신호로 입력될 경우 이에 의해 게이트 라인이 이중으로 구동되는 것을 방지한다.

이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.

도 1에 본 발명의 실시예에 따른 액정 표시 장치용 구동 회로에서 구동 소자 보호 회로를 나타내었다. 이 보호 회로는 액정 표시 장치용 구동 회로에서 타이밍 제어부에 내장되며, 컴퓨터 등의 화상 신호 제어부에서 인가된 수직 동기 신호와 수평 동기 신호를 받아 게이트 출력 제어 신호를 제한하는 역할을 한다.

도 1에서와 같이, 본 발명에 따른 구동 소자 보호 회로는 수직 동기 신호 Vsync와 수평 동기 신호 Hsync를 클럭(clock) 입력 CLK0과 클리어(clear) 입력 CLR0으로 받아 정해진 계수값의 출력단으로 상위 레벨을 출력하는 계수 및 복호기(counter and decoder)(10)와, 이 출력 레벨을 클럭 입력 CLK1과 리셋 입력 RS1로 받아서 일정 레벨로 래치된 신호를 출력하는 제1 플리플롭(flipflop)(20)과, 제1 플리플롭(20)의 반전 출력

과 수직 동기 신호 Vsync 및 시스템 리셋(reset) 신호 RST를 각각 입력단 D2와 클럭 입력 CLK2 및 리셋 입력 RS2로 입력받아 게이트 출력 제어 신호 OE를 제어하는 반전 출력

를 발생하는 제2 플리플롭(30)과, 게이트 출력 제어 신호 OE 및 제2 플리플롭의 반전 출력

를 받아 이들을 논리적으로 합한 신호를 발생하여 게이트 출력 신호 OE의 마스킹 신호 OE_O를 출력하는 논리합 게이트(or gate)(40)로 되어있다. 결국 마스킹 신호 OE_O가 게이트 라인의 온 및 오프를 결정하게 된다.

이 때, 계수 및 복호기(10)에서는 2048진 계수기를 사용하고, 제1 및 제2 플리플롭(20, 30)은 모두 D-플리플롭을 사용한다.

도 2에 상기한 구동 소자 보호 회로의 동작을 나타내는 타이밍 도를 도시하였다. 도 1과 도 2를 참조로 하여 구동 소자 보호 회로의 동작을 설명한다.

먼저 수평 동기 신호 Hsync 및 수직 동기 신호 Vsync가 각각 계수 및 복호기(10)의 클럭 CLK0 및 클리어 CLR0으로 입력되어, 한 번의 수직 동기 신호 Vsync가 입력되는 동안에 입력된 수평 동기 신호 Hsync를 계수한다. 이는 한 프레임 내에서의 게이트 라인의 수를 세는 것이다. 제10 수평 동기 신호 Hsync가 입력되면 계수 및 복호기(10)의 제10 출력 단자에서 상위 레벨이 출력되고, 마찬가지로 제820 수평 동기 신호 Hsync가 입력되면 제820 출력 단자에서 상위 레벨이 출력된다. 만일 계수 및 복호기(10)가 한 프레임 내의 모든 수평 동기 신호 Hsync의 개수를 계수하기 전에 수직 동기 신호 Vsync가 클리어 CLR0 단자로 입력되면 처음부터 다시 수평 신호의 개수를 센다.

이들 상위 레벨 출력들은 각각 제1 플리플롭(20)의 클럭 CLK1과 리셋 RS1 입력으로 인가된다. 제10 출력단 신호가 입력되면, VCC 신호에 의해 제1 플리플롭(20)의 입력단 D1에 입력된 상위 레벨 신호는 반전 출력

을 하위 레벨로 유지시키고, 제820 출력단 신호가 입력되면 반전 출력

을 상위 레벨로 변환시킨다. 즉, 제10 에서 제820 수평 동기 신호 Hsync의 기간동안 제1 플리플롭의(20) 반전 출력

을 하위 레벨로 유지시킨다.

반전 출력

, 수직 동기 신호 Vsync 및 시스템 리셋 신호 RST가 각각 제2 플리플롭(30)의 입력 D2, 클럭 입력 CLK2 및 리셋 입력 RS2로 인가된다. 따라서 수직 동기 신호 Vsync가 입력될 때마다 반전 출력

의 레벨을 다시 반전하여 반전 출력

로 출력한다.

논리합 게이트(40)에 의해 반전 출력

와 게이트 출력 제어 신호 OE의 논리합 되어 게이트 출력 제어 신호 OE의 마스킹 신호 OE_O가 출력된다.

도 2에서 Ve로 표시한 수직 동기 신호 Vsync와 같이, 제10에서 제820 수평 동기 신호 Hsync 사이에서 수직 동기 신호 Vsync가 발생되면 계수 및 복호기(10)는 한 프레임을 끝내기 전에 클리어 되어 처음부터 다시 계수를 시작하므로 제1 플리플롭(20)의 반전 출력

은 계속해서 하위 레벨을 유지한다. 이 때 수직 동기 신호 Ve는 제2 플리플롭의 클럭 CLK2로 인가되어 반전 출력

는 상위 레벨로 변환된다. 따라서 마스킹 신호 OE_O는 게이트 출력 제어 신호 OE의 레벨과 상관없이 항상 상위 레벨을 유지하므로, 액정 표시 장치에서 각 화소의 게이트에 온 전압이 인가되지 않는다. 계속해서, 계수 및 복호기가 제820 수평 동기 신호 Hsync 까지 계수를 끝내고 제820 단자로 상위 레벨을 출력하면 제1 플리플롭(20)의 반전 출력

은 상위 레벨로 변환되고, 이 후 새로운 수직 동기 신호 Vsync가 제2 플리플롭(30)의 클럭 CLK2로 인가되면 반전 출력

는 하위 레벨로 변환되어 마스킹 신호 OE_O가 게이트 출력 제어 신호 OE와 동일하게 동작되어 정상적인 게이트 라인의 구동이 가능하게 된다.

이와 같이 수직 동기 신호 Vsync가 제10에서 제820 수평 동기 신호 Hsync 사이에서 발생되면 잘못된 신호로 판단하여 게이트 출력 제어 신호 OE가 항상 온 상태로 되는 마스킹 신호 OE_O를 출력함으로써 두 개 이상의 게이트 라인이 동시에 동작하는 것을 막을 수 있다. 이 때, 제10과 제820의 수평 동기 신호 Hsync를 선택한 것은 이들 사이의 기간 외에 입력되는 수직 동기 신호 Vsync만을 정상적인 수직 동기 신호 Vsync로 판정한다는 것을 의미하며, 이 숫자는 화상 신호 모드에 따라 가변될 수 있다.

또한 초기 상태에서는 제2 플리플롭(30)의 입력단 D2는 하위 레벨을 유지하고 있고, 첫 수직 동기 신호 Vsync가 클럭 CLK2로 입력되면 반전 출력

는 상위 레벨로 출력되어 게이트 출력 신호 OE를 마스킹하여 상위 레벨의 OE_O를 출력한다. 따라서 이 때에도 게이트 라인이 동작되지 않기 때문에 초기 구동시에도 잡음에 의한 이상 신호에 영향을 받지 않는다.

상기한 바와 같이, 본 발명에 따른 액정 표시 장치용 구동 회로는 구동 소자 보호 회로를 내장함으로써 시스템의 구동 중에 잡음 등에 의한 이상 신호의 발생에 기인하여 게이트 라인이 이중으로 동작되는 것을 방지할 수 있다. 따라서 과전류에 의한 구동 회로의 손상을 방지할 수 있다.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 구동 회로에서 구동 소자 보호 회로를 도시한 것이고,

도 2는 도 1의 회로의 동작을 나타내는 타이밍도(timing diagram)를 나타낸 것이다.

Claims (6)

1. 수평 동기 신호와 수직 동기 신호를 입력받아 상기 수직 동기 신호를 기준으로 상기 수평 동기 신호를 계수하고 계수된 값이 제1 기준값 및 제2 기준값에 해당하면 제1 기준 신호 및 제2 기준 신호를 각각 출력하는 계수 및 복호기, 그리고

   상기 제1 및 제2 기준 신호와 상기 수직 동기 신호를 입력받으며, 상기 제1 기준 신호를 입력받은 후 상기 제2 기준 신호를 입력받기 전에 상기 수직 동기 신호가 인가되면 게이트 라인의 구동을 차단하는 디스에이블 신호를 출력하는 래치 회로

   를 포함하는 액정 표시 장치용 구동 회로.
2. 제1항에서,

   상기 래치 회로는 리셋 신호를 더 입력받으며, 상기 리셋 신호가 인가된 후부터 두 개의 상기 수직 동기 신호를 입력받을 때까지 상기 디스에이블 신호를 출력하는 액정 표시 장치용 구동 회로.
3. 제2항에서,

   상기 제1 및 제2 기준값은 화상 신호 모드에 따라 설정되는 액정 표시 장치용 구동 회로.
4. 제2항에서,

   상기 제1 및 제2 기준값은 각각 10 및 820인 액정 표시 장치용 구동 회로.
5. 제2항에서,

   상기 계수 및 복호기는 상기 수평 동기 신호를 클록 단자로 입력받고 상기 수직 동기 신호를 클리어 단자로 입력받는 액정 표시 장치용 구동 회로.
6. 제2항에서,

   상기 래치 회로는,

   상기 계수 및 복호기로부터의 제1 및 제2 기준 신호를 각각 클록 단자와 리 셋 단자로 입력받고 상위 로직 레벨을 데이터 입력 단자로 입력받는 제1 플리플롭,

   상기 제1 플리플롭의 반전 출력을 데이터 입력 단자로 입력받고 상기 수직 동기 신호를 클록 단자로 입력받으며 상기 리셋 신호를 리셋 단자로 입력받는 제2 플리플롭, 그리고

   상기 게이트 라인의 구동을 제어하는 게이트 출력 제어 신호를 상기 제2 플리플롭의 반전 출력 신호로 마스킹하여 상기 디스에이블 신호를 출력하는 논리합 게이트

   를 포함하는 액정 표시 장치용 구동 회로.

Images