KR960016265B1 - 디지털 키폰의 제어용 집적 회로 - Google Patents

디지털 키폰의 제어용 집적 회로 Download PDF

Info

Publication number
KR960016265B1
KR960016265B1 KR1019930031000A KR930031000A KR960016265B1 KR 960016265 B1 KR960016265 B1 KR 960016265B1 KR 1019930031000 A KR1019930031000 A KR 1019930031000A KR 930031000 A KR930031000 A KR 930031000A KR 960016265 B1 KR960016265 B1 KR 960016265B1
Authority
KR
South Korea
Prior art keywords
data
latch
unit
key
decoding
Prior art date
Application number
KR1019930031000A
Other languages
English (en)
Other versions
KR950022543A (ko
Inventor
박병민
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019930031000A priority Critical patent/KR960016265B1/ko
Publication of KR950022543A publication Critical patent/KR950022543A/ko
Application granted granted Critical
Publication of KR960016265B1 publication Critical patent/KR960016265B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/2245—Management of the local loop plant

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

없음.

Description

디지털 키폰의 제어용 집적 회로
제 1 도는 본 발명에 따른 디지털 키폰의 제어용 집적 회로의 일 실시예를 나타낸 블록도.
제 2 도는 제 1 도에 따른 신호를 나타낸 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙 처리 장치2 : 먹스
3 : 키 매트릭스4 : 그래픽 라인
5 : 디스플레이부6 : 제 1 복호화부
7 : 제 1 래치부8 : 제 2 래치부
9 : 제 3 래치부10 : 제 2 복호화부
11 : 제 1 버퍼12 : 제 2 버퍼
13 : 제어용 집적 회로
본 발명은 디지털 키폰(Digital keyphone)의 제어용 게이트 어레이(Control gate array) 집적 회로(Integrated Circuit ; IC)(Custom IC)에 관한 것으로, 특히, 디지털 키폰에서 발생되는 각종 주변 이벤트(Phripheral event)를 쉽게 구현하도록 설계하기에 적합한 디지털 키폰의 제어용 집적 회로에 관한 것이다.
종래 키본 시스템의 전용 단말기, 즉 디지털 키폰 내의 PCB(Printed Circuit Board)에는 각 기능을 갖는 집적 회로가 다수 형성되어 있다.
예를 들면, 상술한 PCB에 형성된 디코더 로직(Decoder logic), 버퍼(Buffer) 그리고 래치 로직(Latch logic)은 키 스캐닝(Key scanning)회로로 사용되고 래치, 디코더 로직 그리고 익스클루시브(Exclusive) 논리합 회로는 LCD(Liquid Crystal Display) 표시 장치로 사용되며, 컨버터 로직(Converter logic)은 시리얼 데이터 동기(Serial data Synchronization) 회로로 사용되는 등 각 기능에 따른 각 집적 회로가 각각 형성되어 디지털 키폰에서 발생되는 각종 주변 이벤트를 구현한다.
그러나, 이와 같은 종래의 있어서는 디지털 키폰에서 발생되는 각종 주변 이벤트를 구현하기 위해서 PCB상에 집적 회로가 여러개 소요됨으로써 PCB상의 면적이 많이 필요하고 장애 발생시, 각 집적 회로를 추적해야 하므로 유지 보수가 어려우며, 설계하기가 복잡해지는 결점이 있다.
본 발명은 이와 같은 종래의 결점을 해결하기 위해서 안출한 것으로, 각 기능을 갖춘 집적 회로를 하나의 칩(Chip)에 집적화함으로써 설계를 간편하게 할 수 있는 디지털 키폰의 제어용 집적 회로를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 일정 어드레스(Address) 영역에서 어드레스 데이터에 따라 래치 인에이블 신호(Latch enable signal)를 출력하는 제 1 복호화부와, 제 1 복호화부에 접속되어 일정 어드레스에서 수행되는 각 주변 이벤트를 제어하기 위한 데이터를 래치하는 제 1 래치부와, 제 1 복호화부의 신호를 인가받아 일정 어드레스에서 수행되는 각 주변 이벤트를 제어하기 위한 데이터를 래치하는 제 2 래치부와, 제 1 복호화부에 접속되어 일정 어드레스 영역에서 수행되는 각 주변 이벤트를 제어하기 위한 데이터를 래치하는 제 3 래치부와, 제 1 복호화부와 제 3 래치부 사이에 접속되어 일정 어드레스에서 수행되는 주변 이벤트 중 키 스캐닝에 필요한 디코더값을 출력하는 제 1 복호화부와, 제 2 복호화부에 접속되어 키 데이터값을 받아들이는 제 1 버퍼와, 제 2복호화부에 접속되어 디코딩값을 유지하는 제 2 버퍼가 하나의 집적화 되어 이루어지는 것을 특징으로 한다.
이하, 이와 같은 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제 1 도를 참조하면, 제 1 도는 본 발명에 따른 디지털 키폰의 제어용 집적 회로의 일 실시예를 나타낸 블록도로서, 일정 영역의 어드레스 데이터를 출력하는 중앙 처리 장치(Central Processing Unit ; CPU)(1)와, 데이터를 선택적으로 출력하는 먹스(Multiplexer ; MUX)(2)와 키조작하기 위한 키 매트릭스(3)와, 그래픽 라인(Graphic LCD Line Status)(4)과, 현재 디지털 키폰의 상태를 디스플레이하는 디스플레이부(5)를 포함하고 있는 키폰에 있어서, 제어용 집적 회로(13)는 중앙 처리 장치(1)에 의해 주어지는 일정 어드레스 영역(8000h-EE00h)중의 어드레스 데이터에 따라 래치 인에이블 신호를 출력하는 제 1 복호화부(6)와, 제 1 복호화부(6)에 접속되어 일정 어드레스(8000h)에서 수행되는 각 주변 이벤트를 제어하기 위한 먹스(2)의 데이터를 래치하는 제 1 래치부(7)와, 제 1 복호화부(6)와 디스플레이부(5) 사이에 접속되어 일정 어드레스(9000h)에서 수행되는 각 주변 이벤트를 제어하기 위한 데이터를 래치하는 제 2 래치부(8)와, 제 1 복호화부(6)에 접속되어 그래픽 라인(4)에 의한 일정 어드레스 영역(A000h-D000h)에서 수행되는 각 데이터를 래치하는 제 3 래치부(9)와, 제 1 복호화부(6)와, 제 3 래치부(9) 사이에 접속되어 키 매트릭스(3)의 키 데이터값을 안정적으로 받아들이는 제 1 버퍼(11)와, 제 2 복호화부(10)와 접속되어 이벤트 중 키 스캐닝에 필요한 다수개(예를 들어, 8개)의 디코딩값을 출력하는 제 2 복호화부(10)와, 제 2 복호화부(10)에 접속되어 키 매트릭스(3)의 키 데이터값을 안정적으로 받아들이는 제 1 버퍼(11)와, 제 2 복호화부(10)와 키 매트릭스(3) 사이에 접속되어 다수개(예를 들어, 8개)의 디코딩값을 안정적으로 유지하는 제 2 버퍼(12)가 하나의 칩에 집적화되어 이루어진다.
이와 같이 이루어지는 본 발명을 제 2 도를 참조하여 어드레스 8000h에서 수행되는 이벤트를 예로 하여 설명하면 다음과 같다.
먼저, 제 1 복호화부(6)는 중앙 처리 장치(1)의 어드레스 데이터를 인가받아 제 2도(A)와 같은 어드레스 래치 인에이블 신호를 발생하며, 제 2 도(B)와 같은 라이트 포트(Write port)(8000h-D000h)에 데이터를 쓰기 위한 /WR 신호를 발생한다.
다음, 중앙 처리 장치(1)는 제 2 도(C)부터 제 2 도(R)과 같이 해당 어드레스를 지정하기 위한 어드레스 8000h 및 데이터를 발생시킴으로서 그 어드레스 8000h는 제 2 도(AA)와 같이 제 1 복호화부(6)의 포트 1을 지정 즉, 래치 인에이블되도록 한다.
이어, 상술한 래치 인에이블 제 1 래치부(7)을 선택함과 동시에 제 2 도(S)부터 제 2 도(Z)와 같이 래치단의 입력 포트에 쓰여진 데이터값을 다음 래치 인에이블이 올 때까지 래치하게 되며, 제 2 도(AB)부터 제 2 도(AH)와 같이 제 1 래치부(7)에 쓰여진 데이터값에 따른 지정된 주변 이벤트를 수행한다.
이와 같은 본 발명은 여러개의 게이트로 구성된 회로를 해당 시스템의 특성을 고려해서 하나로 집적 회로화한다는 것으로서, 이는 어떠한 동작을 구현하기 위한 회로에 필요한 개별 집적 회로 소자를 사용할 때 집적 회로 소자 자체의 결함, 외부 환경에 의한 대미지(Damage, 손상)에 따른 파괴 그리고 수많은 집적 회로로 수행하고자 하는 회로로 구현되었을 때 트러블 포인트(Trouble Point)를 찾기 힘들고 번거로우나, 본 발명은 단 한개의 집적 회로로 이루어짐으로써 다수의 집적 회로로 구성했을 때보다 상술한 문제점이 발생할 확률이 대폭적으로 줄어들게 된다.
또한, 이와 같은 본 발명에 따른 집적 회로의 특성이 디지털화되어 있으므로 동작상의 에러 유무를 명백하게 판단할 수 있는 것이다.
이상에서 설명한 바와 같이 본 발명은 각 기능을 갖는 다수의 집적 회로를 하나의 집적 회로에 집적화 함으로써 동작상의 에러율이 작으므로 신뢰성이 증대되며, 설계가 간편해져 생산성이 향상되고 원가가 하락하며, PCB상의 소요 면적이 작아져 소형화에 유리하고 각 기능의 장애 발생에 따른 유지 보수가 용이하며, 마이크로 프로세서를 사용하는 다른 제품에도 용이하게 적용시킬 수 있는 효과가 있다.

Claims (1)

  1. 어드레스 데이터에 래치 인에이블 신호를 출력하는 제 1 복호화부(6)와 ; 상기 제 1 복호화부(6)에 접속되어 일정 어드레스에서 수행되는 각 주변 이벤트를 제어하기 위한 데이터를 래치하는 제 1 래치부(7)와 ; 상기 제 1 복호화부(6)의 신호를 인가받아 일정 어드레스에서 수행되는 각 주변 이벤트를 제어하기 위한 데이터를 래치하는 제 2 래치부(8)와 ; 상기 제 1 복호화부(6)에 접속되어 일정 어드레스 영역에서 수행되는 각 이벤트를 제어하기 위한 데이터를 래치하는 제 3 래치부(9)와 ; 상기 제 1 복호화부(6)와 제 3 래치부(9) 사이에 접속되어 일정 어드레스 수행되는 주변 이벤트중 키 스캐닝에 필요한 디코딩값을 출력하는 제 2 복호화부(10)와 ; 상기 제 2 복호화부(10)에 접속되어 키 데이터값을 받아들이는 제 1 버퍼(11)와 ; 상기 제 2 복호화부(10)에 접속되어 디코딩값을 유지하는 제 2 버퍼(12)가 하나의 칩에 집적화 되어 이루어진 디지털 키폰의 제어용 집적 회로.
KR1019930031000A 1993-12-29 1993-12-29 디지털 키폰의 제어용 집적 회로 KR960016265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031000A KR960016265B1 (ko) 1993-12-29 1993-12-29 디지털 키폰의 제어용 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031000A KR960016265B1 (ko) 1993-12-29 1993-12-29 디지털 키폰의 제어용 집적 회로

Publications (2)

Publication Number Publication Date
KR950022543A KR950022543A (ko) 1995-07-28
KR960016265B1 true KR960016265B1 (ko) 1996-12-07

Family

ID=19373990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031000A KR960016265B1 (ko) 1993-12-29 1993-12-29 디지털 키폰의 제어용 집적 회로

Country Status (1)

Country Link
KR (1) KR960016265B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365600B1 (ko) * 1995-11-16 2003-03-04 삼성전자 주식회사 키폰시스템에서전용선자동설정방법및장치

Also Published As

Publication number Publication date
KR950022543A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
US4649539A (en) Apparatus providing improved diagnosability
KR20040010756A (ko) 선입 선출 메모리 시스템 및 그 방법
US4876704A (en) Logic integrated circuit for scan path system
KR960016265B1 (ko) 디지털 키폰의 제어용 집적 회로
US5392229A (en) Graphics processing apparatus with video memory for storing graphics data
JP2849007B2 (ja) 半導体集積回路
US5321641A (en) Pseudo random pattern generation circuit
JP2581318B2 (ja) 半導体集積回路装置
US5649150A (en) Scannable last-in-first-out register stack
US6857091B2 (en) Method for operating a TAP controller and corresponding TAP controller
US5592681A (en) Data processing with improved register bit structure
KR950007122B1 (ko) 키보드 제어 회로
US6498817B1 (en) Circuit for processing data signals
KR0121943B1 (ko) 바운더리 스캔의 3직렬 시프트 레지스터
KR920001180B1 (ko) 팩시밀리의 입출력부 제어회로
KR950024479A (ko) 디지탈 키폰의 제어용 직접회로
US6381195B2 (en) Circuit, apparatus and method for generating address
KR100467520B1 (ko) 회로보호기능을갖는액정표시장치용구동회로
KR0121942B1 (ko) 바운더리 스캔의 2직렬 시프트 레지스터
SU1683014A1 (ru) Устройство дл возведени чисел в степень по модулю три
JPH0833439B2 (ja) 半導体集積回路
KR100316689B1 (ko) 멀티플렉서
KR100208794B1 (ko) 레지스터 공유회로
KR100336749B1 (ko) 옵션 테스트회로
JPH06342043A (ja) 半導体集積回路装置及びそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee