KR0121942B1 - 바운더리 스캔의 2직렬 시프트 레지스터 - Google Patents
바운더리 스캔의 2직렬 시프트 레지스터Info
- Publication number
- KR0121942B1 KR0121942B1 KR1019940038656A KR19940038656A KR0121942B1 KR 0121942 B1 KR0121942 B1 KR 0121942B1 KR 1019940038656 A KR1019940038656 A KR 1019940038656A KR 19940038656 A KR19940038656 A KR 19940038656A KR 0121942 B1 KR0121942 B1 KR 0121942B1
- Authority
- KR
- South Korea
- Prior art keywords
- shift register
- input data
- boundary scan
- output
- series
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 바운더리 스캔의 2직렬 시프트 레지스터에 관한 것으로서, 제1입력 데이타를 직렬 형태로 시프팅하기 위한 제1시프트 레지스터부와; 제2입력 데이타를 직렬 형태로 시프팅하기 위한 제2시프트 레지스터부와; 상기 제1시프트 레지스터부의 상기 제1입력 데이타를 제공하기 위해 인가되는 제1선택신호에 응답하여 제1 두 입력신호들 중의 하나를 선택 출력하는 제1멀티플렉서부와; 상기 제2시프트 레지스터부의 상기 제2입력 데이타를 제공하기 위해 인가되는 상기 제1선택신호에 응답하여 제2 두 입력신호들 중의 하나를 선택 출력하는 제2멀티플렉서부와; 상기 제1 및 제2시프트 레지스터부의 출력단에 각기 연결되며, 인가되는 제2선택신호에 응답하여 상기 제1시프트 레지스터부의 출력이 상기 입력 데이타에 대하여 1직렬 시프팅 또는 2직렬 시프팅 출력이 형성되도록 하는 출력경로 변경수단을 포함한다. 따라서, 대규모 집적회로내에서 두개의 바운더리 스캔라인의 패스를 형성함에 의해 입출력이 2핀으로된 상태에서의 신속한 데이타 시프팅기능을 행할 수 있고 선정된 2핀의 상태를 동시에 감시 처리할 수 있다.
Description
제1도는 본 발명에 다른 바운더리 스캔 2직렬 시프트 레지스터의 회로도.
제2도는 제1도에 다른 시프트 데이타의 출력순서를 보여주는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1멀티플렉서부, 11 : 제2멀티플렉서부,
20 : 제1시프트 레지스터부, 21 : 제2시프트 레지스터부,
30 : 제3멀티플렉서부, 31 : 제4멀티플렉서부.
본 발명은 집적회로의 핀(pin) 상태 검사를 위한 국제 규격인 바운더리 스캔에 관한 것으로, 특히 입출력이 2핀으로된 상태에서의 신속한 데이타 시프팅기능 및 선정된 2핀의 상태를 동시에 감시 처리하는 기능을 할 수 있는 바운더리 스캔의 2직렬 레지스터에 관한 것이다.
일반적으로, 프로세서 및 이 대규모 집적회로(VLSi)를 사용하는 보드에 있어서 입출력 핀을 감시하는데, 상태변화의 감시를 편리하게 수행하고자 상기 입출력 핀에 나타나는 상태의 변화 데이타를 바운더리 스캔(Boundary Scan) 레지스터에 저장하고 필요에 따라서 그 정보를 읽어내거나, 또는 특정 용도의 데이타 값을 바운더리 스캔 레지스터내에 써 넣는다.
종래에는 바운더리 스캔기능의 샘플동작을 수행할 경우, 바운더리 스캔기능을 위한 데이타 입력단(TDI)에는 그러한 동작동안에 더미(Dummy) 데이타가 입력되었으며, 프리로드(데이타 입력) 기능을 수행할 경우에는 상기 바운더리 스캔기능을 위한 데이타 출력단(TDO)에는 그 동안에 상기 더미 데이타가 출력되었다. 여기서, 상기 샘플동작(데이타 출력) 및 프리 로드기능은 상기 바운더리 스캔기능의 기본모드들 중의 일부로서, 상기 VLSI의 동작상태에 영향을 줌이 없이 외부 핀 또는 내부 핀의 상태 데이타를 리드 또는 로드하는 동작을 의미한다.
따라서, 종래에는 상기한 바와 같이 데이타 입력단은 상기 TDI 하나만을 사용하고, 출력단은 TDO 하나만을 사용하였으므로, 어느 하나의 라인을 입출력 겸용으로 사용하지 못하였다. 그러므로, 이는 효율면과 데이타의 처리 속도면에서 바람하지 못하여 운용자에게 퍼포먼스를 충분히 제공하지 못한다. 또한, 프로세서는 동일타임에 하나의 핀에 대한 데이타만을 억세스하므로 2핀 이상의 상태를 동시에 감시할 수 없는 문제점이 있다. 이러한 문제점은 상기 프로세서의 부담을 증가시키므로 보다 많이 요구되는 사용자 서비스에 대한 설계상의 제약을 가져온다.
따라서, 본 발명의 목적은 상기한 기존의 바운더리 기능에 대해 호환성을 갖도록 하면서 더욱 높일 수 있는 바운더리 스캔의 2직렬 시프트 레지스터를 제공함에 있다.
본 발명의 다른 목적은 무선 기지국에 있어서 입출력이 2핀으로된 상태에서의 신속한 데이타 시프팅 기능 및 선정된 2핀의 상태를 동시에 감시 처리하는 기능을 할 수 있는 바운더리 스캔의 2직렬 시프트 레지스터를 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명에 따른 바운더리 스캔의 2직렬 시프트 레지스터는, 제1입력 데이타를 직렬 형태로 시프팅하기 위한 제1시프트 레지스터부와; 제2입력 데이타를 직렬 형태로 시프팅하기 위한 제2시프트 레지스터부와; 상기 제1시프트 레지스터부의 상기 제1입력 데이타를 제공하기 위해 인가되는 제1선택신호에 응답하여 제1 두 입력신호들 중의 하나를 선택 출력하는 제1멀티플렉서부와; 상기 제2시프트 레지스터부의 상기 제2입력 데이타를 제공하기 위해 인가되는 상기 제1선택신호에 응답하여 제2 두입력신호들 중의 하나를 선택 출력하는 제2멀티플렉서부와; 상기 제1 및 제2시프트 레지스터부의 출력단에 각기 연결되며, 인가되는 제2선택신호에 응답하여 상기 제1시프트 레지스터부의 출력이 상기 입력 데이타에 대하여 1직렬 시프팅 또는 2직렬 시프팅 출력이 형성되도록 하는 출력 경로 변경 수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
이하의 설명에서, 그러한 회로 구조의 유형 등에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 돕기 위해 설명된다. 그러나, 당해 기술분야에 숙련된 자에게 있어서는 본 발명이 그러한 상세 항목들이 없이도 상기한 본 발명의 기술적 사상에 의해 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 전자적 기본 소자의 특성 및 기능들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
제1도는 본 발명에 따른 바운더리 스캔의 2직렬 시프트 레지스터의 회로도이다.
상기 바운더리 스캔의 2직렬 시프트 레지스터는 제1시프트 레지스터부(20), 제2시프트 레지스터부(21), 제1멀티플렉서부(10), 제2멀티플렉서부(10) 및 출력경로 변경수단에 대응되는 제3 및 제4멀티플렉서부(30)(31)는 상기 2시리얼 시프트 레지스터 회로에 포함된다.
상기 제1시프트 레지스터부(20)는 제1입력 데이타를 직렬 형태로 시프팅하기 위해 다수의 디 타입 플립플롭(D5)(D6)(D7)(D8)(D9)을 포함한다. 상기 제2시프트 레지스터부(21)는 제2입력 데이타를 직렬 형태로 시프팅하기 위해 다수의 디 타입 플립플롭(D1)(D2)(D3)(D4)를 포함한다. 2입력 1출력을 각기 가지는 다수의 멀티플렉서(M5)(M6)(M7)(M8)(M9)를 포함하는 상기 제1멀티플렉서부(10)는 상기 제1시프트 레지스터부(20)의 상기 제1입력 데이타를 제공하기 위해 인가되는 제1선택신호(SEL1)에 응답하여 제1 두 입력신호들 중의 하나를 선택출력한다. 2입력 1출력을 각기 가지는 다수의 멀티플렉서(M1)(M2)(M3)(M4)를 포함하는 상기 제2멀티플렉서부(11)는 상기 제2시프트 레지스터부(21)의 상기 제2입력 데이타를 제공하기 위해 인가되는 제1선택신호(SEL1)에 응답하여 제2 두 입력신호들 중의 하나를 선택 출력한다. 상기 제3 및 제4멀티플렉서부(30)(31)는 각기 인가되는 제2선택신호(SEL2)에 응답하여 상기 제1시프트 레지스터부(20)의 출력이 상기 입력 데이타에 대하여 1직렬 시프팅 또는 2직렬 시프팅 출력이 형성되도록 하기 위해 다수의 멀티플렉서들(M10-M19)를 포함한다.
상기 제1도에서 제공되는 입력신호는 편의상 상기에서 설명된 데이타 입력신호(TDI)에 대한 기수번째 입력(TDI1)과 서수번째 입력(TDI2)이며, 이는 제2도에 나타나 있다. 또한, 상기 제1시프트 레지스터부(20)에서 출력되는 신호들(O)(P)(Q)(R)(S)은 외부의 입출력 핀과 연결되며, 멀티플렉서의 제2입력으로 제공되는 신호 (A)(B)(C)(D)(E)(F)(G)(H)(I)는 각기 외부 입력신호이다.
제2도는 상기 제1도에 따른 시프트 데이타의 출력순서를 보여주는 타이밍도이다.
제2도를 참조하면, 상기 바운더리 스캔기능을 위한 입력신호(TDI)가 도시된 바와 같은 순서로 인가될 때 상기 제1시프트 레지스터부(20)에는 기수번째 입력(TDI1)의 순서대로 인가되는 데이타가 인가된다. 상기 제2시프트 레지스터부(21)에는 서수번째 입력(TDI2)의 순서대로 인가되는 데이타가 인가된다. 이 경우에 상기 제2선택신호(SEL2)의 데이타 로직에 따라 상기 제3 및 제4멀티플렉서부(30)(31)의 선택출력은 제2도에서 실선으로 나타난 화살표 방향의 경로 또는 파선으로 나타난 화살표 방향의 경로(A1)(B1)(C1)(‥)등으로 나타날 수 있게 되는 것이다. 즉, 바로 이것이 본 발명에 따르는 고유의 효과인 것이다. 제1도의 구성에서 보여진 바와 같이, 본 발명은 제3 및 제4멀티플렉서부(30)(31)로 이루어지는 출력경로 변경수단을 시프트 레지스터 회로에 부가함에 의해 1시리얼 바운더리 스캔 및 2시리얼 바운더리 스캔을 선택적으로 행하는 것이다. 이것은 선정된 2핀의 상태를 동시에 감시할 수 있는 기능을 제공하는 것으로서, 이에 따라 프로세서의 부담이 반으로 줄어드는 것이다.
상술한 바와 같은 본 발명에 따르면 대규모 집적회로내에서 두개의 바운더리 스캔라인의 패스를 형성함에 의해 입출력이 2핀으로된 상태에서의 신속한 데이타 시프팅기능을 행할 수 있고 선정된 2핀의 상태를 동시에 감시 처리할 수 있는 장점이 있다.
Claims (4)
- 바운더리 스캔기능을 가지는 시프트 레지스터 회로에 있어서: 제1입력 데이타를 직렬 형태로 시프팅 하기 위한 제1시프트 레지스터부와; 제2입력 데이타를 직렬 형태로 시프팅하기 위한 제2시프트 레지스터부와; 상기 제1시프트 레지스터부의 상기 제1입력 데이타를 제공하기 위해 인가되는 제1선택신호에 응답하여 제1 두 입력신호들 중의 하나를 선택 출력하는 제1멀티플렉서부와; 상기 제2시프트 레지스터부의 상기 제2입력 데이타를 제공하기 위해 인가되는 상기 제1선택신호에 응답하여 제2 두 입력신호들 중 하나를 선택 출력하는 제2멀티플렉서부와; 상기 제1 및 제2시프트 레지스터부의 출력단에 각기 연결되며, 인가되는 제2선택신호에 응답하여 상기 제1시프트 레지스터부의 출력이 상기 입력 데이타에 대하여 1직렬 시프팅 또는 2직렬 시프팅 출력이 형성되도록 하는 출력 경로 변경수단을 포함하는 바운더리 스캔의 2직렬 시프트 레지스터.
- 제1항에 있어서, 상기 제1 및 제2입력 데이타는 바운더리 스캔기능을 가지는 대규모 집적회로의 데이타 출력라인을 통해 제공되는 바운더리 스캔의 2직렬 시프트 레지스터.
- 제1항에 있어서, 상기 제1 및 제2입력 데이타는 바운더리 스캔기능을 가지는 대규모 집적회로의 데이타 입력라인을 통해 제공되는 바운더리 스캔의 2직렬 시프트 레지스터.
- 제1항에 있어서, 상기 제1 및 제2시프트 레지스터부는 각기 복수의 디 타입 플립플롭을 포함하는 직렬 시프팅 소자로 이루어진 바운더리 스캔의 2직렬 시프트 레지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038656A KR0121942B1 (ko) | 1994-12-29 | 1994-12-29 | 바운더리 스캔의 2직렬 시프트 레지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038656A KR0121942B1 (ko) | 1994-12-29 | 1994-12-29 | 바운더리 스캔의 2직렬 시프트 레지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960024432A KR960024432A (ko) | 1996-07-20 |
| KR0121942B1 true KR0121942B1 (ko) | 1997-12-05 |
Family
ID=19404877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038656A KR0121942B1 (ko) | 1994-12-29 | 1994-12-29 | 바운더리 스캔의 2직렬 시프트 레지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0121942B1 (ko) |
-
1994
- 1994-12-29 KR KR1019940038656A patent/KR0121942B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960024432A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5090035A (en) | Linear feedback shift register | |
| US5115191A (en) | Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device | |
| US5588006A (en) | Logic circuit having a control signal switching logic function and having a testing arrangement | |
| US4504783A (en) | Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins | |
| KR950020755A (ko) | 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법 | |
| US4897837A (en) | Test circuit having selective by pass arrangement for test data | |
| RU2191396C2 (ru) | Тестовый режим высокого импеданса для jtag | |
| EP0240719B1 (en) | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit | |
| KR880003247A (ko) | 반도체 집적회로장치 | |
| EP0224004A2 (en) | Interconnected multiport flip-flop logic circuit | |
| JPS59105571A (ja) | デイジタル電子回路 | |
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| KR0121942B1 (ko) | 바운더리 스캔의 2직렬 시프트 레지스터 | |
| KR920001083B1 (ko) | 논리회로의 테스트용이화회로 | |
| KR0121943B1 (ko) | 바운더리 스캔의 3직렬 시프트 레지스터 | |
| KR20030006543A (ko) | 탭드 코아 선택회로를 구비하는 반도체 집적회로 | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| KR960019970A (ko) | 신호처리장치 | |
| JP2006058273A (ja) | 半導体集積回路 | |
| US6429454B2 (en) | Semiconductor device with test circuit | |
| JP3453460B2 (ja) | 半導体集積回路 | |
| JPH0440736B2 (ko) | ||
| KR100504688B1 (ko) | 반도체칩테스트회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |