KR950007122B1 - 키보드 제어 회로 - Google Patents
키보드 제어 회로 Download PDFInfo
- Publication number
- KR950007122B1 KR950007122B1 KR1019930011999A KR930011999A KR950007122B1 KR 950007122 B1 KR950007122 B1 KR 950007122B1 KR 1019930011999 A KR1019930011999 A KR 1019930011999A KR 930011999 A KR930011999 A KR 930011999A KR 950007122 B1 KR950007122 B1 KR 950007122B1
- Authority
- KR
- South Korea
- Prior art keywords
- keyboard
- data
- input
- clock
- central processing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명 키보드 제어 회로의 구성도.
제2도는 제1도의 입/출력 병렬 수단에 대한 상세 회로도.
제3도는 제1도의 키보드 제어 수단에 대한 상세 회로도.
제4도는 제2도에 대한 신호 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 입/출력 병렬 수단 20 : 키보드 제어 수단
11 : 디코더부 12 : 레지스터부
21 : 클럭 동기 회로부 22 : 스프트 레지스터부
23 : 인터럽트 발생부 AND : 앤드게이트
FF : 플립플롭 I : 인버터
BUF : 버퍼
본 발명은 컴퓨터 또는 단말기 등에서 사용하는 키보드에 관련된 제어 회로에 관한 것으로, 특히 키보드 제어 회로의 구성을 최적화 시킴으로써, 주문형 반도체 칩으로 구현시 사용 게이트의 수를 최대한으로 줄일 수 있는 키보드 제어 회로에 관한 것이다.
종래에는 병렬 포트 회로 블럭과 시프트 회로 블럭을 그대로 사용하며 키보드 제어 회로를 구성하였음으로, 필요한 만큼의 크기보다도 불필요한 게이트의 첨가로 인해 상대적으로 칩의 크기가 커지게 되며, 그에 따른 비용도 증대되는 등의 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여, 키보드 제어 회로의 구성을 최적화하여 재구성함을 특징으로 한다.
즉, 키보드 제어 회로의 구성에 필요한 기능만을 추출하여 플립플롭과 기본 게이트들로 재 설계한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명 키보드 제어 회로는 제1도에 도시한 바와 같이, 중앙 처리 장치(도시하지 않음)와 시스템 사이에 제어 신호 및 데이타를 전송하는 입/출력 병렬 수단(10)과 ; 이 입/출력 병렬 수단(10)의 제어 신호에 의해 수신된 키보드 클럭 및 데이타를 차례로 시프트 시켜 중앙 처리 장치가 시프트 된 데이타를 읽어갈 수 있도록 인터럽트 신호를 발생하는 키보드 제어 수단(20)으로 구성한다.
상기 입/출력 병렬 수단(10)은 제2도에 도시한 바와 같이, 중앙 처리 장치로 부터 입력된 제어 신호의 조합에 의해 그에 대응하는 기능을 수행하는 디코더부(11)와 ; 이 디코더부(1)의 제어 신호에 의해 입력된 데이타를 래치하는 레지스터부(12)로 구성한다.
상기 키보드 제어 수단(20)은 제3도에 도시한 바와 같이, 키보드를 통해 입력된 키보드 클럭을 중앙 처리 장치로 부터 입력된 클럭에 의해 동기시키는 클럭 동기 회로부(21)와 ; 클럭 동기 회로부(21)를 통해 동기된 클럭에 의해 8비트의 키보드 데이타를 순차적으로 시프트 시키는 시프트 레지스터부(22)와 ; 이 시프트 레지스터부(22)를 통해 모든 비트가 시프트 되면 인터럽트 신호를 발생하여, 중앙 처리 장치가 시프트 된데이타를 읽어갈 수 있도록 하는 인터럽트 발생부(23)로 구성한다.
이와 같이 구성한 본 발명의 작용 및 효과를 제4도 및 표1을 참조하여 상세히 설명하면 다음과 같다.
본 발명 키보드 제어 회로는, 시스템이 동작하고 있을 때 키보드로부터 키가 눌려지면, 키보드 클럭 신호(Keyboard Clock 이하 KBDCLK이라 칭함)와 키보드 데이타 신호(Keyboard Data 이하 KBDDATA라 칭함)가 직렬(Serial)로 발생되어 키보드 제어 수단(20)으로 전송된다.
키보드 제어 수단(20)은 수신된 직렬 데이타를 차례로 시프트 시켜 모든 비트가 시프트 되면, 인터럽트 신호(Interrupt 이하 INT라 칭함)를 발생하여 중앙 처리 장치가 시프트 된 데이타를 읽어갈 수 있도록 한다.
또한, 중앙 처리 장치의 제어 데이타는 포트 B(PB)를 통해 키보드 제어 수단(20)에 전송되어 키보드 데이타를 제어하게 된다.
여기서, 입/출력 병렬 수단(10)의 동작을 살펴보면 다음과 같다.
중앙 처리 장치로 부터 어드레스가 제4d도와 같이 “0”으로 생성되어(A0=1, A1=0), 디코더부(11)로 입력되고, 칩 선택 신호(Chip Select 이하라 칭함)가 제4a도와 같이 액티브 “로우”로 선택되면, 포트 A(PA)가 선택되어 레지스터부(12)를 통해 데이타를 입/출력하는 데 사용할 수 있다.
이때, 중앙 처리 장치가 키보드로부터 전송된 데이타를 읽을 경우 제4c도와 같이, 리드 신호(Read 이하라 칭함)가 액티브 “로우”로 된다.
반면에, 중앙 처리 장치로부터 어드레스가 제4도의 (라)와 같이 “1”로 생성되어(A0=1, A1=1)로 디코더부(11)로 입력되고, 칩 선택 신호()가 제4a도와 같이 액티브 “로우”로 선택되면, 레지스터부(12)를 통해 B(PB)가 선택되어 키보드를 제어할 수 있는 데이타를 입/출력 할 수 있다.
즉, 중앙 처리 장치가 제어 데이타를 쓸 경우에는 제4b도와 같이, 라이트 신호(Write 이하라 칭함)가 액티브 “로우”로 되며, 읽을 경우는 제4c도와 같이 리드 신호()가 액티브 “로우”로 된다.
이에 대한 기능을 도표로 나타내면 하기의 표1과 같다.
[표 1]
또한, 키보드 제어 수단(20)의 동작을 자세히 살펴보면 다음과 같다.
키보드로부터 키가 눌려지면 키보드 클럭(KBDCLK)과 키보드 데이타(KBDDATA)가 동시에 발생되는데, 이때 키보드 클럭(KBDCLK)은 9개가 발생되며, 이 키보드 클럭(KBDCLK)에 따라 키보드 데이타(KBDDATA)가 직렬로 시프트 레지스터부(22)를 통해 포트 A(PA)로 전송되어진다.
상기 9개의 키보드 클럭(KBDCLK) 중에서 첫번째 클럭은 스타트 비트를 위한 클럭으로 항상 “하이” 상태인 첫번째 키보드 데이타(KBDDATA)를 전송하게 되고, 나머지 8개의 클럭은 데이타 전송을 위한 클럭이다.
이렇게 하여, 시프트 레지스터부(22)를 통해 순차적으로 8비트 데이타가 차례로 전송되면, 인터럽트 발생부(23)는 인터럽트 신호(INT)를 “하이”상태로 발생시킨다.
왜냐하면, 첫번째 키보드 데이타(KBDDATA)값이 스타트 비트인 “하이”이기 때문이다.
즉, “스타트 비트+8비트 데이타”의 경우, 스타트 비트가 최하위 비트(Loweast Significant Bit 이하 LSB라 칭함)가 된다.
한편, 이때 상기 인터럽트 발생부(23)에서 생성된 인터럽트 신호(INT)는 중앙 처리 장치로 입력되어, 중앙 처리 장치가 입/출력 병렬 수단(10)의 포트 A(PA)에 수신된 데이타를 읽어가도록 한다.
이와 같이 중앙 처리 장치가 수신된 데이타를 읽어가면, 키보드 제어 수단(20)의 포트 B(PB)를 제어하여 인터럽트 신호(INT)를 비동작 상태인 “로우”로 만들어, 다음 키보드가 눌려졌을때 받아들일 준비가 하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은, 키보드 제어 회로의 구성에 필요한 기능만을 추출하여 플립플롭과 기본 게이트들로 재 설계함으로써 주문형 반도체 칩의 설계시 게이트 수를 절감시킬 수 있으며, 이로인해 설계 면적을 소형화 할 수 있고, 제품 생산시 생산 단가를 절약할 수 있는 효과가 있다.
Claims (3)
- 중앙 처리 장치(도시하지 않음)와 시스템 사이에 제어 신호 및 데이타를 전송하는 입/출력 병렬 수단(10)과 ; 이 입/출력 병렬 수단(10)의 제어 신호에 의해 수신된 키보드 클럭 및 데이타를 차례로 시프트 시켜 중앙 처리 장치가 시프트된 데이타를 읽어갈 수 있도록 인터럽트 신호를 발생하는 키보드 제어 수단(20)을 포함하여 구성함을 특징으로 하는 키보드 제어 회로.
- 제1항에 있어서, 상기 입/출력 병렬 수단(10)은 중앙 처리 장치로 부터 입력된 제어 신호의 조합에 의해 그에 대응하는 기능을 수행하는 디코더부(11)와 ; 이 디코더부(11)의 제어 신호에 의해 입력된 데이타를 래치하는 레지스터부(12)를 포함하여 구성함을 특징으로 하는 키보드 제어 회로.
- 제1항에 있어서, 상기 키보드 제어 수단(20)은 키보드를 통해 입력된 키보드 클럭을 중앙 처리 장치로부터 입력된 클럭에 의해 동기시키는 클럭 동기 회로부(21)와 ; 이 클럭 동기 회로부(21)를 통해 동기된 클럭에 의해 8비트의 키보드 데이타를 순차적으로 시프트 시키는 시프트 레지스터부(22)와 ; 이 시프트 레지스터부(22)를 통해 모든 비트가 시프트 되면 인터럽트 신호를 발생하여, 중앙 처리 장치가 시프트된 데이타를 읽어갈 수 있도록 하는 인터럽트 발생부(23)를 포함하여 구성함을 특징으로 하는 키보드 제어 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011999A KR950007122B1 (ko) | 1993-06-30 | 1993-06-30 | 키보드 제어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011999A KR950007122B1 (ko) | 1993-06-30 | 1993-06-30 | 키보드 제어 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001466A KR950001466A (ko) | 1995-01-03 |
| KR950007122B1 true KR950007122B1 (ko) | 1995-06-30 |
Family
ID=19358251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011999A KR950007122B1 (ko) | 1993-06-30 | 1993-06-30 | 키보드 제어 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007122B1 (ko) |
-
1993
- 1993-06-30 KR KR1019930011999A patent/KR950007122B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001466A (ko) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0713926A (ja) | バッファ制御回路及びその操作方法 | |
| US4845654A (en) | Pseudo random noise code generator | |
| KR950007122B1 (ko) | 키보드 제어 회로 | |
| US6882184B2 (en) | Clock switching circuit | |
| JPH0636054A (ja) | ワンチップマイクロコンピュータ | |
| JPH05206792A (ja) | フリップフロップ回路 | |
| KR900001618Y1 (ko) | 중앙처리장치(cpu)의 속도 변환 선택회로 | |
| KR960016265B1 (ko) | 디지털 키폰의 제어용 집적 회로 | |
| JPH0779211A (ja) | マルチプレクサのための制御回路 | |
| US6222893B1 (en) | Synchronizing circuit | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| KR900003664B1 (ko) | 모뎀의 제어회로 | |
| KR910006325Y1 (ko) | 다이내믹 프로세서의 클럭속도 선택회로 | |
| JPH0729389A (ja) | シフトレジスタ回路 | |
| KR100219551B1 (ko) | 마이크로콘트롤러의 lcd 키스캔 제어회로 | |
| KR100315700B1 (ko) | 티디-버스 복호부의 입출력을 비교하기 위한 체크모드 구현방법 및 회로 | |
| KR920006181B1 (ko) | 전자악기의 채널 제어장치 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| JP2565768B2 (ja) | シリアルデータ送受信装置 | |
| US6158013A (en) | Multi-output monolithic device without generating simultaneous switch output (SSO) | |
| KR100199190B1 (ko) | 데이타 포착회로 | |
| KR900002058Y1 (ko) | 단말기용 비디오 패턴 제어 회로 | |
| KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
| EP0530712A1 (en) | Multiple-clocked processor and method of operation | |
| JPH0358143A (ja) | Ｌｓｉのスキャンイン／スキャンアウト論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020517 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |