JPH11149067A

JPH11149067A - 液晶表示素子の同期信号検出回路及び方法

Info

Publication number: JPH11149067A
Application number: JP10185170A
Authority: JP
Inventors: Taiho Tei; 泰寶鄭
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1997-06-30
Filing date: 1998-06-30
Publication date: 1999-06-02
Also published as: KR19990006211A; KR100272273B1; US6369856B1

Abstract

(57)【要約】【課題】複合同期信号で垂直及び水平同期信号を正確
に検出できるようにする同期信号検出回路及び方法を提
供する。【解決手段】外部から印加される複合同期信号から垂
直同期信号と水平同期信号を検出するための同期信号検
出回路において、外部から印加される複合同期信号とメ
インクロック信号を入力し、前記複合同期信号の立下り
エッジでリセット信号を発生するリセット発生手段と；
前記リセット発生手段のリセット信号によりリセットさ
れ、前記メインクロックをカウンティングし第１乃至第
４出力を発生するカウンタ手段と；前記カウンタ手段の
第２出力と前記外部複合同期信号を入力し、垂直同期信
号を検出して検出された垂直同期信号を発生する垂直同
期信号検出手段と；前記カウンタ手段の第３及び第４出
力信号と、リセット信号発生手段のリセット信号とを入
力し、１Ｈ周期を有する水平同期信号を検出する水平同
期信号検出手段とから構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複合同期信号から垂
直及び水平同期信号を正確に検出できる液晶表示素子の
同期信号検出回路に関する。

【０００２】

【従来の技術】一般に、複合信号から垂直及び水平同期
信号を検出し、この検出された水平及び垂直同期信号に
よりビデオ信号を画面にディスプレイするようにしてい
る。従来には、マルチバイブレータのＲＣ時整数を用い
て複合同期信号(compositesynchronous signal)から垂
直及び水平同期信号を検出していた。例えば、図１
（ａ）のように、遅延回路１１を用いて入力パルスの前
連及び後連でトリガパルスを発生し、このトリガパルス
により双安定マルチバイブレータ２を制御して垂直及び
水平同期信号を検出している。

【０００３】又は、図１（ａ）のように、遅延回路１３
により前連のトリガパルスを単安定マルチバイブレータ
１４に印加して単安定マルチバイブレータ１４を駆動さ
せることにより、パルスの幅が決まる同期信号を検出し
ている。

【０００４】さらに、図１（ｃ）のように、単安定マル
チバイブレータ１５を通した前連パルスを微分回路１６
で微分した後、クリッパ１７を介してクリップして微
分波の振幅とクリップレベルにより幅が決まる同期信号
を検出している。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たように、従来の同期信号検出方法は、温度または駆動
電圧などの環境変化によってＲＣの誤差が変化するの
で、ＲＣ遅延値が可変し、遷移のタイミングが変わると
いう問題点があった。

【０００６】また、ＲＣ素子及びマルチバイブレータの
使用に従うＰＣＢ実装面積が増加する問題点と共に、外
部に部品を使用するにつれて電力消耗が増加するという
問題点もあった。

【０００７】本発明は前記問題点に鑑みて創案されたも
のであり、その目的は、デジタルロジックからなり、複
合同期信号から垂直及び水平同期信号を正確に検出でき
る同期信号検出回路及び方法を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、外部から印加される複合同期信号から垂
直同期信号と水平同期信号を検出するための同期信号検
出回路において、外部から印加される複合同期信号とメ
インクロック信号を入力し、前記複合同期信号の立下り
エッジでリセット信号を発生するリセット発生手段と；
前記リセット発生手段のリセット信号によりリセットさ
れ、前記メインクロックをカウンティングして第１乃至
第４出力を発生するカウンタ手段と；前記カウンタ手段
の第２出力と前記外部複合同期信号を入力し、複合同期
信号の垂直同期信号を検出して検出された垂直同期信号
を発生する垂直同期信号検出手段と；前記カウンタ手段
の第３及び第４出力信号と、リセット発生手段のリセッ
ト信号とを入力し、複合同期信号の１Ｈ周期を有する水
平同期信号を検出する水平同期信号検出手段とを含む同
期信号検出回路とする。

【０００９】前記リセット発生手段は、前記複合同期信
号を入力してトグルする第１フリップフロップと；前記
第１フリップフロップの出力を入力とし、前記メインク
ロックをクロック信号とする第２フリップフロップと；
前記第１及び第２フリップフロップの出力を入力とし、
前記複合同期信号の立下りエッジでリセット信号を発生
させるエクスクルーシブノアゲートとからなる。

【００１０】前記カウンタ手段は、前記リセット発生手
段のリセット信号にリセットされ、前記メインクロック
をカウントするカウンタと；前記カウンタの出力をデコ
ーディングして第１乃至第４出力を発生するためのデコ
ーダとからなる。

【００１１】前記垂直同期発生手段は、前記複合同期信
号を入力信号とし、前記カウンタ手段の第２出力信号の
立下りエッジでトリガされ、その出力に垂直同期信号を
発生するＤフリップフロップからなる。

【００１２】前記水平同期信号検出手段は、前記カウン
タ手段の出力信号中第３及び第４出力信号を入力し、前
記複合同期信号の1/2 Ｈ区間を検出する第１検出手段
と；前記第１検出手段の検出信号の反転信号と、前記リ
セット発生手段のリセット信号の反転信号とを入力し、
複合同期信号の１Ｈ区間で水平同期信号を検出する第２
検出手段と；前記第１検出手段の検出信号と前記リセッ
ト発生手段のリセット信号の反転信号を入力し、複合同
期信号の1/2 Ｈ区間で水平同期信号を検出するための第
３検出手段と；前記第２及び第３検出手段の出力信号を
入力し、複合同期信号の１Ｈ周期を有する水平同期信号
を出力するための出力手段とからなる。

【００１３】前記第１検出手段は、前記カウンタ手段の
出力信号中第３及び第４出力信号をそれぞれセット信号
端子及びリセット信号に入力し、複合同期信号の1/2Ｈ
区間を検出するフリップフロップからなり、前記第２検
出手段は、前記第１検出手段の出力信号の反転信号と、
前記リセット発生手段からリセット信号の反転信号とを
入力し、複合同期信号の１Ｈ区間で水平同期信号を検出
するＡＮＤゲートからなる。

【００１４】前記第３検出手段は、前記第１検出手段の
検出信号と前記リセット発生手段のリセット信号の反転
信号を入力し、複合同期信号の1/2 Ｈ区間で1/2Ｈ周期
を有する水平同期信号を検出するための第１手段と；前
記第１手段の出力信号を２分周するための第２手段と；
前記第１手段と第２手段の出力を入力し、複合同期信号
の1/2 Ｈ区間で１Ｈ周期を有する水平同期信号を発生す
る第３手段とからなる。

【００１５】前記第１手段は、前記第１検出手段の検出
信号と前記リセット発生手段のリセット信号の反転信号
を入力し、複合同期信号の1/2 Ｈ区間で1/2 Ｈ周期を有
する水平同期信号を出力する第１ＡＮＤゲートからな
り、前記第２手段は、前記第１ＡＮＤゲートの出力を入
力とし、前記カウンタ手段の第３出力信号の反転信号を
リセット信号とし、第１ＡＮＤゲートの出力信号を分周
するフリップフロップからなり、前記第３手段は、前記
第１ＡＮＤゲートの出力とフリップフロップの出力を入
力し、複合同期信号の1/2 Ｈ区間で１Ｈ周期を有する水
平同期信号を発生する第２ＡＮＤゲートからなる。

【００１６】前記出力手段は、前記第２検出手段及び第
３検出手段の出力信号を入力し、複合同期信号の１Ｈ水
平同期信号を発生するＮＯＲゲートからなる。

【００１７】前記水平同期信号検出手段を通じて検出さ
れた水平同期信号と、前記カウンタ手段の第１出力とを
入力し、デューティ比の可変された水平同期信号を発生
する水平同期信号発生手段を更に含み、前記水平同期発
生手段は、前記水平同期信号検出手段の水平同期信号を
リセット信号に入力するフリップフロップからなる。

【００１８】カウンタ手段は、１Ｈ毎に第１乃至第４出
力信号を発生し、第１乃至第３出力信号は1/2 Ｈ内に発
生し、第４出力信号は1/2 Ｈと１Ｈの間に発生する。

【００１９】本発明は、外部から印加される複合同期信
号から垂直同期信号と水平同期信号を検出するための同
期信号検出回路において、外部から印加される複合同期
信号とメインクロック信号を入力し、前記複合同期信号
の立下りエッジでリセット信号を発生するリセット発生
手段と；前記リセット発生手段のリセット信号によりリ
セットされ、前記メインクロックをカウンタして１Ｈ毎
に第１乃至第４出力を発生するカウンタ手段と；前記カ
ウンタ手段の第２出力と前記外部複合同期信号を入力
し、複合同期信号の垂直同期信号を検出して検出された
垂直同期信号を発生する垂直同期信号検出手段と；前記
カウンタ手段の出力信号中第３及び第４出力信号を入力
し、前記複合同期信号中1/2 Ｈ区間を検出する第１検出
手段と；前記第１検出手段の出力信号の反転信号と、前
記リセット発生手段のリセット信号の反転信号とを入力
し、１Ｈ区間で水平同期信号を検出する第２検出手段
と；前記第１検出手段の出力と前記リセット発生手段の
リセット信号の反転信号を入力し、1/2 Ｈ区間での水平
同期信号を検出するための第３検出手段と；前記第２及
び第３検出手段の出力信号を入力し、複合同期信号から
検出された水平同期信号を出力するための出力手段とか
らなり、前記カウンタ手段の第３及び第４出力信号と、
リセット発生手段のリセット信号とを入力し、複合同期
信号の１Ｈ周期を有する水平同期信号を検出する水平同
期信号検出手段とを含む同期信号検出回路を提供するこ
とを特徴とする。

【００２０】また、本発明は、外部から印加される複合
同期信号から垂直同期信号と水平同期信号を検出するた
めの同期信号検出回路において、外部から印加される複
合同期信号とマスタクロック信号を入力し、前記複合同
期信号の立下りエッジでリセット信号を発生するリセッ
ト発生手段と；前記リセット発生手段のリセット信号に
よりリセットされ、前記メインクロックをカウンティン
グして１Ｈ毎に第１乃至第４出力を発生し、第１乃至第
３出力は1/2 Ｈ内で発生し、第４出力は1/2Ｈと１Ｈ間
で発生するカウンタ手段と；前記カウンタ手段の第２出
力と前記外部複合同期信号を入力し、複合同期信号の垂
直同期信号を検出して検出された垂直同期信号を発生す
る垂直同期信号検出手段と；前記カウンタ手段の出力信
号中第３及び第４出力信号を入力し、前記複合同期信号
中1/2 Ｈ区間を検出する第１検出手段と；前記第１検出
手段の検出信号の反転信号と、前記リセット発生手段の
リセット信号の反転信号とを入力し、複合同期信号の１
Ｈ区間で水平同期信号を検出する第２検出手段と；前記
第１検出手段の検出信号と前記リセット発生手段のリセ
ット信号の反転信号を入力し、複合同期信号の1/2 Ｈ区
間で1/2周期を有する水平同期信号を検出するための第
３検出手段と；第３検出手段の出力信号を２分周するた
めの分周手段と；前記第１手段と第２手段の出力を入力
し、複合同期信号の1/2 Ｈ区間で１Ｈ周期を有する水平
同期信号を発生する発生手段と；前記第２及び第３検出
手段の出力信号を入力し、複合同期信号から検出された
１Ｈ周期を有する複合同期信号の水平同期信号を出力す
るための出力手段とからなり、前記カウンタ手段の第３
及び第４出力信号と、リセット発生手段のリセット信号
とを入力し、１Ｈ周期を有する複合同期信号の水平同期
信号を検出する水平同期信号検出手段；前記水平同期信
号検出手段を通じて検出された水平同期信号と前記カウ
ンタ手段の第１出力を入力し、デューティ比の可変され
た水平同期信号を発生する水平同期信号発生手段とを含
む同期信号検出回路を提供することを特徴とする。

【００２１】また、本発明は、複合同期信号から垂直及
び水平同期信号を検出する方法において、前記複合同期
信号の立下りエッジを検出して検出信号を発生する段階
と；前記検出信号を用いて１Ｈ毎に1/2 Ｈ周期内に第１
及び第３信号を発生し、1/2Ｈ周期と１Ｈ間に第４信号
を発生する段階と；前記第２信号を用いて複合同期信号
から垂直同期信号を検出する段階と；前記第３及び第４
信号を用いて複合同期信号の1/2 Ｈで1/2 Ｈ周期を有す
る水平同期信号を発生する段階と；前記検出された1/2
Ｈ周期を有する水平同期信号を一つ置き検出して１Ｈ周
期を有する水平同期信号を発生する段階とを含む同期信
号検出方法を提供することを特徴とする。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態を説明する。図２は本発明の実施の形態によ
る液晶表示素子の同期検出回路のブロック図であり、図
３は図２の詳細回路図である。図２を参照すれば、本発
明の同期信号検出回路は、外部から印加される複合同期
信号Ｃｓとメインクロック信号ＭＣＬＫを入力し、リセ
ット信号ＲＳＴを発生するリセット発生部２０と；前記
リセット発生部２０のリセット信号ＲＳＴにリセットさ
れ、メインクロックＭＣＬＫをカウンティングして第１
乃至第４出力を発生するカウンタ部３０と；前記カウン
タ部３０の第２出力と前記外部複合同期信号Ｃｓを入力
し、１Ｈ周期を有する垂直同期信号Ｖｓを検出して検出
された垂直同期信号Ｖｓを発生する垂直同期信号検出部
４０と；前記カウンタ部３０の第３及び第４出力信号Ｃ
３、Ｃ４と、リセット発生部２０のリセット信号ＲＳＴ
とを入力し、１Ｈ( １horizontal scanning interval)
周期を有する水平同期信号Ｈｓを検出する水平同期信号
検出部５０と；前記水平同期信号検出部５０を通じて検
出された水平同期信号Ｈｓと、前記カウンタ部３０の第
１出力Ｃ１とを入力し、幅の可変された水平同期信号を
発生する水平同期信号発生部６０とからなる。

【００２３】前記リセット発生部２０は、その入力信号
へ印加される複合同期信号Ｃｓをトグルする(toggle)第
１Ｔフリップフロップ２１と；前記第１Ｔフリップフロ
ップ２１を通じてトグルされた複合同期信号を入力と
し、前記メインクロックＭＣＬＫをクロック信号とし、
前記トグルされた複合同期信号を遅延させる弟１Ｄフリ
ップフロップ２２と；前記フリップフロップ２１，２２
の出力を入力して前記外部複合同期信号の立下りエッジ
でリセット信号ＲＳＴを発生させるエクスクルーシブノ
アゲート２３とからなる。

【００２４】前記カウンタ部３０は、前記リセット発生
部２０のエクスクルーシブノアゲート２３から出力され
るリセット信号ＲＳＴにリセットされ、メインクロック
ＭＣＬＫをカウントするカウンタ３１と；前記カウンタ
３１の出力をデコーディングして第１乃至第４出力信号
を発生するためのデコーダ３２とからなる。この時、前
記カウンタ３１は、リセット発生部２０のリセット信号
ＲＳＴによりリセットされた後、更にリセット信号ＲＳ
Ｔが印加される時までメインクロックＣＭＬＫをカウン
ティングする。即ち、１Ｈ周期の間にメインクロックＭ
ＣＬＫをカウントすることになる。

【００２５】前記垂直同期信号検出部４０は、複合同期
信号を入力信号とし、前記カウンタ部３０の出力信号中
第２出力信号Ｃ２の立下りエッジでトリガされ、複合同
期信号Ｃｓ中垂直同期信号Ｖｓを検出して検出された垂
直同期信号を出力信号として出力する第２Ｄフリップフ
ロップ４１からなる。垂直同期信号検出部４０は、カウ
ンタ部３０の出力( Ｃ１乃至Ｃ４) 中第２出力信号Ｃ２
を入力し、第２出力信号Ｃ２にトリガされ、複合同期信
号Ｃｓ中の垂直パルス区間を検出する。

【００２６】前記水平同期信号検出部５０は、カウンタ
部３０の出力信号中第３及び第４出力信号Ｃ３、Ｃ４を
入力し、複合同期信号の1/2 Ｈ区間を検出するための検
出部であって、前記カウンタ部３０の出力信号中第３及
び第４出力信号Ｃ３、Ｃ４をそれぞれセット信号Ｓｅｔ
とリセット信号Ｒｅｓｅｔに入力する第３Ｄフリップフ
ロップ５１と；前記フリップフロップ５１から発生され
た1/2 Ｈ区間検出信号と反転されたリセット信号を入力
し、複合同期信号の1/2 Ｈ区間で水平同期信号を検出す
る第１ＡＮＤゲート５２と；前記フリップフロップ５１
の反転出力と反転されたリセット信号を入力し、複合同
期信号の１Ｈ区間で水平同期信号を検出する第２ＡＮＤ
ゲート５３と；前記第１ＡＮＤゲート５２の出力を入力
とし、カウンタ部３０の第３出力信号をリセット信号Ｒ
とし、前記1/2 Ｈ区間で検出された水平同期信号を２分
周する第２Ｔフリップフロップ５４と；前記第２Ｔフリ
ップフロップ５４の出力信号と前記第１ＡＮＤゲート５
２の出力信号を入力し、複合同期信号の垂直走査期間(1
/2Ｈ区間) で水平同期信号を検出する第３ＡＮＤゲート
５５と；前記第２及び第３ＡＮＤゲート５３，５５の出
力を入力し、水平同期信号を発生するＮＯＲゲート５６
とからなる。

【００２７】水平同期信号発生部６０は、前記水平同期
信号検出部５０の出力信号をリセット信号に入力し、前
記カウンタ部３０の第１出力信号Ｃ１をクロック信号と
し、ハイ状態の電源電圧ＶＤＤを入力信号とし、所定の
パルス幅を有する水平同期信号を発生する第４Ｄフリッ
プフロップ６１からなる。

【００２８】水平同期信号検出部５０は、カウンタ部３
０の出力信号中で複合同期信号の周期変化が感知できる
第３及び第４出力信号Ｃ３，Ｃ４を用いて、複合同期信
号中1/2 Ｈ周期の区間を１Ｈに転換して水平同期信号Ｈ
ｓ′を発生する。水平同期信号発生部６０は、水平同期
信号検出部５０の出力信号Ｈｓ′とカウンタ部の出力信
号Ｃ１を印加されデューティ比の可変された水平同期信
号Ｈｓを発生する。

【００２９】上述したような構成を有する本発明の同期
検出回路の動作を図４を参照して詳細に説明する。リセ
ット発生部２０は、図４（ａ）の外部から複合同期信号
Ｃｓを入力し、第１Ｔフリップフロップ２１を通じて前
記複合同期信号Ｃｓの立下りエッジでトグルされる、図
４（ｂ）のような出力信号ＴＱを発生し、第１Ｄフリッ
プフロップ２２は、メインクロックＭＣＬＫの立上りエ
ッジでトリガされ、前記第１Ｔフリップフロップ２１の
出力信号ＴＱを遅延させる。エクスクルーシブノアゲー
ト２３は、第１Ｔフリップフロップ２１の出力信号と、
第１Ｄフリップフロップ２２の出力信号とを入力とし、
前記第１Ｔフリップフロップ２１の出力信号のレベル遷
移時、リセット信号ＲＳＴをカウンタ部３０のカウンタ
３１に印加すると同時に、反転されたリセット信号を水
平同期信号検出部５０のＡＮＤゲート５２，５３にそれ
ぞれ印加する。即ち図４（ｃ）及び図４（ｄ）に示した
ように、複合同期信号Ｃｓの立下りエッジでリセット信
号ＲＳＴが発生される。

【００３０】カウンタ部３０のカウンタ３１は、リセッ
ト信号ＲＳＴによりリセットされた後、メインクロック
信号ＭＣＬＫをカウントし、デコーダ３２はカウンタ３
１の出力をデコーディングし、図４（ｄ）のような出力
信号Ｃを発生する。カウンタ部３０はデコーダ３２を通
じて１Ｈ周期毎に第１乃至第４出力信号を発生する。こ
のとき、第１乃至第３出力信号Ｃ１−Ｃ３は1/2 Ｈ周期
内に存在し、第４出力信号は1/2 Ｈ及び１Ｈ周期内に存
在する。従って、複合同期信号Ｃｓ中、水平走査区間Ｈ
Ｐではパルスが１Ｈ周期であり、等化パルス区間ＥＰ及
び垂直走査区間ＶＰではパルスが1/2 Ｈ周期を有するの
で、等化パルス区間ＥＰ及び垂直走査区間ＶＰではカウ
ンタ部３０の第４出力信号Ｃ４は発生されない。

【００３１】カウンタ３０の第１乃至第４出力信号Ｃ１
−Ｃ４中、第１出力信号Ｃ１は水平同期信号発生部６０
に提供され、第２出力Ｃ２は垂直同期信号検出部４０に
提供され、第３及び第４出力は水平同期信号検出部５０
に出力する。

【００３２】前記垂直同期信号検出部４０及び水平同期
信号検出部５０は、前記カウンタ部３０から発生される
出力信号を入力して垂直同期信号Ｖｓ及び水平同期信号
Ｈｓをそれぞれ検出することになる。

【００３３】まず、垂直同期信号検出動作に対し説明す
る。カウンタ部３０の出力(Ｃ１乃至Ｃ４) 中、第２出
力信号Ｃ２が垂直同期信号検出部４０の第２Ｄフリップ
フロップ４１のクロック信号へ印加され、複合同期信号
Ｃｓが入力信号に入力される。従って、第２Ｄフリップ
フロップ４１は、第２出力信号Ｃ２の立上りエッジでト
リガされ、図４（ｇ）のように、複合同期信号Ｃｓ中垂
直同期信号Ｖｓを検出する。

【００３４】Ｄフリップフロップ４１は前記カウンタ部
３０の第２出力Ｃ２によりトリガされるので、複合同期
信号Ｃｓは同じ周期を有する信号により複合同期信号Ｃ
ｓの位相の反転される区間である垂直パルス区間ＶＰを
検出し、図４（ｇ）のように垂直同期信号Ｖｓを検出す
ることになる。

【００３５】一方、水平同期信号の検出動作に対し説明
する。水平同期信号検出部５０のカウンタ部３０の出力
信号中第３及び第４出力信号Ｃ３，Ｃ４が第３Ｄフリッ
プフロップ５１のセット信号Ｃ３とリセット信号/ Ｃ４
へ各々印加され、第３Ｄフリップフロップ５１はセット
信号Ｃ３の立上りエッジでセットされ、リセット信号/
Ｃ４の立上りエッジでリセットされる。したがって、第
３Ｄフリップフロップ５１は図４（ｈ）のような1/2 Ｈ
区間検出信号ＤＥＴを出力信号として発生する。

【００３６】複合同期信号Ｃｓの１Ｈ区間である水平走
査区間では、１Ｈ毎に水平同期信号が検出され、垂直走
査区間と同じ1/2 Ｈ区間では水平同期信号が1/2Ｈ毎に
検出される。従って、本発明では前記1/2 Ｈ検出信号Ａ
を用いて、複合同期信号の1/2 Ｈ区間では一つ置き水平
同期信号を発生するようにする。

【００３７】即ち、第１ＡＮＤゲート３２は、前記リセ
ット発生部２０のリセット信号ＲＳＴを反転させて信号
を第１入力に入力して、前記第３Ｄフリップフロップ５
１の1/2 Ｈ区間検出信号ＤＥＴを第２入力とし、複合同
期信号Ｃｓ中1/2Ｈ区間での水平同期信号１Ｈｓ(1/2Ｈ)
を検出する。この時、複合同期信号Ｃｓの1/2Ｈ区間で
ある垂直走査区間で検出された水平同期信号１Ｈｓ(1/2
Ｈ）は1/2Ｈ周期を有する。第１ＡＮＤゲート５２を通
じて検出された水平同期信号１Ｈｓ(1/2Ｈ）はＴフリッ
プフロップ５４に印加され２分周される。Ｔフリップフ
ロップ５４の出力信号２Ｈｓ(1/2Ｈ) 及び第１ＡＮＤゲ
ート３２の出力信号１Ｈｓ(1/2Ｈ）は第３ＡＮＤゲート
５５へ印加され、ＡＮＤゲート５５は前記第１ＡＮＤゲ
ート５２から出力される1/2 Ｈ周期を有する水平同期信
号１Ｈｓ(1/2Ｈ) を一つ置き検出して垂直走査区間での
１Ｈ周期を有する水平同期信号３Ｈｓ( Ｈ)を検出す
る。

【００３８】第２ＡＮＤゲート５２は、前記第３Ｄフリ
ップフロップ５１から発生された1/2 Ｈ区間検出信号Ｄ
ＥＴ及びリセット信号の反転信号を論理積し、複合同期
信号Ｃｓ中１Ｈ区間である水平走査区間で１Ｈ周期を有
する水平同期信号２Ｈｓ(Ｈ) を検出する。

【００３９】従って、前記第２ＡＮＤゲート５２から出
力された１Ｈ区間での水平同期信号２Ｈｓ( Ｈ) と、第
３ＡＮＤゲート５３から出力された1/2 Ｈ区間での水平
同期信３Ｈｓ(1/2Ｈ) とを両入力とするＮＯＲゲート５
６は、図４（ｍ）のように、複合同期信号Ｃｓから１Ｈ
周期を有する水平同期信号Ｈｓを検出することになる。

【００４０】前記水平同期信号検出部５０で検出された
水平同期信号Ｈｓは、水平同期信号発生部６０のＤフリ
ップフロップ６１のリセット信号ＲＳＴへ印加される。
Ｄフリップフロップ６１は、前記水平同期信号検出部５
０で検出された水平同期信号Ｈｓによりリセットされた
後、前記カウンタ部３０の第１出力Ｃ１によりトリガさ
れ、デューティ比が可変された所定の幅を有する水平同
期信号を発生することもできる。

【００４１】従って、本発明の同期検出回路は、1/2 Ｈ
区間で複合同期信号の立下りエッジを検出して垂直同期
信号を発生し、複合同期信号中1/2 Ｈ区間の垂直走査区
間で1/2 Ｈ周期の水平同期信号を一つ置き出力すること
により、複合同期信号から１Ｈ周期を有する水平同期信
号を発生する。

【００４２】なお、本発明は上記の実施の形態に限定さ
れず、ＮＴＳＣ，ＰＡＬ，ＳＥＣＯＭなどの放送信号の
垂直及び水平同期信号を分離するのに用いることができ
る。

【００４３】

【発明の効果】以上説明のように本発明のカウンタ方式
を用いた同期検出回路によれば、従来の、ＲＣの時整数
を用いた同期検出回路に比し同期信号を正確に検出でき
る。

【００４４】また、本発明では同期検出用デジタルロジ
ックを液晶テレビのコントローラ内部に実装させること
により、電力の消耗を減少させることができ、あるい
は、ＰＣＢ実装面積を減少させることができる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、従来の同期信号検出回路
図である。

【図２】本発明の実施例による液晶表示素子の同期信号
検出回路のブロック図である。

【図３】図２の同期信号検出回路の詳細回路図である。

【図４】（ａ）乃至（ｍ）は、図３の同期信号検出回路
の動作タイミング図である。

【符号の説明】

２０リセット発生部３０カウンタ部４０垂直同期信号検出部５０水平同期信号検出部６０水平同期信号発生部

Claims

【特許請求の範囲】

【請求項１】外部から印加される複合同期信号から垂
直同期信号と水平同期信号を検出するための同期信号検
出回路において、外部から印加される複合同期信号とメインロック信号を
入力し、前記複合同期信号の立下りエッジでリセット信
号を発生するリセット発生手段と；前記リセット発生手
段のリセット信号によりリセットされ、前記メインクロ
ックをカウンティングし第１乃至第４出力を発生するカ
ウンタ手段と；前記カウンタ手段の第２出力と前記外部
複合同期信号を入力し、１Ｈ周期を有する垂直同期信号
を検出し、この検出された垂直同期信号を発生する垂直
同期信号検出手段と；前記カウンタ手段の第３及び第４
出力信号と、リセット発生手段のリセット信号とを入力
し、１Ｈ周期を有する水平同期信号を検出する水平同期
信号検出手段とを含むことを特徴とする同期信号検出回
路。
【請求項２】前記リセット発生手段は、前記複合同期信号を入力してトグルする第１フリップフ
ロップと；前記第１フリップフロップの出力を入力と
し、前記メインクロックをクロック信号とする第２フリ
ップフロップと；前記第１及び第２フリップフロップの
出力を入力とし、前記複合同期信号の立下りエッジでリ
セット信号を発生させるエクスクルーシブノアゲートと
からなることを特徴とする請求項１記載の同期信号検出
回路。
【請求項３】前記カウンタ手段は、前記リセット発生手段のリセット信号にリセットされ、
前記メインクロックをカウントするカウンタと；前記カ
ウンタの出力をデコーディングして第１乃至第４出力を
発生するためのデコーダとからなることを特徴とする請
求項１記載の同期信号検出回路。
【請求項４】カウンタ手段は、１Ｈ毎に第１乃至第４
出力信号を発生し、第１乃至第３出力信号は1/2 Ｈ区間
内に発生し、第４出力信号は1/2Ｈ区間と１Ｈ区間の間
に発生することを特徴とする請求項３記載の同期信号検
出回路。
【請求項５】前記垂直同期発生手段は、前記複合同期
信号を入力信号とし、前記カウンタ手段の第２出力信号
の立下りエッジでトリガされ、その出力に垂直同期信号
を発生するＤフリップフロップからなることを特徴とす
る請求項４記載の同期信号検出回路。
【請求項６】前記水平同期信号検出手段は、前記カウンタ手段の出力信号中第３及び第４出力信号を
入力し、前記複合同期信号の1/2 Ｈ区間を検出する第１
検出手段と；前記第１検出手段の検出信号の反転信号
と、前記リセット発生手段のリセット信号の反転信号と
を入力し、複合同期信号の１Ｈ区間で水平同期信号を検
出する第２検出手段と；前記第１検出手段の検出信号と
前記リセット発生手段のリセット信号の反転信号を入力
し、複合同期信号の1/2 Ｈ区間で１Ｈ周期を有する水平
同期信号を検出するための第３検出手段と；前記第２及
び第３検出手段の出力信号を入力し、複合同期信号中に
おいて水平同期信号を出力するための出力手段とからな
ることを特徴とする請求項４記載の同期信号検出回路。
【請求項７】前記第１検出手段は、前記カウンタ手段
の出力信号中第３及び第４出力信号を各々セット信号端
子及びリセット信号に入力し、複合同期信号の1/2 Ｈ区
間を検出するフリップフロップからなることを特徴とす
る請求項６記載の同期信号検出回路。
【請求項８】前記第２検出手段は、前記第１検出手段
の検出信号の反転信号と、前記リセット発生手段からリ
セット信号の反転信号とを入力し、複合同期信号の１Ｈ
区間で１Ｈ周期を有する水平同期信号を検出するＡＮＤ
ゲートからなることを特徴とする請求項６記載の同期信
号検出回路。
【請求項９】前記第３検出手段は、前記第１検出手段の検出信号と前記リセット発生手段の
リセット信号の反転信号を入力し、複合同期信号の1/2
Ｈ区間で1/2 Ｈ周期を有する水平同期信号を検出するた
めの第１手段と；前記第１手段の出力信号を２分周する
ための第２手段と；前記第１手段と第２手段の出力を入
力し、複合同期信号の1/2 Ｈ区間で１Ｈ周期を有する水
平同期信号を発生する第３手段とからなることを特徴と
する請求項６記載の同期信号検出回路。
【請求項１０】前記第１手段は、前記第１検出手段の
検出信号と前記リセット発生手段のリセット信号の反転
信号を入力し、複合同期信号の1/2Ｈ区間で1/2 Ｈ周期
を有する水平同期信号を出力する第１ＡＮＤゲートから
なることを特徴とする請求項９記載の同期信号検出回
路。
【請求項１１】前記第２手段は、前記第１ＡＮＤゲー
トの出力を入力とし、前記カウンタ手段の第３出力信号
の反転信号をリセット信号とし、第１ＡＮＤゲートの出
力信号を分周するフリップフロップからなることを特徴
とする請求項１０記載の同期信号検出回路。
【請求項１２】前記第３手段は、前記第１ＡＮＤゲー
トの出力とフリップフロップの出力を入力し、複合同期
信号の1/2 Ｈ区間で１Ｈ周期を有する水平同期信号を発
生する第２ＡＮＤゲートからなることを特徴とする請求
項１１記載の同期信号検出回路。
【請求項１３】前記出力手段は、前記第２検出手段及
び第３検出手段の出力信号を入力し、複合同期信号の１
Ｈ周期を有する水平同期信号を発生するＮＯＲゲートか
らなることを特徴とする請求項６記載の同期信号検出回
路。
【請求項１４】前記水平同期信号検出手段を通じて検
出された水平同期信号と、前記カウンティング手段の第
１出力とを入力し、デューティ比の可変された水平同期
信号を発生する水平同期信号発生手段を更に含むことを
特徴とする請求項１記載の液晶表示素子の同期信号検出
回路。
【請求項１５】前記水平同期発生手段は、前記水平同
期信号検出手段の出力信号をリセット信号に入力し、前
記カウンタ手段の第１出力信号をクロック信号とするフ
リップフロップからなることを特徴とする請求項１４記
載の同期信号検出回路。
【請求項１６】外部から印加される複合同期信号から
垂直同期信号と水平同期信号を検出するための同期信号
検出回路において、外部から印加される複合同期信号とメインクロック信号
を入力し、前記複合同期信号の立下りエッジでリセット
信号を発生するリセット発生手段と；前記リセット発生
手段のリセット信号によりリセットされ、前記メインク
ロックをカウンティングし１Ｈ毎に第１乃至第４出力を
発生するカウンタ手段と；前記カウンタ手段の第２出力
と前記外部複合同期信号を入力し、１Ｈ周期内の垂直同
期信号を検出して検出された垂直同期信号を発生する垂
直同期信号検出手段と；前記カウンタ手段の出力信号中
第３及び第４出力信号を入力し、前記複合同期信号の1/
2 Ｈ区間を検出する第１検出手段と；前記第１検出手段
の検出信号の反転信号と、前記リセット発生手段のリセ
ット信号の反転信号とを入力し、複合同期信号の１Ｈ区
間で１Ｈ周期を有する水平同期信号を検出する第２検出
手段と；前記第１検出手段の検出信号と前記リセット発
生手段のリセット信号の反転信号を入力し、複合同期信
号の1/2 Ｈ区間で1/2 Ｈ周期を有する水平同期信号を検
出するための第３検出手段と；前記第２及び第３検出手
段の出力信号を入力し、複合同期信号から検出された水
平同期信号を出力するための出力手段とからなり、前記
カウンタ手段の第３及び第４出力信号と、リセット信号
発生手段のリセット信号とを入力し、１Ｈ周期内の水平
同期信号を検出する水平同期信号検出手段とを含むこと
を特徴とする同期信号検出回路。
【請求項１７】カウンタ手段は、１Ｈ毎に第１乃至第
４出力信号を発生し、第１乃至第３出力信号は1/2 Ｈ区
間内で発生し、第４出力信号は1/2Ｈ区間と１Ｈ区間の
間で発生することを特徴とする請求項１６記載の同期信
号検出回路。
【請求項１８】外部から印加される複合同期信号から
垂直同期信号と水平同期信号を検出するための同期信号
検出回路において、外部から印加される複合同期信号とメインクロック信号
を入力し、前記複合同期信号の立下りエッジでリセット
信号を発生するリセット発生手段と；前記リセット発生
手段のリセット信号によりリセットされ、前記メインク
ロックをカウンティングし１Ｈ毎に第１乃至第４出力を
発生し、第１乃至第３出力は1/2 Ｈ内で発生し、第４出
力は1/2 Ｈと１Ｈ間で発生するカウンタ手段と；前記カ
ウンタ手段の第２出力と前記外部複合同期信号を入力
し、１Ｈ周期内の垂直同期信号を検出して検出された垂
直同期信号を発生する垂直同期信号検出手段と；前記カ
ウンタ手段の出力信号中第３及び第４出力信号を入力
し、前記複合同期信号中1/2 Ｈ区間を検出する第１検出
手段と；前記第１検出手段の出力信号の反転信号と、前
記リセット発生手段のリセット信号の反転信号とを入力
し、複合同期信号の１Ｈ区間で１Ｈ周期を有する水平同
期信号を検出する第２検出手段と；前記第１検出手段の
検出信号と前記リセット発生手段のリセット信号の反転
信号を入力し、複合同期信号の1/2 Ｈ区間で1/2 周期を
有する水平同期信号を検出するための第３検出手段と；
第３検出手段の出力信号を２分周するための分周手段
と；前記第３検出手段と分周手段の出力を入力し、複合
同期信号の1/2Ｈ区間で１Ｈ周期を有する水平同期信号
を発生する発生手段と；第２検出手段の検出信号と前記
発生手段の出力信号を入力し、複合同期信号の１Ｈ周期
を有する水平同期信号を出力するための出力手段とから
なり、前記カウンタ手段の第３及び第４出力信号と、リ
セット信号発生手段のリセット信号とを入力し、１Ｈ周
期内の水平同期信号を検出する水平同期信号検出手段；
前記水平同期信号検出手段を通じて検出された水平同期
信号と前記カウンタ手段の第１出力を入力し、デューテ
ィ比の可変された水平同期信号を発生する水平同期信号
発生手段とを含むことを特徴とする同期信号検出回路。
【請求項１９】複合同期信号から垂直及び水平同期信
号を検出する方法において、前記複合同期信号の立下りエッジを検出して検出信号を
発生する段階と；前記検出信号を用いて１Ｈ毎に1/2 Ｈ
周期内に第１及び第３信号を発生し、1/2 Ｈ周期と１Ｈ
間に第４信号を発生する段階と；前記第２信号を用いて
複合同期信号から垂直同期信号を検出する段階と；前記
第３及び第４信号を用いて複合同期信号の1/2 Ｈで1/2
Ｈ周期を有する水平同期信号を発生する段階と；前記検
出された1/2 Ｈ周期を有する水平同期信号を一つ置き検
出して１Ｈ周期を有する水平同期信号を発生する段階と
を含むことを特徴とする同期信号検出方法。
【請求項２０】１Ｈ周期を有する水平同期信号を発生
した後、発生された水平同期信号のデューティ比を可変
させる段階を更に含むことを特徴とする請求項１９記載
の同期信号検出方法。