KR100320461B1

KR100320461B1 - 모니터의 동기신호 처리장치 및 방법

Info

Publication number: KR100320461B1
Application number: KR1019990033437A
Authority: KR
Inventors: 송명준
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1999-08-13
Filing date: 1999-08-13
Publication date: 2002-01-12
Also published as: GB0019957D0; GB2356300B; GB2356300A; CN1288326A; US6563484B1; KR20010017769A; CN1164081C

Abstract

비정상적인 동기신호를 검출하여 화질저하 및 DPM 모드 진입 에러를 방지할 수 있도록 한 모니터의 동기신호 처리장치 및 방법에 관한 것으로, 에스오지(SOG)신호로부터 동기신호를 분리하는 동기신호 처리부와, 동기신호 처리부에서 출력된 동기신호 폭과 수평라인 폭을 검출하는 동기신호 검지부와, 동기신호 검지부에서 검출된 동기신호 폭과 수평라인 폭의 상관관계를 이용하여 동기신호의 이상여부를 판단하는 마이컴과, 마이컴의 제어신호에 따른 클럭을 발생하여 동기신호 검지부로 출력하는 PLL을 포함하여 구성되므로 화질저하 및 불필요한 전력소비를 방지하여 제품의 신뢰성을 향상시킬 수 있다.

Description

모니터의 동기신호 처리장치 및 방법{APPARATUS AND METHOD FOR PROCESSING SYNCHRONOUS SIGNAL OF MONITOR}

본 발명은 모니터에 관한 것으로서, 특히 모니터의 동기신호 처리장치 및 방법에 관한 것이다.

일반적으로 모니터는 연계 구성된 본체 즉, PC 또는 워크 스테이션의 비디오 카드로부터 전송되는 SVGA(800×600), XGA(1024×768), SXGA(1280×1024) 등과 같은 영상모드의 영상신호를 일련의 신호처리를 거쳐 화면상에 디스플레이하는 장치로서, 음극선관을 사용하는 모니터로 출발하여 현대기술의 발전에 따른 표시기기의 대형화 추세에 따라 대형 모니터에 적합한 대표적인 평판 표시소자로서, LCD를 사용하는 디지털 방식 모니터가 상용화되어 가는 실정이다.

종래의 기술에 따른 모니터의 동기신호 처리장치는 도 1에 도시된 바와 같이, 각 제조업체의 규격을 맞추기 위한 각종 동기신호 형식 즉, SOG(Sync On Green) 신호 또는 복합 동기신호(Csync)가 입력되면 이를 분리하여 복합 동기신호와 수직 동기신호를 출력하고 수평 동기신호(Hsync)와 수직 동기신호(Vsync)가 입력되면 그대로 출력하는 동기신호 처리부(1), 상기 동기신호 처리부(1)에서 출력된 동기신호의 주파수에 따라 영상모드 및 DPM 모드(Display Power Management Mode) 진행여부를 판단하고 해당 영상모드에 따른 신호처리동작이 이루어지도록 제어신호를 출력하는 마이컴(2), 상기 마이컴(2)의 제어신호에 따른 클럭펄스를 생성하고 클럭과 동기된 새로운 수평 동기신호를 생성하는 PLL(Phase Locked Loop)(3), 상기PLL(3)에서 공급되는 클럭펄스 및 수평 동기신호에 따라 R/G/B 영상신호를 프레임(Frame) 단위로 신호처리하는 스케일러(4)를 포함하여 구성된다.

이때 DPM 모드는 수직 및 수평동기신호의 유무를 판별하여 수직 및 수평동기신호가 모니터로 입력되지 않으면 모니터가 사용되지 않는 것으로 판단하여 모니터 내부의 마이컴이 동작대기를 위한 필수구성요소에만 전원을 공급하고 그 외의 구성요소, 특히 대전력을 소비하는 히터, 편향 IC 등의 구성요소에는 전원공급을 차단하는 동작모드이다.

이와 같이 구성된 종래기술의 동기신호 처리동작을 설명하면 다음과 같다.

먼저, 동기신호 처리부(1)는 본체로부터 SOG(Sync On Green), 복합 동기신호(Csync) 또는 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 입력받는다.

그리고 SOG가 입력되는 경우 동기신호 처리부(1)는 도 2a와 같이, 상기 SOG 신호로부터 동기신호 감지레벨 이하의 신호는 '하이'를 출력하고 동기신호 감지레벨 이상의 신호는 '로우'를 출력함으로서 동기신호를 분리하여 복합 동기신호와 수직 동기신호로 출력한다.

또한 수평 동기신호와 수직 동기신호 즉, 독립된 동기신호는 그대로 출력하며, 복합 동기신호는 수평 동기신호와 수직 동기신호로 분리하여 마이컴(2)으로 출력한다.

이어서 마이컴(2)은 동기신호 처리부(1)에서 출력된 동기신호의 주파수에 따라 영상모드 및 DPM 모드 진행여부를 파악하고 그에 따른 샘플링 클럭이스케일러(4)에 공급될 수 있도록 PLL(3)에 제어신호를 출력한다.

그리고 PLL(3)은 마이컴(2)의 제어신호에 의해 설정된 클럭펄스 및 클럭펄스와 동기된 수평 동기신호를 생성하여 스케일러(4)에 공급한다.

이어서 스케일러(4)는 PLL(3)로부터 수평 동기신호 및 클럭펄스를 입력받고 마이컴(2)의 제어신호에 따라 본체로부터 전송되는 R/G/B 영상신호를 처리한다.

이때 모니터가 사용되지 않고 정상적인 동작상태의 경우 동기신호 처리부(1)에 동기신호가 입력되지 않으므로 상술한 바와 같이, 마이컴(2)은 DPM 모드로 진입하게 된다.

그러나 SOG의 특성상 동기신호가 차단되더라도 G 신호가 존재하고 SOG 입력단을 통해 동기신호 처리부(1)로 입력되고 도 2b와 같이, G 신호로부터 비정상적으로 동기신호가 분리되어 마이컴(2)으로 입력되므로 모니터가 동작되지 않는 상태임에도 불구하고 DPM 모드로 진입하지 못하게 되고 비정상적인 동기신호에 의한 영상처리 에러가 발생할 수 있다.

종래의 기술에 따른 모니터는 SOG 신호로부터 분리된 비정상적인 동기신호에 의해 화질이 저하되거나 DPM 모드로 진입하지 못하여 불필요한 전력이 소모되는 문제점이 있다.

따라서 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 비정상적인 동기신호를 검출하여 화질저하 및 DPM 모드 진입 에러를 방지할 수 있도록 한 모니터의 동기신호 처리장치 및 방법을 제공함에 그 목적이 있다.

도 1은 종래의 기술에 따른 모니터의 동기신호 처리장치의 구성을 나타낸 블록도

도 2a 및 도 2b는 동기신호 분리동작을 설명하기 위한 파형도

도 3은 본 발명에 따른 모니터의 동기신호 처리장치의 구성을 나타낸 블록도

도 4는 도 3의 동기신호 검지부의 세부구성을 나타낸 블록도

도 5는 도 4의 각부 출력을 나타낸 파형도

도 6은 본 발명에 따른 모니터의 동기신호 처리방법을 나타낸 플로우챠트

도면의 주요부분에 대한 부호의 설명

31: 동기신호 처리부 32: 동기신호 검지부

33: 마이컴 34: PLL

35: 스케일러 41: 제1 카운터

42: 제1 레지스터 43: 리셋신호 생성부

44: 제2 카운터 45: 제2 레지스터

51: 제1 D 플립플롭 52: 제2 D 플립플롭

53, 55: 인버터 54: 엔드 게이트

본 발명에 따른 모니터의 동기신호 처리장치는 에스오지(SOG)신호로부터 동기신호를 분리하는 동기신호 처리부와, 동기신호 처리부에서 출력된 동기신호 폭과 수평라인 폭을 검출하는 동기신호 검지부와, 동기신호 검지부에서 검출된 동기신호 폭과 수평라인 폭의 상관관계를 이용하여 동기신호의 이상여부를 판단하는 마이컴과, 마이컴의 제어신호에 따른 클럭을 발생하여 동기신호 검지부로 출력하는 PLL을 포함하여 구성됨을 특징으로 한다.

본 발명에 따른 모니터의 동기신호 처리방법은 모니터에 있어서, 동기신호 폭과 해당 수평라인 폭을 검출하는 단계와, 수평라인 폭에 대한 동기신호 폭의 비율이 설정비율 이상인지 여부를 판단하는 단계와, 그 판단결과 수평라인 폭에 대한 동기신호 폭의 비율이 설정비율 이상이면 비정상적인 동기신호로 판단하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 모니터의 동기신호 처리장치 및 방법의 바람직한 일실시예를 설명하면 다음과 같다.

도 3은 본 발명에 따른 모니터의 동기신호 처리장치의 구성을 나타낸 블록도, 도 4는 도 3의 동기신호 검지부의 세부구성을 나타낸 블록도, 도 5는 도 4의 각부 출력을 나타낸 파형도이고, 도 6은 본 발명에 따른 모니터의 동기신호 처리방법을 나타낸 플로우챠트이다.

본 발명에 따른 모니터의 동기신호 처리장치는 도 3에 도시된 바와 같이, 각 제조업체의 규격을 맞추기 위한 각종 동기신호 형식 즉, SOG(Sync On Green)신호또는 복합 동기신호(Csync)가 입력되면 이를 분리하여 복합 동기신호와 수직 동기신호를 출력하고 수평 동기신호(Hsync)와 수직 동기신호(Vsync)가 입력되면 그대로 출력하는 동기신호 처리부(31), 상기 동기신호 처리부(31)에서 출력된 동기신호 폭과 수평라인 폭을 검출하는 동기신호 검지부(32), 상기 동기신호 검지부(32)에서 검출된 동기신호 폭과 수평라인 폭의 상관관계를 이용하여 동기신호의 이상여부를 판단하고 그 판단결과에 따라 상기 동기신호 처리부(31)에서 출력된 동기신호 주파수에 따라 영상모드 및 DPM 모드 진행여부를 판단하며, 해당 영상모드에 따른 신호처리동작이 이루어지도록 제어신호를 출력하는 마이컴(33), 상기 마이컴(33)의 제어신호에 따른 클럭펄스를 생성하고 클럭과 동기된 새로운 수평 동기신호를 생성하는 PLL(34), 상기 PLL(34)에서 공급되는 클럭펄스 및 수평 동기신호에 따라 R/G/B 영상신호를 프레임(Frame) 단위로 신호처리하는 스케일러(35)를 포함하여 구성된다.

그리고 동기신호 검지부(32)는 도 4에 도시된 바와 같이, 상기 동기신호 처리부(31)에서 출력된 수평 동기신호 또는 복합 동기신호를 리셋신호로 상기 PLL(34)에서 출력되는 클럭펄스에 따라 동기신호 폭을 카운팅하는 제1 카운터(41), 상기 동기신호 처리부(31)에서 출력된 수평 동기신호 또는 복합 동기신호와 상기 PLL(34)에서 출력된 클럭펄스를 이용하여 수평라인 폭 검출용 리셋신호를 생성하는 리셋신호 생성부(43), 상기 리셋신호 생성부(43)에서 생성된 수평라인 폭 검출용 리셋신호에 따라 수평라인의 폭을 카운팅하는 제2 카운터(44), 반전된 상기 수평라인 폭 검출용 리셋신호를 클럭으로 제1 카운터(41)의 카운팅값을 출력하는 제1 레지스터(42), 상기 제2 카운터(44)의 카운팅값을 상기 제1 레지스터(42)와 동기시켜 출력하는 제2 레지스터(45)를 포함하여 구성된다.

이때 리셋신호 생성부(43)는 상기 수평 동기신호 또는 복합 동기신호를 상기 PLL(34)에서 출력된 클럭에 동기시키는 제1 D 플립플롭(51), 상기 제1 D 플립플롭(51)의 출력을 한 클럭 지연시키는 제2 D 플립플롭(52), 반전된 상기 제1 D 플립플롭(51)의 출력과 제2 D 플립플롭(52)의 출력을 논리곱하는 엔드 게이트(54), 상기 엔드 게이트(54)의 출력을 반전시켜 수평라인 폭 검출용 리셋신호를 생성하는 인버터(55)를 포함하여 구성된다.

이와 같이 구성된 본 발명의 동기신호 처리동작을 설명하면 다음과 같다.

먼저, 동기신호 처리부(31)는 본체로부터 SOG(Sync On Green), 복합 동기신호(Csync) 또는 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 입력받는다.

그리고 SOG가 입력되는 경우 상기 SOG 신호를 복합 동기신호와 수직 동기신호로 출력하고 수평 동기신호와 수직 동기신호 즉, 독립된 동기신호가 입력되면 그대로 출력하며, 복합 동기신호는 복합 동기신호와 수직 동기신호로 분리하여 마이컴(33)으로 출력한다.

이어서 동기신호 검지부(32)는 상기 동기신호 처리부(31)에서 출력된 동기신호의 폭과 수평라인 폭을 검출하여 마이컴(33)으로 출력한다.

이때 동기신호 검지부(32)에서 동기신호 폭과 수평라인 폭을 검출하는 동작을 도 5를 참조하여 설명하면 다음과 같다.

제1 카운터(41)는 수평 동기신호 또는 복합 동기신호를 리셋신호로 상기PLL(34)에서 공급된 클럭펄스에 따라 동기신호의 '하이'구간을 카운팅한다.

그리고 리셋신호 생성부(43)는 제1 D 플립플롭(51)을 통해 동기신호를 클럭펄스와 동기시켜 'A'를 출력하고 인버터(53)를 통해 이를 반전시켜 'B'를 출력하고 제2 D 플립플롭(52)을 통해 제1 D 플립플롭(51)의 출력을 클럭펄스의 한 주기만큼 지연시켜 'C'를 출력하며, 엔드 게이트(54)를 통해 상기 'B'와 'C'를 논리곱하여 'CP'를 출력하고 인버터(55)를 통해 상기 'CP'를 반전시켜 최종적으로 수평라인 폭 검출용 리셋신호 'D'를 출력한다.

이어서 제2 카운터(44)는 상기 수평라인 폭 검출용 리셋신호로 상기 PLL(34)에서 공급된 클럭펄스에 따라 수평라인의 폭을 카운팅한다.

그리고 제1 레지스터(42) 및 제2 레지스터(45)는 상기 'CP'를 클럭으로 각각 제1 카운터(41)의 카운팅값 'HW' 및 제2 카운터(44)의 카운팅값 'TW'를 서로 동기시켜 마이컴(33)으로 출력한다.

따라서 마이컴(33)은 도 6과 같이, 'HW' 및 'TW'를 읽어들이고(S61), 'TW'에 '1'을 가산하여 'TW' 값을 갱신시킨다(S62).

이때 'TW'는 한 클럭펄스가 지난 시점부터 수평라인 폭을 카운팅한 값이므로 실제 수평라인 폭은 'TW'에 '1'을 가산한 값이다.

이어서 'HW'가 'TW/2'보다 작은지 판단하여(S63), 작으면 'TW'에 대한 'HW'의 비율 'K'을 산출하고(S65), 작지 않으면 'TW'에서 'HW'를 감산한 값으로 'HW'를 갱신시킨 다음(S64), 'TW'에 대한 'HW'의 비율 'K'를 산출한다(S65).

이때 'HW'는 동기신호의 '하이'구간을 카운팅한 값인데, 이는 동기신호가 양극성이면 동기신호 폭을 카운팅한 값이고 동기신호가 음극성이면 동기신호 폭을 제외한 구간을 카운팅한 값이다. 따라서 'HW'가 'TW/2' 이상이면 동기신호 폭을 제외한 구간을 카운팅한 값이므로 'HW'에서 'TW'를 감산한 값이 실제 동기신호 폭을 카운팅한 값이 되는 것이다.

그리고 상기 'K'가 'N' 즉, 기설정된 VESA 규격에 따른 수평라인 폭에 대한 동기신호 폭의 비율(SOG의 경우 20%)보다 작은지 판단하고(S66), 'K'가 'N'보다 작으면 정상적인 동기신호로 판단한다(S67).

한편, 상기 판단결과(S66), 'K'가 'N'이상이면 동기신호가 아닌 것으로 판단한다(S68).

이어서 마이컴(33)은 입력된 동기신호가 정상적인 것으로 판단된 경우 각부에 제어신호를 인가하여 정상적인 영상신호처리가 이루어지도록 하며, 비정상적인 동기신호로 판단되면 그로 인한 화면처리 에러가 발생하지 않도록 각부를 제어하거나, DPM 모드로 진입하는 등의 적절한 조치를 취한다.

본 발명에 따른 모니터의 동기신호 처리장치는 동기신호의 정상/비정상을 판단하여 비정상적인 동기신호 입력시 화면처리 에러를 방지하고 DPM 모드로 진입하는 등 적절히 대처하므로 화질저하 및 불필요한 전력소비를 방지하여 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims

에스오지(SOG) 신호로부터 동기신호를 분리하는 동기신호 처리부,

상기 동기신호 처리부에서 출력된 동기신호 폭과 수평라인 폭을 검출하는 동기신호 검지부,

상기 동기신호 검지부에서 검출된 동기신호 폭과 수평라인 폭의 상관관계를 이용하여 동기신호의 이상여부를 판단하는 마이컴,

상기 마이컴의 제어신호에 따른 클럭을 발생하여 상기 동기신호 검지부로 출력하는 PLL을 포함하여 구성됨을 특징으로 하는 모니터의 동기신호 처리장치.
제1 항에 있어서,

상기 동기신호 검지부는 상기 동기신호 처리부에서 출력된 수평 동기신호 또는 복합 동기신호를 리셋신호로 상기 PLL에서 출력되는 클럭펄스에 따라 동기신호 폭을 카운팅하는 제1 카운터,

상기 동기신호 처리부에서 출력된 수평 동기신호 또는 복합 동기신호와 상기 PLL에서 출력된 클럭펄스를 이용하여 수평라인 폭 검출용 리셋신호를 생성하는 리셋신호 생성부,

상기 리셋신호 생성부에서 생성된 수평라인 폭 검출용 리셋신호에 따라 수평라인 폭을 카운팅하는 제2 카운터를 포함하여 구성됨을 특징으로 하는 모니터의 동기신호 처리장치.
제2 항에 있어서,

상기 리셋신호 생성부는 상기 수평 동기신호 또는 복합 동기신호를 상기 PLL에서 출력된 클럭에 동기시키는 제1 D 플립플롭,

상기 제1 D 플립플롭의 출력을 한 클럭 지연시키는 제2 D 플립플롭,

반전된 상기 제1 D 플립플롭의 출력과 제2 D 플립플롭의 출력을 논리곱하는 엔드 게이트,

상기 엔드 게이트의 출력을 반전시켜 수평라인 폭 검출용 리셋신호를 생성하는 인버터를 포함하여 구성됨을 특징으로 하는 모니터의 동기신호 처리장치.
제2 항에 있어서,

상기 동기신호 검지부는 상기 엔드 게이트의 출력을 클럭으로 상기 제1 카운터의 카운팅값을 출력하는 제1 레지스터,

상기 엔드 게이트의 출력을 클럭으로 상기 제2 카운터의 카운팅값을 상기 제1 레지스터와 동기시켜 출력하는 제2 레지스터를 더 포함하여 구성됨을 특징으로 하는 모니터의 동기신호 처리장치.
모니터에 있어서,

외부에서 입력되는 에스오지(SOG)신호로 부터 동기신호를 분리하는 단계,

상기 분리된 동기신호의 폭과 해당 수평라인의 폭을 검출하는 단계,

상기 수평라인 폭에 대한 동기신호 폭의 비율이 설정비율 이상인지 여부를 판단하는 단계,

상기 판단결과 수평라인 폭에 대한 동기신호 폭의 비율이 설정비율 이상이면 동기신호가 아닌것으로 판단하고 설정비율 미만이면 동기신호로 판단하는 단계를 포함하여 이루어짐을 특징으로 하는 모니터의 동기신호 처리방법.
제5 항에 있어서,

상기 설정비율은 VESA 규격에 설정된 수평라인 폭에 대한 동기신호 폭의 비율 허용범위임을 특징으로 하는 모니터의 동기신호 처리방법.