JPH10105132A - Ｌｃｄ省電力制御回路 - Google Patents

Ｌｃｄ省電力制御回路

Info

Publication number
JPH10105132A
JPH10105132A JP8263230A JP26323096A JPH10105132A JP H10105132 A JPH10105132 A JP H10105132A JP 8263230 A JP8263230 A JP 8263230A JP 26323096 A JP26323096 A JP 26323096A JP H10105132 A JPH10105132 A JP H10105132A
Authority
JP
Japan
Prior art keywords
lcd
signal
vsync
hsync
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8263230A
Other languages
English (en)
Inventor
Yoshikazu Nakabayashi
善和 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Gunma Ltd
Original Assignee
NEC Gunma Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Gunma Ltd filed Critical NEC Gunma Ltd
Priority to JP8263230A priority Critical patent/JPH10105132A/ja
Priority to US08/942,736 priority patent/US6020879A/en
Publication of JPH10105132A publication Critical patent/JPH10105132A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】ＶＥＳＡ規格準拠のＬＣＤ省電力制御を可能に
する。 【解決手段】Vsync検出回路２は、ＬＣＤ表示制御回路
１から出力されるVsync信号を監視し、Vsync信号が一定
時間停止した場合、Vsync停止信号をＬＣＤバックライ
トＯＮ／ＯＦＦ回路３、及びＲＧＢデータＳＴＯＰ回路
４に送出する。Vsync停止信号を受け取ったＬＣＤバッ
クライトＯＮ／ＯＦＦ回路３は、ＬＣＤ５のバックライ
トをＯＦＦにし、また同信号を受け取ったＲＧＢデータ
ＳＴＯＰ回路４は、ＬＣＤ表示制御回路１から出力され
るＲＧＢデータのＬＣＤ５への出力をストップする。Hs
ync検出回路６は、ＬＣＤ表示制御回路１から出力され
るHsync信号を監視し、Hsync信号が一定時間停止した場
合、Hsync停止信号をＬＣＤ電源ＯＮ／ＯＦＦ回路７に
送出する。Hsync停止信号を受け取ったＬＣＤ電源ＯＮ
／ＯＦＦ回路７は、ＬＣＤ５の電源をＯＦＦにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ省電力制御
回路に関し、特にＶＥＳＡ（Video ElectronicsStandar
ds Association）規格準拠のＬＣＤ省電力制御回路に関
する。
【０００２】
【従来の技術】ＬＣＤ（液晶ディスプレイ）を用いたシ
ステムにおいて、システムの省電力制御の一つとして、
表示が不要の時、一時的に表示を消してスタンバイ状態
にしておき、表示が必要になった時には、スタンバイ状
態を解除して元の通常状態に戻す機能がある。
【０００３】この実現方法として、従来は例えば公開特
許公報（平４−５０９９６；液晶表示制御回路）に詳述
されているように、スタンバイ状態を作るために専用の
ＳＴＡＮＢＹ信号を使用して、通常状態とスタンバイ状
態（省電力状態）を切り換えていた。
【０００４】
【発明が解決しようとする課題】上述した従来のＬＣＤ
省電力制御回路は、専用のＳＴＡＮＢＹ信号を使用する
ため、そのための回路、及び専用のソフトが必要にな
り、開発コストがかかるという欠点があった。
【０００５】［発明の目的］本発明の目的は、ＶＥＳＡ
準拠のＣＲＴ省電力モードにおける、Vsync信号（垂直
同期）とHsync信号（水平同期）のみを使用し、既存の
ＶＥＳＡ規格準拠ソフトを活用した経済的なＬＣＤ省電
力制御回路を提供することにある。
【０００６】
【課題を解決するための手段】第１の発明は、ＶＥＳＡ
規格のVsync信号とHsync信号を使用してＬＣＤの省電力
制御を行うことを特徴とする。
【０００７】また、第２の発明は、第１の発明において
ＬＣＤ表示を制御するＬＣＤ表示制御回路から出力され
る前記Vsync信号を監視し該Vsync信号が一定時間停止し
た場合前記ＬＣＤのバックライトをＯＦＦにするととも
に前記ＬＣＤ表示制御回路から出力されるＲＧＢデータ
の該ＬＣＤへの出力を停止することを特徴とする。
【０００８】次に、第３の発明は、第１の発明において
ＬＣＤ表示を制御するＬＣＤ表示制御回路から出力され
る前記Hsync信号を監視し該Hsync信号が一定時間停止し
た場合前記ＬＣＤの電源をＯＦＦにすることを特徴とす
る。
【０００９】さらに、第４の発明は、第２の発明におけ
る前記Hsync信号のパルス数を計数し前記Vsync信号のパ
ルスが入力されると前記計数値がリセットされるカウン
タを具備し、該カウンタの該計数値が予め定めた設定値
以上になった場合、前記Vsync信号の一定時間の停止と
することを特徴とする。
【００１０】最後に、第５の発明は、第３の発明におけ
る前記ＬＣＤ表示制御回路から供給されるドットクロッ
ク信号のパルス数を計数し前記Hsync信号のパルスが入
力されると前記計数値がリセットされるカウンタを具備
し、該カウンタの該計数値が予め定めた設定値以上にな
った場合、前記Hsync信号の一定時間の停止とすること
を特徴とする。
【００１１】
【発明の実施の形態】次に、本発明の実施例を図面を参
照して詳細に説明する。
【００１２】図１は本発明の一実施例を示すブロック
図、図２は図１のVsync検出回路２の一実施例を示す構
成図、図３は図１のHsync検出回路３の一実施例を示す
構成図である。
【００１３】図１を参照すると、Vsync検出回路２は、
ＬＣＤ表示制御回路１から出力されるVsync信号を監視
し、Vsync信号が一定時間停止した場合、Vsync信号が停
止したことを意味するVsync停止信号をＬＣＤバックラ
イトＯＮ／ＯＦＦ回路３、及びＲＧＢデータＳＴＯＰ回
路４に送出する。Vsync停止信号を受け取ったＬＣＤバ
ックライトＯＮ／ＯＦＦ回路３は、ＬＣＤ５のバックラ
イトをＯＦＦにし、また同信号を受け取ったＲＧＢデー
タＳＴＯＰ回路４は、ＬＣＤ表示制御回路１から出力さ
れるＲＧＢデータのＬＣＤ５への出力をストップする。
【００１４】Hsync検出回路６は、ＬＣＤ表示制御回路
１から出力されるHsync信号を監視し、Hsync信号が一定
時間停止した場合、Hsync信号が停止したことを意味す
るHsync停止信号をＬＣＤ電源ＯＮ／ＯＦＦ回路７に送
出する。Hsync停止信号を受け取ったＬＣＤ電源ＯＮ／
ＯＦＦ回路７は、ＬＣＤ５の電源をＯＦＦにする。
【００１５】そして、ＬＣＤバックライトＯＮ／ＯＦＦ
回路３、ＲＧＢデータＳＴＯＰ回路４、及びＬＣＤ電源
ＯＮ／ＯＦＦ回路７によって、ＬＣＤ５のバックライト
ＯＦＦ及びＲＧＢデータのＬＣＤ５への出力停止、及び
ＬＣＤ５の電源ＯＦＦがなされた状態で、ＬＣＤ表示制
御回路１からVsync信号及びHsync信号が出力され、Vsyn
c検出回路２及びHsync検出回路６においてVsync信号及
びHsync信号が検出された場合、Vsync検出回路２は、Vs
ync開始信号をＬＣＤバックライトＯＮ／ＯＦＦ回路
３、及びＲＧＢデータＳＴＯＰ回路４に送出し、Hsync
検出回路６は、Hsync開始信号をＬＣＤ電源ＯＮ／ＯＦ
Ｆ回路７に送出する。
【００１６】Vsync開始信号を受け取ったＬＣＤバック
ライトＯＮ／ＯＦＦ回路３は、ＬＣＤ５のバックライト
をＯＮし、Vsync開始信号を受け取ったＲＧＢデータＳ
ＴＯＰ回路４は、ＬＣＤ表示制御回路１から出力される
ＲＧＢデータをＬＣＤ５へ出力する。また、Hsync開始
信号を受け取ったＬＣＤ電源ＯＮ／ＯＦＦ回路７は、Ｌ
ＣＤ５の電源をＯＮする。
【００１７】次に、図２及び図３を用いて、本実施例に
おけるVsync検出回路２およびHsync検出回路６の構成例
について説明する。
【００１８】図２において、Vsync検出回路２は、カウ
ンタ２１と比較器２２から構成される。カウンタ２１
は、ＬＣＤ表示制御回路１から供給されるHsync信号の
パルス数を計算し、計数値を出力する。比較器２２は、
予め定めた設定値以上になった場合、かつVsync信号が
発振しない場合、Vsync停止信号を出力する。カウンタ
２１のリセット端子には、Vsync信号が供給され、Vsync
信号のパルスが入力されるとカウンタ２１はリセットさ
れる。比較器２２の設定値は、ＬＣＤの出力画面により
設定する。
【００１９】図３において、Hsync検出回路６は、カウ
ンタ４１と比較器４２から構成される。カウンタ４１
は、ＬＣＤ表示制御回路１から供給されるドットクロッ
ク（以降ＤＣＫと称す）信号のパルス数を計算し、計数
値を出力する。比較器４２は、予め定めた設定値以上に
なった場合、かつHsync信号が発振しない場合、Hsync停
止信号を出力する。カウンタ４１のリセット端子には、
Hsync信号が供給され、Hsync信号のパルスが入力される
とカウンタ４１はリセットされる。比較器４２の設定値
は、ＬＣＤの出力画面により設定する。
【００２０】次に、本実施例の動作について図面を参照
して詳細に説明する。
【００２１】通常、画面サイズが６４０＊４８０である
場合、画面は一ラインが、６４０ドット、４８０ライン
であるから、これを元にグラフ表示回路（図示せず）か
らデータを出力し、それをＬＣＤ表示制御回路１が受
け、ＬＣＤ５をコントロールし、画面表示する。ＶＥＳ
Ａ規格では、Vsync信号を停止させるサスペンドステー
トと、Hsync信号を停止させるオフステートの、省電力
に程度の差がある２種類の省電力制御がある。本発明
は、ＶＥＳＡ規格に対応させるため、Vsync検出回路２
およびHsync検出回路６を使用し、Vsync信号およびHsyn
c信号を監視し、信号の停止あるいは開始を検出する。V
sync検出回路２でVsync信号の停止を検出すると、Vsync
停止信号を、ＬＣＤバックライトＯＮ／ＯＦＦ回路３と
ＲＧＢデータＳＴＯＰ回路４に送出する。Vsync停止信
号を受け取ったＬＣＤバックライトＯＮ／ＯＦＦ回路３
は、ＬＣＤ５のバックライトをＯＦＦし、Vsync停止信
号を受け取ったＲＧＢデータＳＴＯＰ回路４は、ＬＣＤ
表示制御回路１から出力されるＲＧＢデータのＬＣＤ５
への出力をストップする（サスペンドステート）。ま
た、Hsync検出回路６でHsync信号の停止を検出すると、
Hsync停止信号を、ＬＣＤ電源ＯＮ／ＯＦＦ回路７に送
出する。Hsync停止信号を受け取ったＬＣＤ電源ＯＮ／
ＯＦＦ回路７は、ＬＣＤ５のＬＣＤ電源をＯＦＦする
（オフステート）。
【００２２】サスペンドステートの時、Vsync検出回路
２がVsync信号の開始を検出すると、Vsync開始信号を、
ＬＣＤバックライトＯＮ／ＯＦＦ回路３とＲＧＢデータ
ＳＴＯＰ回路４に送出し、画面表示を再開する。オフス
テートの時、Hsync検出回路６がHsync信号の開始を検出
すると、ＬＣＤ電源ＯＮ／ＯＦＦ回路７がＬＣＤ５の電
源をＯＮし、ＬＣＤの新たな電源シーケンスが起こり、
ＬＣＤの画面表示が再開する。
【００２３】ここで図２、図３を参照してVsync検出回
路２およびHsync検出回路６の動作を説明する。
【００２４】Vsync検出回路２におけるカウンタ２１
は、ＬＣＤ表示制御回路１から供給されるHsync信号の
パルス数を計数する。比較器２２は、カウンタ２１のカ
ウント数を監視し、その値が４８０（今回は画面サイズ
６４０＊４８０）になり、かつVsync信号の停止を確認
した場合、Vsync停止信号を出力する。通常、省電力モ
ードでない場合、４８０カウントされる前に、Vsync信
号パルスがＬＣＤ表示制御回路１から供給されるので、
Vsync信号をカウンタ２１のリセット端子に入れること
で、カウンタ２１はリセットされる。また、Vsync停止
信号を出力している時に、Vsync信号パルスがＬＣＤ表
示制御回路１から出力された場合、カウンタ２１はリセ
ットされ、比較器２２はVsync停止信号の出力を止め、V
sync開始信号を出力する。
【００２５】Hsync検出回路６におけるカウンタ４１
は、ＬＣＤ表示制御回路１から供給されるＤＣＫ信号の
パルス数を計数し、比較器４２は、カウンタ４１のカウ
ント数を監視し、その値が６４０（今回は画面サイズ６
４０＊４８０）になり、かつHsync信号の停止を確認し
た場合、Hsync停止信号を出力する。通常、省電力モー
ドでない場合、６４０カウントされる前に、Hsync信号
パルスがＬＣＤ表示制御回路１から供給されるので、Hs
ync信号をカウンタ４１のリセット端子に入れること
で、カウンタ４１はリセットされる。また、Hsync停止
信号を出力している時に、Hsync信号パルスがＬＣＤ表
示制御回路１から出力された場合、カウンタ４１はリセ
ットされ、比較器４２はHsync停止信号の出力を止め、H
sync開始信号を出力する。
【００２６】
【発明の効果】以上説明したように、本発明は、Vsync
信号とHsync信号のみを使用し、ＶＥＳＡ規格準拠のＬ
ＣＤ省電力制御を可能にしたことにより、既存のＶＥＳ
Ａ規格準拠ソフトを活用した経済的なＬＣＤ省電力制御
回路を提供できる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１のVsync検出回路２の一実施例を示す構成
図である。
【図３】図１のHsync検出回路３の一実施例を示す構成
図である。
【符号の説明】
１ ＬＣＤ表示制御回路 ２ Vsync検出回路 ３ ＬＣＤバックライトＯＮ／ＯＦＦ回路 ４ ＲＧＢデータＳＴＯＰ回路 ５ ＬＣＤ ６ Hsync検出回路 ７ ＬＣＤ電源ＯＮ／ＯＦＦ回路 ２１，４１ カウンタ ２２，４２ 比較器

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ＶＥＳＡ規格のVsync信号とHsync信号を使
    用してＬＣＤの省電力制御を行うことを特徴とするＬＣ
    Ｄ省電力制御回路。
  2. 【請求項２】ＬＣＤ表示を制御するＬＣＤ表示制御回路
    から出力される前記Vsync信号を監視し該Vsync信号が一
    定時間停止した場合前記ＬＣＤのバックライトをＯＦＦ
    にするとともに前記ＬＣＤ表示制御回路から出力される
    ＲＧＢデータの該ＬＣＤへの出力を停止することを特徴
    とする請求項１記載のＬＣＤ省電力制御回路。
  3. 【請求項３】ＬＣＤ表示を制御するＬＣＤ表示制御回路
    から出力される前記Hsync信号を監視し該Hsync信号が一
    定時間停止した場合前記ＬＣＤの電源をＯＦＦにするこ
    とを特徴とする請求項１記載のＬＣＤ省電力制御回路。
  4. 【請求項４】前記Hsync信号のパルス数を計数し前記Vsy
    nc信号のパルスが入力されると前記計数値がリセットさ
    れるカウンタを具備し、該カウンタの該計数値が予め定
    めた設定値以上になった場合、前記Vsync信号の一定時
    間の停止とすることを特徴とする請求項２記載のＬＣＤ
    省電力制御回路。
  5. 【請求項５】前記ＬＣＤ表示制御回路から供給されるド
    ットクロック信号のパルス数を計数し前記Hsync信号の
    パルスが入力されると前記計数値がリセットされるカウ
    ンタを具備し、該カウンタの該計数値が予め定めた設定
    値以上になった場合、前記Hsync信号の一定時間の停止
    とすることを特徴とする請求項３記載のＬＣＤ省電力制
    御回路。
JP8263230A 1996-10-03 1996-10-03 Ｌｃｄ省電力制御回路 Pending JPH10105132A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8263230A JPH10105132A (ja) 1996-10-03 1996-10-03 Ｌｃｄ省電力制御回路
US08/942,736 US6020879A (en) 1996-10-03 1997-10-03 Power saving circuit of LCD unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8263230A JPH10105132A (ja) 1996-10-03 1996-10-03 Ｌｃｄ省電力制御回路

Publications (1)

Publication Number Publication Date
JPH10105132A true JPH10105132A (ja) 1998-04-24

Family

ID=17386592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8263230A Pending JPH10105132A (ja) 1996-10-03 1996-10-03 Ｌｃｄ省電力制御回路

Country Status (2)

Country Link
US (1) US6020879A (ja)
JP (1) JPH10105132A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287164A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp データドライバ及び電気光学装置
US7812836B2 (en) 2006-01-05 2010-10-12 Samsung Electronics Co., Ltd. Display apparatus and power control method thereof
JP2013539123A (ja) * 2010-09-24 2013-10-17 インテル コーポレイション ターゲットデバイスに命令を送信する技術
JP2015007782A (ja) * 2008-09-29 2015-01-15 インテル・コーポレーション ＤｉｓｐｌａｙＰｏｒｔに準拠したインターフェースにおけるプロトコル拡張
JP2018054796A (ja) * 2016-09-28 2018-04-05 カシオ計算機株式会社 表示装置、表示方法及び表示システム

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804791B2 (en) 1990-03-23 2004-10-12 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
JP3392024B2 (ja) * 1997-11-14 2003-03-31 キヤノン株式会社 表示装置及びその省電力制御方法
JP3697487B2 (ja) * 1998-07-28 2005-09-21 コニカミノルタフォトイメージング株式会社 デジタルカメラ
US6934772B2 (en) * 1998-09-30 2005-08-23 Hewlett-Packard Development Company, L.P. Lowering display power consumption by dithering brightness
JP2000330526A (ja) * 1999-03-12 2000-11-30 Minolta Co Ltd 液晶表示装置、携帯電子機器及び駆動方法
US6404423B1 (en) * 1999-07-09 2002-06-11 Nokia Display Products Oy Method for display power management and monitor equipped with a power management function
USRE40574E1 (en) * 1999-10-07 2008-11-18 Novatek Microelectronics Corp. Device and method for repeatedly updated the function of a LCD monitors
TW472186B (en) * 2000-02-11 2002-01-11 Mitac Int Corp Power saving circuit and method of display light source
KR100330037B1 (ko) * 2000-07-06 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
JP5019668B2 (ja) * 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
KR100366309B1 (ko) * 2000-09-29 2002-12-31 삼성전자 주식회사 디지탈 영상표시기기의 절전회로
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP2002323876A (ja) * 2001-04-24 2002-11-08 Nec Corp 液晶表示装置における画像表示方法及び液晶表示装置
US7202851B2 (en) * 2001-05-04 2007-04-10 Immersion Medical Inc. Haptic interface for palpation simulation
US7127631B2 (en) 2002-03-28 2006-10-24 Advanced Analogic Technologies, Inc. Single wire serial interface utilizing count of encoded clock pulses with reset
US8144106B2 (en) * 2003-04-24 2012-03-27 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
JP4819353B2 (ja) * 2004-12-20 2011-11-24 Ｎｅｃディスプレイソリューションズ株式会社 表示装置
KR100821758B1 (ko) * 2006-04-11 2008-04-11 엘지전자 주식회사 디스플레이 시스템 및 그 전원 제어 방법
TWI350516B (en) * 2006-08-16 2011-10-11 Novatek Microelectronics Corp Circuit and method for charge pump clock generating
KR20080047811A (ko) * 2006-11-27 2008-05-30 삼성전자주식회사 영상처리장치를 포함하는 디스플레이시스템과,영상처리장치와 연결되는 디스플레이장치 및 그디스플레이방법
KR101319088B1 (ko) * 2006-11-30 2013-10-17 엘지디스플레이 주식회사 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
JP2008275978A (ja) * 2007-05-01 2008-11-13 Funai Electric Co Ltd 液晶表示装置及び液晶テレビジョン
JP5576587B2 (ja) * 2007-10-12 2014-08-20 船井電機株式会社 液晶表示装置
JP2009103826A (ja) * 2007-10-22 2009-05-14 Funai Electric Co Ltd 液晶表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005013A (en) * 1987-07-16 1991-04-02 Casio Computer Co., Ltd. Pager with a display function
JPH02280587A (ja) * 1989-04-21 1990-11-16 Sony Corp 液晶画像表示装置
JPH0450996A (ja) * 1990-06-15 1992-02-19 Seiko Epson Corp 液晶表示制御回路
JPH04114575A (ja) * 1990-09-04 1992-04-15 Sharp Corp 映像信号有無判定回路
KR950005225B1 (ko) * 1991-03-26 1995-05-22 가부시끼가이샤 히다찌세이사꾸쇼 데이타 처리장치, 전원 콘트롤러 및 디스플레이 장치
JPH05257122A (ja) * 1992-03-13 1993-10-08 Hitachi Ltd 表示装置
US5389952A (en) * 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system
JPH07281647A (ja) * 1994-02-17 1995-10-27 Aoki Kazuo カラーパネルディスプレイ装置
JPH0850275A (ja) * 1994-06-03 1996-02-20 Citizen Watch Co Ltd 液晶表示装置およびその制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287164A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp データドライバ及び電気光学装置
US7375713B2 (en) 2003-03-24 2008-05-20 Seiko Epson Corporation Data driver and electro-optic device
US7812836B2 (en) 2006-01-05 2010-10-12 Samsung Electronics Co., Ltd. Display apparatus and power control method thereof
JP2015007782A (ja) * 2008-09-29 2015-01-15 インテル・コーポレーション ＤｉｓｐｌａｙＰｏｒｔに準拠したインターフェースにおけるプロトコル拡張
JP2013539123A (ja) * 2010-09-24 2013-10-17 インテル コーポレイション ターゲットデバイスに命令を送信する技術
US9052902B2 (en) 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
JP2018054796A (ja) * 2016-09-28 2018-04-05 カシオ計算機株式会社 表示装置、表示方法及び表示システム

Also Published As

Publication number Publication date
US6020879A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
JPH10105132A (ja) Ｌｃｄ省電力制御回路
KR101111913B1 (ko) 디스플레이장치 및 그 전원제어방법
KR100418703B1 (ko) 디스플레이장치 및 그 제어방법
KR101081765B1 (ko) 액정표시장치 및 그 구동방법
WO2019236300A1 (en) Multiple display synchronization
JP4181228B2 (ja) 節電機能を具備する液晶表示装置駆動回路
US20120206461A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
KR100413686B1 (ko) 모니터의 절전 장치 및 그 제어 방법
JP2003167545A (ja) 画像表示用信号の異常検出方法および画像表示装置
JP2002041005A (ja) 液晶表示装置及びその駆動方法
US7184035B2 (en) Image display system and display device
KR100318979B1 (ko) 액정디스플레이패널의제어기와제어방법및액정디스플레이장치
JP3798269B2 (ja) Ｌｃｍタイミングコントローラーの信号処理方法
JP4659834B2 (ja) ディスプレイ制御装置
US20150062110A1 (en) Source driver less sensitive to electrical noises for display
KR100320461B1 (ko) 모니터의 동기신호 처리장치 및 방법
US8427392B2 (en) Circuit for detecting an external display device adapted to notebook computer and detecting method thereof
JPH10319916A (ja) 液晶表示装置
JP4291663B2 (ja) 液晶表示装置
JP3150631B2 (ja) 液晶表示装置
KR100351826B1 (ko) 모니터의 전원 제어장치 및 방법
JP2003177721A (ja) 液晶ディスプレイの同期信号監視装置
KR100303484B1 (ko) 전원 절전회로
JP2003114660A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010306