JP3798269B2 - Ｌｃｍタイミングコントローラーの信号処理方法 - Google Patents
Ｌｃｍタイミングコントローラーの信号処理方法 Download PDFInfo
- Publication number
- JP3798269B2 JP3798269B2 JP2001202728A JP2001202728A JP3798269B2 JP 3798269 B2 JP3798269 B2 JP 3798269B2 JP 2001202728 A JP2001202728 A JP 2001202728A JP 2001202728 A JP2001202728 A JP 2001202728A JP 3798269 B2 JP3798269 B2 JP 3798269B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vertical
- gate
- cpv
- timing controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は信号処理方法に関するもので、特にLCM（LCDモジュール、Liquid Crystal Display Module）のタイミングコントローラーの信号処理方法に関するものである。
【０００２】
【従来の技術】
米国特許No．5856818（Oh，Jeong−Ming et al. January
5, 1999 ）は図１で示されるように、LCM１０は、水平同期信号（horizontal synchronizing signal）HSYNC、垂直同期信号（vertical synchronizing signal）VSYNC、データイネーブル信号（data enable signal）DEを受け取った後、LCDパネル１４のゲートドライバー（gate driver）１６及びソースドライバー（source driver）１８へのゲートクロック信号（gate clock signal）CPV、スタート垂直信号（start vertical signal）STV１、STV２、又はゲートオンイネーブル信号（gate−on enable signal）OEのような信号を形成するタイミングコントローラー１２を備えている。
もう一つのモードは図２で示されるように、タイミングコントローラー１２は、
データイネーブル信号DEを受け取った後、LCDパネル１４のゲートドライバー１６及びソースドライバー１８へのゲートクロック信号CPV、スタート垂直信号STV１、STV２、或いはゲートオンイネーブル信号OEのような信号を形成する。
公知のタイミングコントローラーの信号処理方法は、図３又は図４で示されるように、次の信号は、前の水平又は垂直周期のメモリ値に従って形成される。LCDモジュールがDEモード又は３つの同期信号HSYNC、VSYNC、DEモードの時、公知のタイミングコントローラーは、水平及び垂直周期のメモリ値に従って制御信号を解読する。例えば、データイネーブル信号DEの垂直ブランク期間（vertical blank period，v−blank）VBで、スタート垂直信号STV１、STV２は、ゲートクロック信号CPVに従って形成される。
図３及び図４の信号処理方法にそれぞれ対応する図５及び図６を参照する。タイミングコントローラーは、垂直ブランク期間VBやゲートクロック信号CPVのような水平及び垂直周期のメモリ値に従って信号を処理する。水平及び垂直周期の信号が不安定であるため、ビデオ信号の水平及び垂直周期は変化してしまう。周期変化はタイミングコントローラーに影響し、制御信号の誤作動を引き起こす。例えば、ゲートクロック信号CPVはデータイネーブル信号DEの垂直ブランク期間VBの終了まで、スタート垂直信号STV１及びSTV２を形成せず、LCDモジュールのディスプレイフレームは揺れや跳ね返りが生じる。スタート垂直信号STVは、フレームのスキャン開始位置を決定する第１スタート垂直信号STV１と、フリッカーやディスプレイの明るさを補う第２スタート垂直信号STV２とからなる。
【０００３】
【発明が解決しようとする課題】
本発明は、前の水平及び垂直周期のメモリ値に従って信号を処理する公知のタイミングコントローラーが生じる問題の解決法を提供することを目的とする。
本発明は、周期メモリ値を用いた処理に代わってリアルタイム処理を提供し、リアルタイムで制御信号を処理して、LCDモジュールを駆動する正確な制御波形を確保する。
制御信号のリアルタイム処理は、周期変化によって生じるタイミングコントローラーの誤作動を克服する。基本的にDEモードの時、水平及び垂直周期値に代わって、DE信号を解読することにより形成される垂直同期信号が参考基準として用いられる。信号は、垂直同期信号の立ち上がり（rising edge）又は立ち下がりエッジ（falling edge）で処理され、LCDモジュールの制御信号はリアルタイムで形成される。例えば、スタート垂直信号STV１、STV２及びゲートオンイネーブル信号OEはリアルタイムで形成された後、CPV、STV１、STV２及びOEは、タイミングコントローラーが垂直ブランク期間の後、第１DE信号を検出するまで出力を休止し、その後正常な制御信号の出力を再開して、リアルタイム駆動が達成される。
タイミングコントローラーが同期信号DE、HSYNC及びVSYNCを外から同時に受け取った場合、制御信号はHSYNC及びVSYNCに従って形成される。HSYNCは各水平周期をリセットする。DEモードと同様のVSYNCは、VSYNCの立ち上がり又は立ち下がりエッジでLCDモジュールの制御信号を形成する。タイミングシーケンス（timing sequence）に対応する制御信号が出力された後、制御信号CPV、STV１、STV２及びOEは出力を休止する（処理はDEモードと同じ）。
【０００４】
【課題を解決するための手段】
本発明は、リアルタイム処理を提供し、周期メモリ値を用いた処理に代わってリアルタイムで制御信号を処理し、LCDモジュールを駆動する正確な制御波形を確保する。
【０００５】
【発明の実施の形態】
上述した本発明の目的、特徴、及び長所をより一層明瞭にするため、以下に本発明の好ましい実施の形態を挙げ、図を参照にしながらさらに詳しく説明する。
図７及び図８で示されるように、周期メモリ値に従って信号を処理する公知のタイミングコントローラーにより生じる問題を解決するために、本発明はリアルタイム処理を提供し、周期メモリ値を用いた処理に代わってリアルタイムで制御信号を処理することで、LCDモジュールを駆動する正確な制御波形を確保する。
図２〜図８を参照する。DEモードで、垂直ブランク周期VB（v−blank）とゲートクロック信号CPVに代わって、信号DEを解読することにより形成される垂直同期信号が参考基準として用いられる。信号は、垂直同期信号の立ち上がり又は立ち下がりエッジで処理され、LCDモジュール１０の制御信号がリアルタイムで形成される。例えば、スタート垂直信号STV１、STV２及びOEはリアルタイムで形成された後、CPV、STV１、STV２、OEは、タイミングコントローラー１２が垂直ブランク期間の後、第１DEを検出するまで出力を休止し、その後正常な制御信号の出力が再開されて、リアルタイム駆動が達成される。
図１〜図７を参照する。タイミングコントローラー１２が同期信号DE、HSYNC及びVSYNCを外から同時に受け取った場合、制御信号はHSYNC及びVSYNCに従って形成される。HSYNCは各水平周期をリセットする。DEモードと同様のVSYNCは、VSYNCの立ち上がり又は立ち下がりエッジでLCDモジュール１０の制御信号を形成する。タイミングシーケンスに対応する制御信号が出力された後、制御信号CPV、STV１、STV２及びOEは出力を休止する（処理はDEモードと同じ）。
周期メモリ値に従って信号を処理する公知のタイミングコントローラーにより生じる問題を解決するために、本発明はLCDモジュール１０のタイミングコントローラー１２の信号処理方法を提供し、本方法は、
先ず、タイミングコントローラー１２が垂直ブランク期間VBを備えるデータイネーブル信号DEを受け取る工程と、
タイミングコントローラー１２が複数のゲートクロックC１〜Cｎを備えるゲートクロック信号CPVを形成する工程と、
タイミングコントローラー１２はゲートクロック信号CPVの複数のゲートクロックC１〜Cｎの発生に従って、複数のゲートオンイネーブル信号OEを同時に形成する工程と、
垂直ブランク期間VB終了前、垂直ブランク期間VBの少なくとも一つのゲートクロックC１の発生後、STV１及びSTV２を含むスタート垂直信号STVを形成する工程と、
タイミングコントローラー１２は垂直ブランク期間VBの終了まで、CPV、STV（STV１及びSTV２）、OEの出力を休止する工程と、からなる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【０００６】
図２および図８を用いて、本発明の構成をさらに詳しく説明する。まず、タイミングコントローラー１２においてブランキング期間の開始を意味するデータイネーブル信号DEの停止を検出したら、ゲートクロック信号CPVの例えばゲートクロックC２のタイミングで第１スタート垂直信号STV1および第２スタート垂直信号STV2をアクティブ状態としてその状態を保持する。そして、ゲートクロック信号CPVの例えばゲートクロックC３のタイミングで、ゲートオンイネーブル信号OEをイネーブル状態としてその状態を保持するとともにゲートクロック信号CPVの送出を停止する。この状態でタイミングコントローラー１２においてブランキング期間の終了を意味するデータイネーブル信号DEを検出した場合、データイネーブル信号DEに基づく所定のタイミングで、ゲートクロック信号CPVの送出を再開する。そして、ゲートクロック信号CPVに基づく所定のタイミングで、第２スタート垂直信号STV2を非アクティブ状態，ゲートオンイネーブル信号OEを非イネーブル状態とする。
【０００７】
図１および図７を用いて、本発明の構成をさらに詳しく説明する。まず、タイミングコントローラー１２においてブランキング期間の開始を意味するデータイネーブル信号DEの停止を検出し、次いで垂直同期信号VSYNCを検出した場合、ゲートクロック信号CPVの例えばゲートクロックC３のタイミングで、第１スタート垂直信号STV1および第２スタート垂直信号STV2をアクティブ状態としてその状態を保持する。そして、ゲートクロック信号CPVの例えばゲートクロックC４のタイミングで、ゲートオンイネーブル信号OEイネーブル状態としてその状態を保持するとともにゲートクロック信号CPVの送出を停止する。また、第１スタート垂直信号STV1を非アクティブ状態とする。この状態でタイミングコントローラー１２においてブランキング期間の終了を意味するデータイネーブル信号DEを検出した場合、データイネーブル信号DEに基づく所定のタイミングで、ゲートクロック信号CPVの送出を再開するとともにゲートオンイネーブル信号OEを非イネーブル状態とする。そして、ゲートクロック信号CPVに基づく所定のタイミングで、第２スタート垂直信号STV2を非アクティブ状態とする。
【０００８】
図７および図８の構成で、第１スタート垂直信号STV1の出力を非アクティブ状態とし、データイネーブル信号DEを検出する間は、ゲートクロック信号CPV，第１スタート垂直信号STV1，第２スタート垂直信号STV2およびゲートオンイネーブル信号OEの出力が休止された状態となっている。信号の出力を休止するということは該信号を出力する回路の動作が停止しているということである。回路が停止している場合は該回路で電力を消費していないということであるため、本構成によりLCMタイミングコントローラーにおける消費電力を低減できる。また、第２スタート垂直信号STV2を用いてフリッカー及びディスプレイの明るさの補償を行なうことは、当該技術分野において周知技術であるが、本発明の構成によって以下のような効果が挙げられる。
（１）フリッカーは液晶パネル内の配線抵抗と配線容量等によって不平衡電圧が液晶セルに加わり、この不平衡電圧が画面にフリッカーを生じさせ、画質を低下させる原因となる。第２スタート垂直信号STV2に基づいて、不平衡電圧を最小にするような回路を設ければ、フリッカーを防止することが可能となる。フリッカーを防止すればディスプレイの明るさも安定する。
（２）１フレームの間に液晶セルに印加される電圧は、STV1信号によってプリチャージされたものであるため、時間の経過とともに下がり続ける。電圧の降下の度合いは液晶セル毎に異なるためフリッカーを生ずる。このため、第１スタート垂直信号STV1に基づいて液晶セルに電圧を印加することに加えて第２スタート垂直信号STV2に基づいて電圧降下分を補うように液晶セルに電圧を印加することで、フリッカーを防止することができる。また、液晶セルに印加される電圧が安定することで、ディスプレイの明るさも変動しない。
【図面の簡単な説明】
【図１】３つの同期信号DE、HSYNC、VSYNCを同時に受け取るLCDモジュールの略図である。
【図２】DEモード時のLCDモジュールの略図である。
【図３】DE、HSYNC、VSYNCを同時に受け取る公知のLCDモジュールの信号のタイミング図である。
【図４】DEモード時の公知のLCDモジュールの信号のタイミング図である。
【図５】DE、HSYNC、VSYNCを同時に受け取る公知のLCDモジュールが正常に作動しない信号のタイミング図である。
【図６】DEモード時に正常に作動しない公知のLCDモジュールの信号のタイミング図である。
【図７】本発明の具体例によるDE、HSYNC、VSYNCを同時に受け取るLCDモジュールの信号のタイミング図である。
【図８】本発明の具体例によるDEモード時のLCDモジュールの信号のタイミング図である。
【符号の説明】
１０・・・LCM、１２・・・タイミングコントローラー、１４・・・LCDパネル、
１６・・・ゲートドライバ、１８・・・ソースドライバ、HSYNC・・・水平同期信号、
VSYNC・・・垂直同期信号、DE・・・データイネーブル信号、
CPV・・・ゲートクロック信号、STV１、STV２・・・スタート垂直信号、
C１〜Cｎ・・・ゲートクロック周期、OE・・・ゲートオンイネーブル信号。
【発明の属する技術分野】
本発明は信号処理方法に関するもので、特にLCM（LCDモジュール、Liquid Crystal Display Module）のタイミングコントローラーの信号処理方法に関するものである。
【０００２】
【従来の技術】
米国特許No．5856818（Oh，Jeong−Ming et al. January
5, 1999 ）は図１で示されるように、LCM１０は、水平同期信号（horizontal synchronizing signal）HSYNC、垂直同期信号（vertical synchronizing signal）VSYNC、データイネーブル信号（data enable signal）DEを受け取った後、LCDパネル１４のゲートドライバー（gate driver）１６及びソースドライバー（source driver）１８へのゲートクロック信号（gate clock signal）CPV、スタート垂直信号（start vertical signal）STV１、STV２、又はゲートオンイネーブル信号（gate−on enable signal）OEのような信号を形成するタイミングコントローラー１２を備えている。
もう一つのモードは図２で示されるように、タイミングコントローラー１２は、
データイネーブル信号DEを受け取った後、LCDパネル１４のゲートドライバー１６及びソースドライバー１８へのゲートクロック信号CPV、スタート垂直信号STV１、STV２、或いはゲートオンイネーブル信号OEのような信号を形成する。
公知のタイミングコントローラーの信号処理方法は、図３又は図４で示されるように、次の信号は、前の水平又は垂直周期のメモリ値に従って形成される。LCDモジュールがDEモード又は３つの同期信号HSYNC、VSYNC、DEモードの時、公知のタイミングコントローラーは、水平及び垂直周期のメモリ値に従って制御信号を解読する。例えば、データイネーブル信号DEの垂直ブランク期間（vertical blank period，v−blank）VBで、スタート垂直信号STV１、STV２は、ゲートクロック信号CPVに従って形成される。
図３及び図４の信号処理方法にそれぞれ対応する図５及び図６を参照する。タイミングコントローラーは、垂直ブランク期間VBやゲートクロック信号CPVのような水平及び垂直周期のメモリ値に従って信号を処理する。水平及び垂直周期の信号が不安定であるため、ビデオ信号の水平及び垂直周期は変化してしまう。周期変化はタイミングコントローラーに影響し、制御信号の誤作動を引き起こす。例えば、ゲートクロック信号CPVはデータイネーブル信号DEの垂直ブランク期間VBの終了まで、スタート垂直信号STV１及びSTV２を形成せず、LCDモジュールのディスプレイフレームは揺れや跳ね返りが生じる。スタート垂直信号STVは、フレームのスキャン開始位置を決定する第１スタート垂直信号STV１と、フリッカーやディスプレイの明るさを補う第２スタート垂直信号STV２とからなる。
【０００３】
【発明が解決しようとする課題】
本発明は、前の水平及び垂直周期のメモリ値に従って信号を処理する公知のタイミングコントローラーが生じる問題の解決法を提供することを目的とする。
本発明は、周期メモリ値を用いた処理に代わってリアルタイム処理を提供し、リアルタイムで制御信号を処理して、LCDモジュールを駆動する正確な制御波形を確保する。
制御信号のリアルタイム処理は、周期変化によって生じるタイミングコントローラーの誤作動を克服する。基本的にDEモードの時、水平及び垂直周期値に代わって、DE信号を解読することにより形成される垂直同期信号が参考基準として用いられる。信号は、垂直同期信号の立ち上がり（rising edge）又は立ち下がりエッジ（falling edge）で処理され、LCDモジュールの制御信号はリアルタイムで形成される。例えば、スタート垂直信号STV１、STV２及びゲートオンイネーブル信号OEはリアルタイムで形成された後、CPV、STV１、STV２及びOEは、タイミングコントローラーが垂直ブランク期間の後、第１DE信号を検出するまで出力を休止し、その後正常な制御信号の出力を再開して、リアルタイム駆動が達成される。
タイミングコントローラーが同期信号DE、HSYNC及びVSYNCを外から同時に受け取った場合、制御信号はHSYNC及びVSYNCに従って形成される。HSYNCは各水平周期をリセットする。DEモードと同様のVSYNCは、VSYNCの立ち上がり又は立ち下がりエッジでLCDモジュールの制御信号を形成する。タイミングシーケンス（timing sequence）に対応する制御信号が出力された後、制御信号CPV、STV１、STV２及びOEは出力を休止する（処理はDEモードと同じ）。
【０００４】
【課題を解決するための手段】
本発明は、リアルタイム処理を提供し、周期メモリ値を用いた処理に代わってリアルタイムで制御信号を処理し、LCDモジュールを駆動する正確な制御波形を確保する。
【０００５】
【発明の実施の形態】
上述した本発明の目的、特徴、及び長所をより一層明瞭にするため、以下に本発明の好ましい実施の形態を挙げ、図を参照にしながらさらに詳しく説明する。
図７及び図８で示されるように、周期メモリ値に従って信号を処理する公知のタイミングコントローラーにより生じる問題を解決するために、本発明はリアルタイム処理を提供し、周期メモリ値を用いた処理に代わってリアルタイムで制御信号を処理することで、LCDモジュールを駆動する正確な制御波形を確保する。
図２〜図８を参照する。DEモードで、垂直ブランク周期VB（v−blank）とゲートクロック信号CPVに代わって、信号DEを解読することにより形成される垂直同期信号が参考基準として用いられる。信号は、垂直同期信号の立ち上がり又は立ち下がりエッジで処理され、LCDモジュール１０の制御信号がリアルタイムで形成される。例えば、スタート垂直信号STV１、STV２及びOEはリアルタイムで形成された後、CPV、STV１、STV２、OEは、タイミングコントローラー１２が垂直ブランク期間の後、第１DEを検出するまで出力を休止し、その後正常な制御信号の出力が再開されて、リアルタイム駆動が達成される。
図１〜図７を参照する。タイミングコントローラー１２が同期信号DE、HSYNC及びVSYNCを外から同時に受け取った場合、制御信号はHSYNC及びVSYNCに従って形成される。HSYNCは各水平周期をリセットする。DEモードと同様のVSYNCは、VSYNCの立ち上がり又は立ち下がりエッジでLCDモジュール１０の制御信号を形成する。タイミングシーケンスに対応する制御信号が出力された後、制御信号CPV、STV１、STV２及びOEは出力を休止する（処理はDEモードと同じ）。
周期メモリ値に従って信号を処理する公知のタイミングコントローラーにより生じる問題を解決するために、本発明はLCDモジュール１０のタイミングコントローラー１２の信号処理方法を提供し、本方法は、
先ず、タイミングコントローラー１２が垂直ブランク期間VBを備えるデータイネーブル信号DEを受け取る工程と、
タイミングコントローラー１２が複数のゲートクロックC１〜Cｎを備えるゲートクロック信号CPVを形成する工程と、
タイミングコントローラー１２はゲートクロック信号CPVの複数のゲートクロックC１〜Cｎの発生に従って、複数のゲートオンイネーブル信号OEを同時に形成する工程と、
垂直ブランク期間VB終了前、垂直ブランク期間VBの少なくとも一つのゲートクロックC１の発生後、STV１及びSTV２を含むスタート垂直信号STVを形成する工程と、
タイミングコントローラー１２は垂直ブランク期間VBの終了まで、CPV、STV（STV１及びSTV２）、OEの出力を休止する工程と、からなる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【０００６】
図２および図８を用いて、本発明の構成をさらに詳しく説明する。まず、タイミングコントローラー１２においてブランキング期間の開始を意味するデータイネーブル信号DEの停止を検出したら、ゲートクロック信号CPVの例えばゲートクロックC２のタイミングで第１スタート垂直信号STV1および第２スタート垂直信号STV2をアクティブ状態としてその状態を保持する。そして、ゲートクロック信号CPVの例えばゲートクロックC３のタイミングで、ゲートオンイネーブル信号OEをイネーブル状態としてその状態を保持するとともにゲートクロック信号CPVの送出を停止する。この状態でタイミングコントローラー１２においてブランキング期間の終了を意味するデータイネーブル信号DEを検出した場合、データイネーブル信号DEに基づく所定のタイミングで、ゲートクロック信号CPVの送出を再開する。そして、ゲートクロック信号CPVに基づく所定のタイミングで、第２スタート垂直信号STV2を非アクティブ状態，ゲートオンイネーブル信号OEを非イネーブル状態とする。
【０００７】
図１および図７を用いて、本発明の構成をさらに詳しく説明する。まず、タイミングコントローラー１２においてブランキング期間の開始を意味するデータイネーブル信号DEの停止を検出し、次いで垂直同期信号VSYNCを検出した場合、ゲートクロック信号CPVの例えばゲートクロックC３のタイミングで、第１スタート垂直信号STV1および第２スタート垂直信号STV2をアクティブ状態としてその状態を保持する。そして、ゲートクロック信号CPVの例えばゲートクロックC４のタイミングで、ゲートオンイネーブル信号OEイネーブル状態としてその状態を保持するとともにゲートクロック信号CPVの送出を停止する。また、第１スタート垂直信号STV1を非アクティブ状態とする。この状態でタイミングコントローラー１２においてブランキング期間の終了を意味するデータイネーブル信号DEを検出した場合、データイネーブル信号DEに基づく所定のタイミングで、ゲートクロック信号CPVの送出を再開するとともにゲートオンイネーブル信号OEを非イネーブル状態とする。そして、ゲートクロック信号CPVに基づく所定のタイミングで、第２スタート垂直信号STV2を非アクティブ状態とする。
【０００８】
図７および図８の構成で、第１スタート垂直信号STV1の出力を非アクティブ状態とし、データイネーブル信号DEを検出する間は、ゲートクロック信号CPV，第１スタート垂直信号STV1，第２スタート垂直信号STV2およびゲートオンイネーブル信号OEの出力が休止された状態となっている。信号の出力を休止するということは該信号を出力する回路の動作が停止しているということである。回路が停止している場合は該回路で電力を消費していないということであるため、本構成によりLCMタイミングコントローラーにおける消費電力を低減できる。また、第２スタート垂直信号STV2を用いてフリッカー及びディスプレイの明るさの補償を行なうことは、当該技術分野において周知技術であるが、本発明の構成によって以下のような効果が挙げられる。
（１）フリッカーは液晶パネル内の配線抵抗と配線容量等によって不平衡電圧が液晶セルに加わり、この不平衡電圧が画面にフリッカーを生じさせ、画質を低下させる原因となる。第２スタート垂直信号STV2に基づいて、不平衡電圧を最小にするような回路を設ければ、フリッカーを防止することが可能となる。フリッカーを防止すればディスプレイの明るさも安定する。
（２）１フレームの間に液晶セルに印加される電圧は、STV1信号によってプリチャージされたものであるため、時間の経過とともに下がり続ける。電圧の降下の度合いは液晶セル毎に異なるためフリッカーを生ずる。このため、第１スタート垂直信号STV1に基づいて液晶セルに電圧を印加することに加えて第２スタート垂直信号STV2に基づいて電圧降下分を補うように液晶セルに電圧を印加することで、フリッカーを防止することができる。また、液晶セルに印加される電圧が安定することで、ディスプレイの明るさも変動しない。
【図面の簡単な説明】
【図１】３つの同期信号DE、HSYNC、VSYNCを同時に受け取るLCDモジュールの略図である。
【図２】DEモード時のLCDモジュールの略図である。
【図３】DE、HSYNC、VSYNCを同時に受け取る公知のLCDモジュールの信号のタイミング図である。
【図４】DEモード時の公知のLCDモジュールの信号のタイミング図である。
【図５】DE、HSYNC、VSYNCを同時に受け取る公知のLCDモジュールが正常に作動しない信号のタイミング図である。
【図６】DEモード時に正常に作動しない公知のLCDモジュールの信号のタイミング図である。
【図７】本発明の具体例によるDE、HSYNC、VSYNCを同時に受け取るLCDモジュールの信号のタイミング図である。
【図８】本発明の具体例によるDEモード時のLCDモジュールの信号のタイミング図である。
【符号の説明】
１０・・・LCM、１２・・・タイミングコントローラー、１４・・・LCDパネル、
１６・・・ゲートドライバ、１８・・・ソースドライバ、HSYNC・・・水平同期信号、
VSYNC・・・垂直同期信号、DE・・・データイネーブル信号、
CPV・・・ゲートクロック信号、STV１、STV２・・・スタート垂直信号、
C１〜Cｎ・・・ゲートクロック周期、OE・・・ゲートオンイネーブル信号。
Claims (4)
- 液晶ディスプレイモジュールのタイミングコントローラーの信号処理方法であって、
（ａ）垂直ブランク期間を備えるデータイネーブル信号DEを受け取る工程と、
（ｂ）複数のゲートクロック C １〜 C ｎを備えるゲートクロック信号CPVを形成する工程と、
（ｃ）前記ゲートクロック信号CPVの複数のゲートクロックC1〜Cnの発生と同時に、複数のゲートオンイネーブル信号OEを形成する工程と、
（ｄ）垂直ブランク期間VBの終了前、前記垂直ブランク期間VBの少なくとも一つのゲートクロックC１の発生後、スタート垂直信号STVを形成する工程と、
からなることを特徴とする方法。 - 前記工程（ｄ）において、前記スタート垂直信号STVは前記垂直ブランク期間VBの少なくともゲートクロックC３の発生後に形成されることを特徴とする請求項１に記載の方法。
- 前記工程（ｄ）の後、前記垂直ブランク期間VBの終了まで、前記CPV、STV及びOEの出力を休止する工程を更に含むことを特徴とする請求項１に記載の方法。
- 前記スタート垂直信号STVは、
フレームのスキャン開始位置を決定する第１スタート垂直信号STV１と、 液晶ディスプレイのフリッカー及びディスプレイの明るさを補う第２スタート垂直信号STV２と、
からなることを特徴とする請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW89113199 | 2000-07-04 | ||
| TW089113199A TW514859B (en) | 2000-07-04 | 2000-07-04 | Signal processing method of timing controller for liquid crystal display module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002091404A JP2002091404A (ja) | 2002-03-27 |
| JP3798269B2 true JP3798269B2 (ja) | 2006-07-19 |
Family
ID=21660289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202728A Expired - Fee Related JP3798269B2 (ja) | 2000-07-04 | 2001-07-03 | Ｌｃｍタイミングコントローラーの信号処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7224340B2 (ja) |
| JP (1) | JP3798269B2 (ja) |
| TW (1) | TW514859B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698786B2 (en) | 2010-01-13 | 2014-04-15 | Nlt Technologies, Ltd. | Driving circuit and driving method for display device |
| US9251755B2 (en) | 2011-05-17 | 2016-02-02 | Samsung Display Co., Ltd. | Gate driver and liquid crystal display including the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618673B1 (ko) * | 2003-03-04 | 2006-09-05 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치를 구동하는 장치 |
| JP4530632B2 (ja) * | 2003-09-19 | 2010-08-25 | 富士通株式会社 | 液晶表示装置 |
| TWI267054B (en) * | 2004-05-14 | 2006-11-21 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
| KR100604058B1 (ko) * | 2004-09-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 직류/직류 변환기와 이를 이용한 발광 표시장치 및 그의구동방법 |
| WO2006035843A1 (ja) * | 2004-09-30 | 2006-04-06 | Sharp Kabushiki Kaisha | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び駆動方法 |
| US7916135B2 (en) * | 2005-03-08 | 2011-03-29 | Au Optronics Corporation | Timing controller and method of generating timing signals |
| KR100791840B1 (ko) | 2006-02-03 | 2008-01-07 | 삼성전자주식회사 | 소스 드라이버 및 이를 구비하는 디스플레이 장치 |
| KR100893244B1 (ko) * | 2007-12-21 | 2009-04-17 | 엘지디스플레이 주식회사 | 액정표시장치의 구동 장치 및 그 구동 방법 |
| KR101256698B1 (ko) * | 2008-02-21 | 2013-04-19 | 엘지디스플레이 주식회사 | 표시장치 |
| TWI413967B (zh) * | 2008-12-26 | 2013-11-01 | Innolux Corp | 脈波調整電路及使用該脈波調整電路之驅動電路 |
| KR101813517B1 (ko) | 2011-04-06 | 2018-01-02 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
| TWI509594B (zh) * | 2011-04-18 | 2015-11-21 | Au Optronics Corp | 使顯示器水平同步訊號與外部水平同步訊號同步之方法及相關裝置 |
| TWI579820B (zh) * | 2015-06-11 | 2017-04-21 | 友達光電股份有限公司 | 顯示器及其驅動方法 |
| CN107369415B (zh) * | 2016-05-11 | 2020-11-06 | 思博半导体股份有限公司 | 图像通信装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4325063A (en) * | 1977-11-16 | 1982-04-13 | Redactron Corporation | Display device with variable capacity buffer memory |
| US4500815A (en) * | 1981-11-17 | 1985-02-19 | Rca Corporation | System for segmentally refreshing the stored electron gun drive voltages of a flat panel display device |
| JPS6018087A (ja) * | 1983-07-11 | 1985-01-30 | Toshiba Corp | カラ−テレビジヨン受像機 |
| US4665551A (en) * | 1983-12-08 | 1987-05-12 | Machine Vision International Corporation | Apparatus and method for implementing transformations in digital image processing |
| US5856818A (en) * | 1995-12-13 | 1999-01-05 | Samsung Electronics Co., Ltd. | Timing control device for liquid crystal display |
| JPH09307839A (ja) * | 1996-05-09 | 1997-11-28 | Fujitsu Ltd | 表示装置および該表示装置の駆動方法並びに駆動回路 |
| US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
| US6288713B1 (en) * | 1997-12-29 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Auto mode detection circuit in liquid crystal display |
-
2000
- 2000-07-04 TW TW089113199A patent/TW514859B/zh not_active IP Right Cessation
-
2001
- 2001-05-23 US US09/862,484 patent/US7224340B2/en not_active Expired - Lifetime
- 2001-07-03 JP JP2001202728A patent/JP3798269B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8698786B2 (en) | 2010-01-13 | 2014-04-15 | Nlt Technologies, Ltd. | Driving circuit and driving method for display device |
| US9251755B2 (en) | 2011-05-17 | 2016-02-02 | Samsung Display Co., Ltd. | Gate driver and liquid crystal display including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020003523A1 (en) | 2002-01-10 |
| US7224340B2 (en) | 2007-05-29 |
| JP2002091404A (ja) | 2002-03-27 |
| TW514859B (en) | 2002-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3798269B2 (ja) | Ｌｃｍタイミングコントローラーの信号処理方法 | |
| US11308919B2 (en) | Multiple display synchronization | |
| CN100487765C (zh) | 显示面板的显示控制装置 | |
| US8330697B2 (en) | Methods and liquid crystal display devices that reduce/avoid tearing effects in displayed images | |
| JP4181228B2 (ja) | 節電機能を具備する液晶表示装置駆動回路 | |
| US20100315427A1 (en) | Multiple graphics processing unit display synchronization system and method | |
| JP2008129576A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2008176269A (ja) | 表示装置及びこの駆動方法 | |
| JP5058434B2 (ja) | Ｌｃｄ動作電流を減少させるタイミングコントローラとｌｃｄドライバとディスプレイデータ出力方法 | |
| JPH05216617A (ja) | 表示駆動装置および情報処理システム | |
| JPH10105132A (ja) | Ｌｃｄ省電力制御回路 | |
| JP2008046600A (ja) | 液晶ディスプレイ用駆動装置の回路及びその方法 | |
| US10102817B2 (en) | Display device and driving method thereof | |
| KR20160091518A (ko) | 표시장치 | |
| CN113990269A (zh) | 显示器、显示终端及显示补偿方法 | |
| US20080024474A1 (en) | Driving device and display apparatus having the same | |
| JP2009109955A (ja) | マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置 | |
| JPH113070A (ja) | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 | |
| JPH10319916A (ja) | 液晶表示装置 | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| KR20080017917A (ko) | 디스플레이장치 | |
| EP4390909A1 (en) | Local dimming driving circuit, method and system | |
| JP2001228827A (ja) | 信号制御回路 | |
| JP2001092436A (ja) | 画像処理装置 | |
| JP2733664B2 (ja) | マトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050811 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051108 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |