JP2008176269A - 表示装置及びこの駆動方法 - Google Patents

表示装置及びこの駆動方法 Download PDF

Info

Publication number
JP2008176269A
JP2008176269A JP2007162571A JP2007162571A JP2008176269A JP 2008176269 A JP2008176269 A JP 2008176269A JP 2007162571 A JP2007162571 A JP 2007162571A JP 2007162571 A JP2007162571 A JP 2007162571A JP 2008176269 A JP2008176269 A JP 2008176269A
Authority
JP
Japan
Prior art keywords
signal
gate
display
clock signal
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007162571A
Other languages
English (en)
Inventor
Chang Jin Im
Yeong Koo Kim
Hisashi Kimura
Moon Chul Park
久志 木村
文 ▲てつ▼ 朴
昌 鎭 林
永 求 金
Original Assignee
Samsung Electronics Co Ltd
三星電子株式会社Samsung Electronics Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020070006213A priority Critical patent/KR20080068420A/ko
Application filed by Samsung Electronics Co Ltd, 三星電子株式会社Samsung Electronics Co.,Ltd. filed Critical Samsung Electronics Co Ltd
Publication of JP2008176269A publication Critical patent/JP2008176269A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only

Abstract

【課題】ゲートターンオン信号のディレイを補償して動作不良を防止することのできる表示装置及びこの駆動方法を提供する。
【解決手段】複数の画素に接続された複数のゲート線を含む表示パネル100と、駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部200と、内部クロック信号とディレイ制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部400と、前記内部クロック信号と前記ゲートターンオン信号に基づいて、前記ディレイ制御信号を生成する信号検出部700と、を備えることを特徴とする表示装置。このように、信号検出部を介してゲート線に与えられたゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、クロック信号のロジックハイ区間のパルス幅を調節することにより、ゲートターンオン信号の遅延を補償することが可能になる。
【選択図】図1

Description

本発明は表示装置及びこの駆動方法に係り、さらに詳しくは、温度によって複数のゲート線に順次に供給されるゲートターンオン電圧が遅延することを防ぐことのできる表示装置及びこの駆動方法に関する。

表示装置は、画像を表示する表示パネル、ゲート駆動部、及びデータ駆動部を備える。表示装置は、ゲート駆動部を介して表示パネル内の複数のゲート線にゲートターンオン信号を順次に印加し、データ駆動部を介して表示パネル内の複数のデータ線に階調信号を印加して画像を表示する。従来のゲート駆動部は、ICチップ状に製作されていた。このため、ICチップ状のゲート駆動部は、製作済みの表示パネルの周辺領域に実装されて表示パネルのゲート線と接続される。これにより、従来には、ゲート駆動部とゲート線との間の接続不良が発生し、かつ、ゲート駆動部を別途のICチップ状に製作していたために表示装置の製作コストが上がるという問題が生じていた。

そこで、最近、表示パネルとゲート駆動部を同時に製作することで、上述の問題を解決している。すなわち、表示パネルの製作に際し、表示パネルの片側の周縁領域にゲート駆動部も一緒に製作している。このように表示パネル及びゲート駆動部が同じ製作工程により製作されることから、ゲート駆動部の製作コストを節減することができ、ゲート駆動部とゲート線との間の接続不良を解決することが可能になっている。しかしながら、ゲート駆動部と表示パネルを一緒に製作するには、ゲート駆動部を構成する回路素子を非晶質シリコンにより製作する必要がある。一般に、非晶質シリコンは、温度によって電子の移動度が大幅に変化するという性質がある。したがって、非晶質シリコン製の回路素子は、周りの温度が下がる場合にその反応速度が急激に低下してしまう。

通常、ゲート駆動部は、ゲートターンオン区間中に単一パルス状のゲートターンオン信号をゲート線に供給する。しかしながら、上述のようにゲート駆動部の回路素子が非晶質シリコン製のものである場合、外部温度によって前記ゲート駆動部の出力であるゲートターンオン信号が遅延してしまうという問題が発生する。表示パネルの周りの温度が下がる場合、ゲート駆動部の出力信号であるゲートターンオン信号の立上がりエッジ領域と立下がりエッジ領域が遅延することによって、前記ゲートターンオン信号が歪むという問題が発生する。特に、立下がりエッジ領域の遅延が原因となってゲートターンオン区間以外の区間にもゲートターンオン信号が供給されてしまい、その結果、表示パネルの動作不良が引き起こされる。

本発明は上記の問題点を解決するためになされたものであり、その目的は、ゲート駆動部のゲートターンオン信号の遅延の有無を検査してゲートターンオン信号の周期を調節するための遅延補償信号を出力する遅延補償手段を設けることにより、ゲートターンオン信号の遅延による信号の歪みを防ぐことのできる表示装置及びこの駆動方法を提供するところにある。

上記の目的を達成するために、本発明の一側面によれば、複数の画素に接続された複数のゲート線を含む表示パネルと、駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部と、内部クロック信号と前記ゲートターンオン信号に基づいて、前記ゲートターンオン信号の遅延を制御する遅延制御信号を生成する信号検出部と、前記内部クロック信号と前記遅延制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部と、を備えることを特徴とする表示装置が提供される。

前記内部クロック信号のロジックハイ区間の幅は、1水平クロック周期(1H)であることが好ましい。前記遅延制御信号は、前記ゲートターンオン信号が前記1水平クロック周期(1H)を外れた遅延幅と同じパルス幅を持つことが有効である。

前記ゲートクロック生成部は、前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間の幅を狭めることが好ましい。

前記ゲートクロック生成部は、以前のフレーム区間中に与えられた前記遅延制御信号に基づいて、前記駆動クロック信号のロジックハイ区間の幅を変化させ、前記ロジックハイ区間の幅が変化された駆動クロック信号を現在のフレーム区間中に前記ゲート駆動部に供給することが好ましい。前記信号検出部は、前記ゲートクロック生成部において前記駆動クロック信号のロジックハイ区間の幅を変化させる動作をリセットさせるリセット信号をさらに生成することが有効である。前記信号検出部は、最初のゲート線に与えられるゲートターンオン信号に基づいて、前記ディレイ制御信号を生成し、最後のゲート線に与えられるゲートターンオン信号に基づいて、前記リセット信号を生成することが可能である。

前記信号検出部は、前記複数のゲート線に与えられるゲートターンオン信号のうち少なくともいずれか1つのゲートターンオン信号に基づいて、変換信号を出力する信号変換部と、前記内部クロックと前記変換信号とを比較して遅延制御信号を出力する信号検査部と、を備えることが好ましい。

前記信号変換部は、エミッター端子が直流信号入力端に接続され、コレクター端子が前記変換信号出力端に接続された第1の駆動トランジスターと、前記第1の駆動トランジスターのベース端子と前記直流信号入力端との間に設けられた第1の器と、一端が前記第1の駆動トランジスターのベース端子に接続された第2の抵抗器と、エミッター端子が接地に接続され、コレクター端子が前記第2の抵抗器に接続された第2の駆動トランジスターと、前記第2の駆動トランジスターのベース端子と接地との間に設けられた第3の抵抗器と、前記第2の駆動トランジスターのベース端子とゲートターンオン信号入力端との間に設けられた第4の抵抗器と、前記第1の駆動トランジスターのコレクター端子と接地との間に設けられた第5の抵抗器と、を備えることが好ましい。

前記信号検査部は、前記変換信号と前記内部クロック信号との論理積により論理積信号を生成する論理積信号生成部と、前記論理積信号と前記変換信号との間の排他的な論理和によりディレイ制御信号を生成するディレイ制御信号生成部と、を備えることが好ましい。前記論理積信号生成部としてANDゲートを使用し、前記ディレイ制御信号生成部としてEXORゲートを使用することが可能である。

前記変換信号は、前記ゲートターンオン信号とは周期は同一であり、且つ、振幅が異なることが好ましい。

前記ゲートターンオン信号のロジックハイ区間の最大振幅は5〜30Vであり、前記変換信号のロジックハイ区間の最大振幅は1〜5Vであることが好ましい。

前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板とを備え、前記ゲート駆動部は、前記前記下部基板の片側の周縁領域に設けられ、前記複数のゲート線にそれぞれ接続された複数のステージ部を備えることが好ましい。

前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板とを備え、前記ゲート駆動部は、前記前記下部基板の両側の周縁領域に設けられた第1ゲート駆動部及び第2のゲート駆動部を備え、前記第1のゲート駆動部は奇数番目のゲート線に接続され、前記第2のゲート駆動部は偶数番目のゲート線に接続されていてもよい。

前記内部クロック信号は、内部クロック信号よりも高い周波数を持つドットクロック信号を用いて作成され、前記ゲートクロック生成部は、前記ドットクロック信号を用いて前記ディレイ制御信号のパルス幅を感知することが好ましい。
前記駆動クロック信号は、ゲートクロック信号及び反転されたゲートクロック信号を含むことが好ましい。

また、上記の目的を達成するために、本発明の他の側面によれば、内部クロック信号を用いて駆動クロック信号を生成するステップと、前記駆動クロック信号に基づいて、ゲートターンオン信号を生成するステップと、前記ゲートターンオン信号をゲート線に供給するステップと、前記ゲートターンオン信号がディレイされた場合、前記ゲートターンオン信号のディレイ幅に見合う分だけのパルス幅を持つ遅延制御信号を生成するステップと、前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間のパルス幅を狭めるステップと、を含むことを特徴とする表示装置の駆動方法が提供される。

前記遅延制御信号を生成するステップは、前記ゲートターンオン信号とは周期は同一であり、且つ、最大振幅の電圧レベルが低い変換信号を生成するステップと、前記変換信号と前記内部クロック信号との論理積により論理積信号を生成するステップと、前記論理積信号と前記変換信号との排他的な論理和により前記ディレイ制御信号を生成するステップと、を含むことが好ましい。

本発明は、信号検出部を介してゲート線に供給されたゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、クロック信号のロジックハイ区間のパルス幅を調節することにより、ゲートターンオン信号の遅延を補償することができる。

また、本発明は、クロック信号とゲートターンオン信号とを比較してゲートターンオン信号の遅延幅を検出し、前記遅延幅に見合う分だけゲートターンオン信号のパルス幅を狭めた上で、1水平クロック周期(1H)中にゲート線にゲートターンオン信号を供給することができる。さらに、本発明は、外部環境によってゲートターンオン信号が歪むことを防ぐことができ、ゲートターンオン信号の歪みによる表示パネルの動作不良を改善させることができる。

以下、添付図面に基づき、本発明の好適な実施の形態について詳細に説明する。しかし、本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施の形態は、単に本発明の開示を完全なるものにし、且つ、この技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。

図1は、本発明の第1の実施形態による表示装置のブロック図であり、図2は、第1の実施形態による表示装置の動作を説明するための波形図である。

図1及び図2を参照すると、この実施形態による表示装置は、表示パネル100、ゲート駆動部200、データ駆動部300、ゲートクロック生成部400、駆動電圧生成部500、信号制御部600、及び信号検出部700を備える。

表示パネル100は、第1の方向に延在する複数のゲート線G1〜Gn、及びゲート線の延長方向と交差する第2の方向に延在する複数のデータ線D1〜Dmを備える。表示パネル100は、ゲート線G1〜Gnとデータ線D1〜Dmとの交差領域にそれぞれ設けられた単位画素を備える。前記単位画素は、薄膜トランジスターT、維持キャパシターCst、及び画素キャパシターClcを備える。

表示パネル100は、薄膜トランジスターT、ゲート線G1〜Gn、データ線D1〜Dm、画素キャパシターClcと維持キャパシターCst用の画素電極及び維持キャパシターCst用の維持電極が設けられた下部基板(図示せず)と、ブラックマトリックスとカラーフィルター及び画素キャパシターClc用の共通電極が設けられた上部基板(図示せず)と、を備え、上部基板と下部基板との間には液晶(図示せず)が設けられている。

ここで、薄膜トランジスターTのゲート端子はゲート線G1〜Gnに接続され、ソース端子はデータ線D1〜Dmに接続され、また、ドレイン端子は画素電極に接続される。これにより、薄膜トランジスターTは、ゲート線に印加されるゲートターンオン信号に基づいて動作し、データ線D1〜Dmのデータ信号(すなわち、階調信号)を画素電極に供給して画素キャパシターClcの両端の電界を変化させる。その結果、表示パネル100の内側の液晶の配列を変化させてバックライトからの光の透過率を調整することができる。

画素電極には、液晶の配列方向を調整するためのドメイン規制手段としての多数の切欠及び/または突起パターンが設けられ、共通電極には突起及び/または切欠パターンが設けられる。この実施形態の液晶は、垂直配向方式により配向されることが好ましい。

上述のような構造を持つ表示パネル100の外側には、表示パネル100の駆動のための信号を供給する制御手段が設けられる。前記制御手段は、ゲート駆動部200、データ駆動部300、ゲートクロック生成部400、駆動電圧生成部500、信号制御部600、及び信号検出部700を備える。

先ず、信号制御部600は、外部のグラフィック制御器(図示せず)からの映像信号R,G,B、フレーム区別信号である垂直同期信号Vsync、水平同期信号Hsync、及び外部クロック信号CLKを含む外部制御信号を受け取って、ゲート駆動部200及びデータ駆動部300の動作を制御する制御信号を生成及び出力する。

駆動電圧生成部500は、信号制御部600の電圧制御信号及び/または外部電源装置から入力される外部電源電圧を用いて、表示装置の駆動に要される種々の駆動電圧を生成する。駆動電圧生成部500は、基準電圧GVDDと、ゲートターンオン電圧及びゲートターンオフ電圧、並びに共通電圧を生成する。駆動電圧生成部500は、信号制御部600の制御信号に基づいて、前記ゲートターンオン電圧及びゲートターンオフ電圧をゲートクロック信号生成部400に印加し、基準電圧GVDDをデータ駆動部300に印加する。ここで、基準電圧GVDDは、液晶を駆動させる階調電圧(階調信号)の生成のための基本電圧として用いられる。

データ駆動部300は、信号制御部600のデータ制御信号と画素データ信号、そして駆動電圧生成部500の基準電圧GVDDを用いて階調信号を生成して、生成された階調信号を各データ線D1〜Dmに印加する。すなわち、データ駆動部300は、データ制御信号に基づく駆動により入力されたデジタル状の画素データ信号を基準電圧GVDDを用いてアナログ状の階調信号に変換する。そして、データ駆動部300は、変換された階調信号を複数のデータ線D1〜Dmに供給する。

ゲートクロック生成部400は、信号制御部600の内部クロック信号CK及び制御信号、駆動電圧生成部500のゲートターンオン電圧及びゲートターンオフ電圧、そして信号検出部700の遅延制御信号(以下、「ディレイ制御信号」と称する)Sdに基づいて、垂直同期開始信号STVと駆動クロック信号を生成してゲート駆動部200に供給する。このとき、前記駆動クロック信号は、ゲートクロック信号CKV及び/または反転されたゲートクロック信号CKVBを含む。以下、駆動クロック信号としてゲートクロック信号CKV及び反転されたゲートクロック信号CKVBの両方を用いる場合を基準として説明する。

ゲートクロック生成部400は、内部クロック信号CKとディレイ制御信号Sdに基づいて、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを生成する。ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間の幅(すなわち、周期)は、前記ディレイ制御信号に応じて可変される。このとき、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBは、ゲートターンオン電圧とゲートターンオフ電圧に相当する電圧レベルを持つ。すなわち、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ状態はゲートターンオン電圧に相当する電圧レベルを持ち、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックロー状態はゲートターンオフ電圧に相当する電圧レベルを持つ。前記ゲートターンオン電圧の電圧レベルは5〜30Vであることが好ましく、ゲートターンオフ電圧の電圧レベルは−5V〜−30Vであることが好ましい。内部クロック信号CK、制御信号、及びディレイ制御信号Sdのロジックレベルは、通常のロジックチップにおいて用いる電圧レベルを持つことが好ましい。すなわち、前記信号のロジックハイ状態の電圧は1〜5Vであり、ロジックロー状態の電圧は−1〜1Vであることが好ましい。

ゲートクロック生成部400は、接地電源VSSをゲート駆動部200に供給する。もちろん、これに限定されるものではなく、前記接地電源は駆動電圧生成部500から直接ゲート駆動部200へと供給されることもできる。また、垂直同期開始信号STVは、信号制御部600からゲート駆動部200へと直接供給されることもできる。

ゲート駆動部200は、垂直同期開始信号STVとゲートクロック信号CKV及び反転されたゲートクロック信号CKVBに基づいて、複数のゲート線G1〜Gnにゲートターンオン信号Von及びゲートターンオフ信号Voffを印加する。ゲートターンオン信号Vonは、複数のゲート線G1〜Gnに順次に供給される。ゲートターンオン信号Vonは、単一パルス状の信号である。ゲートターンオン信号Vonが遅延されない場合、ゲートターンオン信号Vonは1水平クロック周期(1H)中にゲート線G1〜Gnに供給されることが好ましい。このとき、ゲートターンオン信号Vonは、ゲートクロック信号CKVまたは反転されたゲートクロック信号CKVBのロジックハイ区間中にゲート線G1〜Gnに供給されることが好ましい。これにより、各ゲート線G1〜Gnに接続された薄膜トランジスターTをターンオンさせて画像を表示する。

信号検出部700は、ゲートターンオン信号Vonと内部クロック信号CKに基づいて、ディレイ制御信号Sdを生成する。信号検出部700は、ゲート駆動部200の出力であるゲートターンオン信号Vonと内部クロック信号CKのロジックハイ区間(広さ)との比較によりゲートターンオン信号Vonの遅延幅(以下、「ディレイ幅」と称する)を検出する。信号検出部700は、検出されたゲートターンオン信号Vonのディレイ幅に相当するディレイ制御信号Sdをゲートクロック生成部400に与えて、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間の幅を調節する。これにより、遅延されたゲートターンオン信号Vonの幅(すなわち、周期)を制御してゲートターンオン信号Vonの遅延を補償することができる。

以下、この実施形態による表示装置の動作を図2を参照して説明する。

ゲート駆動部200は、ゲートクロック生成部400からゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを受け取る。ゲート駆動部200は、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを用いて、ゲートターンオン信号Vonをゲート線G1〜Gnに供給する。ゲートターンオン信号Vonは、図2の点線B1にて示すように、ゲートクロック信号CKVまたは反転されたゲートクロック信号CKVBのロジックハイ状態の間(以下、「ロジックハイ区間」と称する)W1中にゲート線G1〜Gnに供給されることが好ましい。このように、ゲートターンオン信号Vonが遅延していない場合には、ゲートクロック信号CKVのロジックハイ区間W1は、1水平クロック周期(1H)となる。

しかしながら、上述したように、ゲート駆動部200の回路素子として非晶質シリコンを含む素子を用いる場合、外部環境(例えば、外部温度)によってゲート駆動部200の応答速度が大幅に変わってしまう。すなわち、図2の実線A1にて示すように、ゲート駆動部200の出力であるゲートターンオン信号Vonが遅延することによって、その幅が広くなるという問題が発生する。すなわち、ゲート駆動部200は、ゲートクロック信号CKVのロジックハイ区間に相当する幅W1よりも広い幅W2を持つゲートターンオン信号Vonを出力することになる。これは、ゲート駆動部200内の回路素子による信号遅延により起きるものであり、ゲートターンオン信号Vonのロジック状態が変化するタイミングにおいてその状態変化が直ちに行われずに遅れてしまうことに起因する。特に、図2の実線A1にて示すように、ゲートターンオン信号Vonがロジックハイレベルからロジックローレベルへと変化するとき、その状態変化が遅れてしまい、ゲート線G1〜Gnに与えられるゲートターンオン信号Vonのロジックハイ区間の幅W2がさらに広くなる。これにより、ゲート線G1〜Gnに接続された薄膜トランジスターTのターンオン時間が長くなり(1水平クロック周期(1H)よりも長くなる)、好ましくない階調信号がターンオンされた薄膜トランジスターTを介して画素キャパシターClcに供給されることがあり、結果として、誤った画像を表示してしまうという問題が発生する。

この実施形態の信号検出部700は、上記のように遅延されたゲートターンオン信号Vonのロジックハイ区間の幅W2と信号制御部600の内部クロック信号Ckのロジックハイ区間の幅とを比較して、ゲートターンオン信号Vonの遅延された幅に相当する幅W3を持つディレイ制御信号Sdを生成する。ここで、内部クロック信号Ckのロジックハイ区間の幅は、1水平クロック周期(1H)(ゲートターンオン信号Vonが遅延していない場合におけるゲートクロック信号CKVのロジックハイの幅W1)と同一である。信号検出部700は、ディレイ制御信号Sdをゲートクロック生成部400に供給する。ゲートクロック生成部400は、ディレイ制御信号Sdに基づいて、そのロジックハイ区間の幅が変化された新たなゲートクロック信号CKV及び反転されたゲートクロック信号CKVBをゲート駆動部200に供給する。前記幅(すなわち、周期)が変化された新たなゲートクロック信号CKV及び反転されたゲートクロック信号CKVBの幅W4は、以前(最初)のゲートクロック信号CKV及び反転されたゲートクロック信号CKVBの幅W1から、ディレイ制御信号Sdの幅W3を差し引いた分の幅であることが好ましい。

このように変化されたロジックハイ区間の幅W4を持つ新たなゲートクロック信号CKV及び反転されたゲートクロック信号CKVBに基づいて、ゲート駆動部200は、ゲートターンオン信号Vonをゲート線Gに供給する。このとき、上述のように、外部環境によりゲート駆動部200の出力であるゲートターンオン信号Vonは、図2の点線B2にて示すように、ゲートクロック信号CKVのロジックハイ区間に相当する幅W4を持たず、図2の実線A2にて示すように遅延されて、幅W4よりも広い幅W5を持つ結果となる。このとき、ゲート駆動部200により遅延されて出力される新たなゲートターンオン信号Vonの幅W5は1水平クロック周期(1H)とほぼ同じ値になる。これは、ゲート駆動部200により遅延される信号の幅は、ディレイ制御信号Sdの幅と同じであるためである。すなわち、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBが消失された区間W3に見合う分だけゲートターンオン信号Vonが遅延されるためである。このため、この実施形態においては、ゲート駆動部200による信号遅延を信号検出部700において検出し、その検出結果に基づいて、ゲート駆動部200に印加されるクロック信号のロジックハイ区間の幅を変化させて(すなわち、クロック信号のデュティー比を調節して)、1水平クロック周期(1H)中にゲートターンオン信号Vonをゲート線に供給することが可能になる。

このとき、前記新たなゲートターンオン信号Vonの幅W5が1水平クロック周期(1H)よりも狭いこともある。この場合、薄膜トランジスターTのターンオン時間が短縮されて、画素キャパシターClcが階調信号により十分にチャージングされないことがある。そこで、これを解決するために、データ駆動部300の出力、すなわち、階調信号の振幅を広げた上で供給することができる。

図1においては、前記ディレイ制御信号Sdをゲートクロック生成部400に供給しているが、この実施形態はこれに限定されるものではなく、信号制御部600にディレイ制御信号Sdを供給して、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間の幅を調節することもできる。もちろん、ゲートクロック生成部400と信号制御部600が単一の駆動制御手段内に配備されることもある。すなわち、駆動制御手段は内部クロックCKを生成し、内部クロックCKとディレイ制御信号Sdに基づいて、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを生成及び変更することもできる。

ゲートクロック生成部400に印加される内部クロック信号CKがドットクロック信号(すなわち、内部クロック信号CKよりも高い周波数を持つクロック信号)に基づいて作成されることもできる。例えば、100周期のドットクロック信号を用いて、1周期の内部クロック信号を生成することができる。このとき、ゲートクロック生成部400は、ドットクロック信号を用いて、ディレイ制御信号Sdのパルス幅を感知する。例えば、ディレイ制御信号Sdの幅が内部クロック信号CKの1周期の1/10に相当する場合、ディレイ制御信号Sdの幅は10周期のドットクロック信号と等しくなる。これにより、ディレイ制御信号Sdのパルス幅を正確に計算することが可能になる。このため、パルス幅が正確に計算されたディレイ制御信号Sdを用いて、ゲートクロック生成部400は、前記パルス幅に相当する範囲に見合う分だけゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間の幅を狭めた上で出力することができる。

ここで、信号制御部600、データ駆動部300、ゲートクロック生成部400、及び信号検出部700はチップ状に製作されてプリント回路基板(Printed Circuit Board;PCB)に実装される。そして、プリント回路基板上に実装された信号制御部600、データ駆動部300、ゲートクロック生成部400、及び信号検出部700は、軟性プリント回路基板(Flexible Printed Circuit Board;FPC)を介して表示パネル100と電気的に接続されることが好ましい。もちろん、これに限定されることなく、データ駆動部300と信号検出部700は表示パネル100の下部基板上に実装されていてもよい。この実施形態によるゲート駆動部200は、表示パネル100の下部基板の片側の周縁領域に設けられることが好ましい。このとき、ゲート駆動部200は、複数のステージ200−1〜200−nを含む。

以下、図面に基づいて、この実施形態による複数のステージを持つゲート駆動部について説明する。

図3は、第1の実施形態による表示装置を説明するためのブロック図であり、図4は、第1の実施形態によるステージ部の回路図であり、そして図5は、第1の実施形態によるゲート駆動部の動作を説明するための波形図である。

図3ないし図5を参照すると、この実施形態のゲート駆動部200は、複数のゲート線G1〜Gnにそれぞれ接続された第1ないし第nのステージ部200−1〜200−nを備える。第1ないし第nのステージ部200−1〜200−nは、ゲートクロック信号CKV、反転されたゲートクロック信号CKVB、接地信号VSS、及び垂直同期開始信号STVまたは前段ステージ部200−1〜200−n−1の出力信号を含む複数の動作信号に基づいて、複数のゲート線G1〜Gnにゲートターンオン信号Vonまたはゲートターンオフ信号Voffを供給する。

第1のステージ部200−1は、垂直同期開始信号STV、ゲートクロック信号CKV、反転されたゲートクロック信号CKVB、及び接地信号Vssに基づいて駆動されて、第1のゲート線G1にゲートターンオン信号Vonを供給する。第2ないし第nのステージ部200−2〜200−nは、前段ステージ部200−1〜200−n−1の出力信号(ゲートターンオン信号Von)、ゲートクロック信号CKV、反転されたゲートクロック信号CKVB、及び接地信号Vssに基づいて駆動されて、第2ないし第nのゲート線G2〜Gnにゲートターンオン信号Vonを供給する。そして、第1ないし第n−1のステージ部200−1〜200−n−1は、後段ステージ部である第2ないし第nのステージ部200−2〜200−nの出力信号(ゲートターンオン信号Von)に基づいてリセットされる。

上述の第1ないし第nのステージ部200−1〜200−nのそれぞれは、図4に示すように、7個の薄膜トランジスターよりなることが好ましい。以下では、j番目のステージ部を中心に説明する。第jのステージ部200−jは、第1のノードNO1の信号に基づいて、ゲートクロック信号入力端のゲートクロック信号CKVを信号出力端に供給する第1のトランジスターTR1と、前段ステージ部(すなわち、第j−1のステージ部)の出力信号入力端の第j−1の信号Gj−1に基づいて第j−1のステージ部の出力信号入力端の第j−1の信号Gj−1を第1のノードNO1に供給する第2のトランジスターTR2と、後段ステージ部(すなわち、第j+1のステージ部)の出力信号入力端の第j+1の信号Gj+1に基づいて第1のノードNO1の信号を接地電源VSSに供給する第3のトランジスターTR3と、第2のノードNO2の信号に基づいて、第1のノードNO1の信号を接地電源VSSに供給する第4のトランジスターTR4と、第2のノードNO2の信号に基づいて、信号出力端の信号を接地電源VSSに供給する第5のトランジスターTR5と、反転されたゲートクロック信号入力端の反転されたゲートクロック信号CKVBに基づいて、信号出力端の信号を接地電源VSSに供給する第6のトランジスターTR6と、第1のノードNO1の信号に基づいて、第2のノードNO2の信号を接地電源VSSに供給する第7のトランジスターTR6と、第1のノードNO1と信号出力端との間に設けられた第1のキャパシターC1と、第2のノードNO2とゲートクロック信号入力端との間に設けられた第2のキャパシターC2と、を備える。なお、前記ゲートクロック信号入力端と反転されたゲートクロック信号入力端の位置が互いに変わっていてもよい。第j−1の信号Gj−1及び第j+1の信号Gj+1は、ゲートターンオン信号Vonである。

以下、上述したゲート駆動部の動作を図5を参照して説明する。

ゲート駆動部200は、ゲートクロック信号CKV、反転されたゲートクロック信号CKVB、接地信号VSS、そして垂直同期開始信号STVを受け取る。このとき、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBは、ゲートクロック生成部400から受け取る。ゲートクロック生成部400は、図5に示すように、内部クロック信号CKとその周期は同一であり、且つ、パルス幅がゲートターンオン電圧及びゲートターンオフ電圧レベルに相当するようなゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを生成する。

前記信号を受け取ったゲート駆動部200の第1のステージ部200−1は、第1のゲート線G1にゲートターンオン信号Vonを供給する。第1のステージ部200−1は、ゲートクロック信号CKVのロジックハイ区間中にゲートターンオン信号Vonを第1のゲート線G1に供給する。続けて、上述のように、第2ないし第nのステージ部200−2〜200−nは、前段ステージ部200−1〜200−n−1の出力信号であるゲートターンオン信号Vonとゲートクロック信号CKV、反転されたゲートクロック信号及び接地信号に基づいて駆動されて、第2ないし第nのゲート線G2〜Gnにゲートターンオン信号Vonを供給する。

ここで、各ステージ部の動作を第jのステージ部200−jの動作を中心に説明する。第j−1のステージ部200−1の出力であるロジックハイレベルの第j−1の信号Gj−1が第jのステージ部200−jに印加されると、第2のトランジスターTR2がターンオンされる。第1のノードNO1には、ターンオンされた第2のトランジスターTR2によりロジックハイレベルのノード制御信号が印加される。第2のトランジスターTR2がターンオンされる場合、第1のノードNO1のノード制御信号のロジックレベルは第j−1の信号Gj−1と同一である。

このとき、第1のノードNO1のロジックハイレベルのノード制御信号に基づいて、第7のトランジスターTR7がターンオンされる。ターンオンされた第7のトランジスターTR7により第2のノードNO2の信号は接地され、第2のノードのロジック状態はロジックローレベルになる。このとき、第2のノードNO2のロジックローレベルの信号に基づいて、第4のトランジスターTR4及び第5のトランジスターTR5がターンオフされる。

そして、第1のノードNO1のロジックハイレベルのノード制御信号に基づいて、第1のトランジスターTR1がターンオンされる。

続けて、ロジックハイレベルのゲートクロック信号CKVが印加されると、信号出力端にターンオンされた第1のトランジスターTR1によりロジックハイレベルのゲートターンオン信号Vonが印加される。これにより、第jのゲート線にはゲートターンオン信号が印加される。続けて、ロジックハイレベルの反転されたゲートクロック信号CKVBと第j+1の信号が印加されると、第3のトランジスターTR3及び第6のトランジスターTF6がターンオンされる。ターンオンされた第6のトランジスターTR6により信号出力端の信号は接地され、信号出力端のロジック状態はロジックローレベルになる。ターンオンされた第3のトランジスターTR3により第1のノードNO1の信号は接地され、第1のノードNO1のロジック状態はロジックローレベルになる。

このように、この実施形態においては、ロジックハイレベルのゲートクロック信号CKVが印加される場合、当該ステージはゲートターンオン信号を該当ゲート線に供給する。しかしながら、上述した第1ないし第7のトランジスターTR1〜TR7は、表示パネル100の薄膜トランジスターTと同時に製作される。このため、第1ないし第7のトランジスターTR1〜TR7は、活性層として非晶質シリコンを用いる。このとき、上記の図2において述べたように、その出力信号(すなわち、ゲートターンオン信号Von)が周りの温度によって遅延される。

以下、上述したゲートターンオン信号の遅延の度合いを感知し、遅延感知の結果であるディレイ制御信号をゲートクロック生成部に供給する信号検出部について説明する。

図6は、第1の実施形態による信号検出部の回路図であり、図7は、第1の実施形態による信号検出部の動作を説明するための波形図である。

図6を参照すると、この実施形態による信号検出部700は、ステージ部の出力信号の振幅を変化させる信号変換部710と、信号変換部710の変換信号DCkのディレイの度合いを検査してディレイ制御信号Sdを生成する信号検査部720と、を備える。信号変換部710は、ステージ部の出力信号(すなわち、ゲートターンオン信号Von及び/またはゲートターンオフ信号Voff)を受け取ることが好ましい。この実施形態による信号検出部700は、第1のステージ部200−1の出力信号を受け取ることが好ましい。もちろん、これに限定されるものではなく、信号検出部700は、第1ないし第nのステージ部200−1〜200−nのうちいずれか1種のステージ部の出力信号を受け取ってもよい。信号検出部700は、図1に示すように、前記ステージ部の出力信号が印加されるゲート線の反対側の終端に接続されることが好ましい。すなわち、信号検出部700は、ステージ部の出力から最も遠くにある薄膜トランジスターTに印加されるゲートターンオン信号Vonを入力信号として用いる。これは、ゲート線の最後の端に位置する薄膜トランジスターTに印加されたゲートターンオン信号Vonの信号歪みが最も激しくなるためである。

信号変換部710は、エミッター端子が直流信号入力端に接続され、コレクター端子が信号変換部710の出力端に接続された第1の駆動トランジスターQ1と、第1の駆動トランジスターQ1のベース端子と直流信号入力端との間に設けられた第1の抵抗器R1と、一端が第1の駆動トランジスターQ1のベース端子に接続された第2の抵抗器R2と、エミッター端子が接地に接続され、コレクター端子が第2の抵抗器R2に接続された第2の駆動トランジスターQ2と、第2の駆動トランジスターQ2のベース端子と接地との間に設けられた第3の抵抗器R3と、第2の駆動トランジスターQ2のベース端子と、ステージ部200−1の出力信号入力端の間に設けられた第4の抵抗器R4と、を備える。

そして、第1の駆動トランジスターQ1のコレクター端子と接地との間に第5の抵抗器R5をさらに設けられている。第1の駆動トランジスターQ1としてはPNP型のトランジスターを使用し、第2の駆動トランジスターQ2としてはNPN型のトランジスターを使用することが好ましい。もちろん、これに限定されることはない。前記駆動トランジスターとしてパイポーラトランジスター(Bipolar Junction Transistor;BJT)を使用することが好ましい。

信号変換部710は、ステージ部の出力信号の振幅を通常のロジック回路において使用可能な振幅範囲に低めた上で出力する。これは、ステージ部において用いられるゲートターンオン信号Vonは10V以上の高電圧のものであるため、通常のロジック回路(約1〜3Vを使用する)における使用には向いていないからである。このとき、信号変換部710が第1のステージ部200−1の出力信号を受け取る場合、第1のステージ部200−1のゲートターンオン信号Vonが印加される領域においてのみロジックハイレベルの変換信号DCkが出力される。すなわち、第2の駆動トランジスターQ2のベース端子とエミッター端子との間の電圧がしきい値電圧よりも高くなる場合には第2の駆動トランジスターQ2がターンオンされ、第1の駆動トランジスターが駆動される。信号変換部710は、直流信号DCsを変換信号DCkとして出力する。これとは逆に、第2の駆動トランジスターQ2のベース端子とエミッター端子との間の電圧がしきい値電圧よりも低い場合には、第2の駆動トランジスターQ2が動作しなくなる。信号変換部710は、接地を変換信号DCkとして出力する。これにより、図7に示すように、信号変換部710は、ステージ部の出力信号がゲートターンオフ信号Voffに相当する場合にはロジックローレベルの変換信号DCkを出力し、ステージ部の出力信号がゲートターンオン信号Vonに相当する場合にはロジックハイレベルの変換信号DCkを出力する。すなわち、信号変換部710は、ゲートターンオン信号Vonの幅に相当するロジックハイ区間を持つ変換信号DCkを出力する。このとき、ゲートターンオン信号Vonのロジックハイ区間の最大振幅は5〜30Vであり、変換信号DCkのロジックハイ区間の最大振幅は1〜5Vであることが好ましい。

信号検査部720は、一方の入力端子が変換信号入力端に接続され、他方の入力端子が内部クロック信号入力端に接続されたANDゲート部721と、一方の入力端子が変換信号入力端に接続され、他方の入力端子がANDゲート部721の出力端子に接続され、且つ、出力端子が信号検査部720の出力端に接続されたEXORゲート部722と、を備える。ANDゲート部721として、図6に示すANDゲートを使用することができる。もちろん、これに限定されるものではなく、ANDゲート部721に変換信号DCsと内部クロック信号CKとの間の論理積を行う種々の回路及び回路素子を使用することができる。EXORゲート部722として、図6に示すEXORゲートを使用することができる。しかしながら、これに限定されるものではなく、EXORゲート部722として、ANDゲート部721の出力と変換信号DCsとの間の排他的な論理和を行う種々の回路及び回路素子を使用することができる。

信号検査部720は、ゲートクロック信号CKVとは周期が同一であり、且つ、振幅が異なる内部クロック信号CKと、信号変換部710によりゲートターンオン信号Vonの振幅レベルが変化された変換信号DCkとを用いて、図7に示すように、ゲートターンオン信号Vonのロジックハイ区間のディレイ幅に相当するディレイ制御信号Sdを出力する。これにより、信号検査部720は、内部クロック信号CKと変換信号DCkとの論理積により、図7に示すように、論理積信号DCaを生成する。すなわち、論理積により、内部クロック信号CKと変換信号DCkとのロジックハイ区間における重なり領域に相当する論理積信号DCaを生成する。これにより、変換信号DCkのロジックハイ区間中の内部クロック信号CKのロジックハイ区間内に位置する区間が推定可能である。これは、ゲートターンオン信号Vonのうち遅延されていないロジックハイ区間の幅が推定可能であることを意味する。続けて、信号検査部720は、論理積信号DCaと変換信号DCkとの間の排他的な論理和を行い、図7に示すように、ディレイ制御信号Sdを出力する。すなわち、排他的な論理和により、変換信号DCkのロジックハイ区間中に内部クロック信号のロジックハイ区間以外に位置する区間が推定可能である。これは、ゲートターンオン信号Von中の遅延されたロジックハイ区間の幅が推定可能であることを意味する。

上述のように、この実施形態による表示装置は、信号検出部700により、ゲート駆動部200を介して表示パネル100のゲート線G1〜Gnに与えられるゲートターンオン信号Vonの遅延されたロジックハイ区間の幅が推定可能である。そして、この実施形態による表示装置は、信号検出部700のディレイ制御信号Sd(すなわち、ゲートターンオン信号Vonのディレイされたロジックハイ区間の幅に相当する)を用いて、ゲート駆動部200に与えられるゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間をディレイ幅に見合う分だけ短縮させて、ゲートターンオン信号Vonの遅延を防ぐことができる。

なお、本発明は上述の説明に限定されない。すなわち、本発明の表示装置は、フレームごとにゲートクロック信号及び反転されたゲートクロック信号のロジックハイ区間の幅を調節することができる。以下、本発明の第2の実施形態による表示装置について説明する。後述する説明のうち上述の実施形態の説明と重複する部分についての説明は省略する。後述する実施形態の技術を先の実施形態に適用可能である。

図8は、第2の実施形態による表示装置を説明するためのブロック図であり、図9は、第2の実施形態による信号検出部の回路図であり、そして図10は、第2の実施形態による表示装置の動作を説明するための波形図である。

図8及び図10を参照すると、この実施形態による表示装置は、ステージ部の出力であるゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、フレームごとにゲートクロック信号及び反転されたゲートクロック信号のデュティー比を調節して表示パネルに信号を供給する。

表示装置の信号検出部700は、第1のゲート線G1に印加されるゲートターンオン信号Vonに基づいて、ディレイ制御信号Sdを出力し、第nのゲート線Gnに印加されるゲートターンオン信号Vonに基づいて、リセット信号Srを出力する。

上述した信号検出部700は、図9に示すように、第1のゲート線G1のゲートターンオン信号Vonに基づいて、変換信号DCkを出力する信号変換部710と、内部クロック信号CKと変換信号DCkとを比較してディレイ制御信号Sdを出力する信号検査部720と、第nのゲート線Gnのゲートターンオン信号Vonに基づいて、リセット信号Srを出力するリセット信号出力部730と、を備える。信号変換部710は、第1のゲート線G1のゲートターンオン信号Vonの振幅を変化させる。リセット信号出力部730は、第nのゲート線Gnのゲートターンオン信号Vonの振幅を変化させる。リセット信号出力部730の回路構成は信号変換部710とほぼ同様であるため、その説明は省略する。

このように、信号検出部700は、第1のゲート線G1に印加されるゲートターンオン信号Vonに遅延が生じていない場合には、ディレイ制御信号Sdを出力せず、遅延が生じた場合には、第1のゲート線G1に印加されるゲートターンオン信号Vonのディレイ幅に見合う分だけのパルス幅を持つディレイ制御信号Sdを出力する。

ゲートクロック生成部400は、ディレイ制御信号Sdが印加されない場合には、内部クロックCKの周期と同じ周期を持つゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを生成し、これをゲート駆動部200の複数のステージ部200−1〜200−nに供給する。ディレイ制御信号Sdが印加される場合には、ゲートクロック生成部400は、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間の幅がディレイ制御信号のパルス幅に見合う分だけ狭くなった新たなゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを生成し、これらを次回の新フレーム区間中にゲート駆動部200の複数のステージ部200−1〜200−nに供給する。

図10に示すように、ゲート駆動部200は、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを用いて、第1のゲート線G1にゲートターンオン信号Vonを供給する。現在、フレーム区間1F−0中に、外部環境によって第1のゲート線G1に印加されたゲートターンオン信号Vonがディレイされた場合、信号検出部は、第1のゲート線G1に印加されたゲートターンオン信号Vonのディレイ幅に見合う分だけのパルス幅を持つディレイ制御信号Sdを生成し、これをゲートクロック生成部400に供給する。ゲートクロック生成部400は、ディレイ制御信号Sdに基づいて、ロジックハイ区間のパルス幅が変化された新たなゲートクロック信号CKV及び新たな反転されたゲートクロック信号CKVBを生成する。この第2の実施形態によるゲートクロック生成部400は、図10に示すように、生成された新たなゲートクロック信号CKV及び新たな反転されたゲートクロック信号CKVBを現在フレーム区間1F−0に直ちに適用することなく、次回の新フレーム区間1F−Nに適用して出力する。ゲート駆動部200は、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBを用いて、第2ないし第nのゲート線G2〜Gnに順次にゲートターンオン信号Vonを与えて、現在のフレーム区間1F−0中に全てのゲート線にゲートターンオン電圧Vonを供給する。続けて、ゲート駆動部200は、新たなフレーム区間1F−N中に、そのパルス幅が変化された新たなゲートクロック信号CKV及び新たな反転されたゲートクロック信号CKVBを受け取り、これにより、第1ないし第nのゲート線G1〜Gnに順次にゲートターンオン信号Vonを供給する。これにより、ゲートターンオン信号Vonの遅延補償(ディレイ補償)をフレームごとに行うことができる。

また、この実施形態による信号検出部700は、第nのゲート線Gnのゲートターンオン信号Vonを用いてリセット信号Srを生成し、これをゲートクロック生成部400に供給する。ゲートクロック生成部400に与えられたリセット信号Srに基づいて、ゲートクロック生成部400の遅延の補償のための動作(ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBのロジックハイ区間の幅を調節すること)はフレームごとにリセットされる。

本発明の表示装置は上述の説明に限定されるものではなく、複数のステージ部を持つ前記ゲート駆動部が表示パネルの両側の周縁領域に位置することもできる。以下、本発明の第3の実施形態による表示装置について説明する。後述する説明のうち、上述の実施形態の説明と重複する部分の説明は省略する。後述する実施形態の技術を上述の実施形態に適用可能である。

図11は、第3の実施形態による表示装置のブロック図である。

図11を参照すると、この実施形態による表示装置は、第1ないし第2のnゲート線G1〜G2nを含む表示パネル100と、表示パネル100の奇数番目のゲート線G1〜G2n−1に接続された第1のゲート駆動部201と、表示パネル100の偶数番目のゲート線G2〜G2nに接続された第2のゲート駆動部202と、第1のゲート駆動部201を介して第1のゲート線G1に印加されるゲートターンオン信号と第2のゲート駆動部202を介して第2のゲート線G2に印加されるゲートターンオン信号とを受け取る信号検出部700と、を備える。もちろん、これに限定されるものではなく、第1及び第2のゲート駆動部201、202のそれぞれが第1ないし第2nのゲート線G1〜G2nの両方ともに接続されてもよい。

信号検出部700は、第1のゲート線G1のゲートターンオン信号と第2のゲート線G2のゲートターンオン信号の遅延の有無に応じて、ディレイ制御信号をゲートクロック生成部400に供給する。ここで、第1ゲート駆動部201及び第2のゲート駆動部202は、ゲートクロック生成部400の垂直同期開始信号STVと、ゲートクロック信号CKV及び反転されたゲートクロック信号CKVBに基づいて動作する。図11においては、単一のゲートクロック生成部400により第1ゲート駆動部201及び第2のゲート駆動部202の両方を制御している。しかしながら、これに限定されるものではなく、2つのゲートクロック生成部により第1ゲート駆動部201及び第2のゲート駆動部202をそれぞれ別々に制御することもできる。なお、信号検出部もまた、第1のゲート線G1のゲートターンオン信号の遅延を検出する第1の信号検出部と、第2のゲート線G2のゲートターンオン信号の遅延を検出する第2の信号検出部とに分離可能である。

以上、本発明による表示素子とこの駆動方法について説明したが、これは単なる例示的なものに過ぎず、本発明はこれらに限定されるものではない。なお、特許請求の範囲において請求するように、本発明の要旨を逸脱することなく、この技術分野における通常の知識を有する者であれば誰でも種々の変更実施が行える範囲まで本発明の技術的な思想があると言えるであろう。

本発明の第1の実施形態による表示装置のブロック図。 第1の実施形態による表示装置の動作を説明するための波形図。 第1の実施形態による表示装置を説明するためのブロック図。 第1の実施形態によるステージ部の回路図。 第1の実施形態によるゲート駆動部の動作を説明するための波形図。 第1の実施形態による信号検出部の回路図。 第1の実施形態による信号検出部の動作を説明するための波形図。 第2の実施形態による表示装置を説明するためのブロック図。 第2の実施形態による信号検出部の回路図。 第2の実施形態による表示装置の動作を説明するための波形図。 第3の実施形態による表示装置のブロック図。

符号の説明

100 表示パネル、
200 ゲート駆動部、
300 データ駆動部、
400 ゲートクロック生成部、
500 駆動電圧生成部、
600 信号制御部、
700 信号検出部、
710 信号変換部、
720 信号検査部。

Claims (19)

  1. 複数の画素に接続された複数のゲート線を含む表示パネルと、
    駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部と、
    内部クロック信号と前記ゲートターンオン信号に基づいて、前記ゲートターンオン信号の遅延を制御する遅延制御信号を生成する信号検出部と、
    前記内部クロック信号と前記遅延制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部と、
    を備えることを特徴とする表示装置。
  2. 前記内部クロック信号のロジックハイ区間の幅は、1水平クロック周期(1H)であることを特徴とする請求項1に記載の表示装置。
  3. 前記遅延制御信号は、前記ゲートターンオン信号が前記1水平クロック周期(1H)を外れた遅延幅と同じパルス幅を持つことを特徴とする請求項2に記載の表示装置。
  4. 前記ゲートクロック生成部は、前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間の幅を狭めることを特徴とする請求項1に記載の表示装置。
  5. 前記ゲートクロック生成部は、以前のフレーム区間中に与えられた前記遅延制御信号に基づいて、前記駆動クロック信号のロジックハイ区間の幅を変化させ、前記ロジックハイ区間の幅が変化された駆動クロック信号を現在のフレーム区間中に前記ゲート駆動部に供給することを特徴とする請求項1に記載の表示装置。
  6. 前記信号検出部は、前記ゲートクロック生成部において前記駆動クロック信号のロジックハイ区間の幅を変化させる動作をリセットさせるリセット信号をさらに生成することを特徴とする請求項5に記載の表示装置。
  7. 前記信号検出部は、最初のゲート線に与えられるゲートターンオン信号に基づいて、前記遅延制御信号を生成し、
    最後のゲート線に与えられるゲートターンオン信号に基づいて、前記リセット信号を生成することを特徴とする請求項6に記載の表示装置。
  8. 前記信号検出部は、前記複数のゲート線に与えられるゲートターンオン信号のうち少なくともいずれか1つのゲートターンオン信号に基づいて、変換信号を出力する信号変換部と、
    前記内部クロックと前記変換信号とを比較して前記遅延制御信号を出力する信号検査部と、
    を備えることを特徴とする請求項1に記載の表示装置。
  9. 前記信号変換部は、
    エミッター端子が直流信号入力端に接続され、コレクター端子が前記変換信号出力端に接続された第1の駆動トランジスターと、
    前記第1の駆動トランジスターのベース端子と前記直流信号入力端との間に設けられた第1の抵抗器と、
    一端が前記第1の駆動トランジスターのベース端子に接続された第2の抵抗器と、
    エミッター端子が接地に接続され、コレクター端子が前記第2の抵抗器に接続された第2の駆動トランジスターと、
    前記第2の駆動トランジスターのベース端子と接地との間に設けられた第3の抵抗器と、
    前記第2の駆動トランジスターのベース端子とゲートターンオン信号入力端との間に設けられた第4の抵抗器と、
    前記第1の駆動トランジスターのコレクター端子と接地との間に設けられた第5の抵抗器と、
    を備えることを特徴とする請求項8に記載の表示装置。
  10. 前記信号検査部は、
    前記変換信号と前記内部クロック信号との論理積により論理積信号を生成する論理積信号生成部と、
    前記論理積信号と前記変換信号との間の排他的な論理和によりディレイ制御信号を生成するディレイ制御信号生成部と、
    を備えることを特徴とする請求項8に記載の表示装置。
  11. 前記論理積信号生成部としてANDゲートを使用し、前記ディレイ制御信号生成部としてEXORゲートを使用することを特徴とする請求項10に記載の表示装置。
  12. 前記変換信号は、前記ゲートターンオン信号とはその周期は同一であり、且つ、振幅が異なることを特徴とする請求項8に記載の表示装置。
  13. 前記ゲートターンオン信号のロジックハイ区間の最大振幅は5〜30Vであり、
    前記変換信号のロジックハイ区間の最大振幅は1〜5Vであることを特徴とする請求項8に記載の表示装置。
  14. 前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板と、を備え、
    前記ゲート駆動部は、前記前記下部基板の片側の周縁領域に設けられ、前記複数のゲート線にそれぞれ接続された複数のステージ部を備えることを特徴とする請求項1に記載の表示装置。
  15. 前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板とを備え、
    前記ゲート駆動部は、前記前記下部基板の両側の周縁領域に設けられた第1ゲート駆動部及び第2のゲート駆動部を備え、前記第1のゲート駆動部は奇数番目のゲート線に接続され、前記第2のゲート駆動部は偶数番目のゲート線に接続されたことを特徴とする請求項1に記載の表示装置。
  16. 前記内部クロック信号は、内部クロック信号よりも高い周波数を持つドットクロック信号を用いて作成され、前記ゲートクロック生成部は、前記ドットクロック信号を用いて前記ディレイ制御信号のパルス幅を感知することを特徴とする請求項1に記載の表示装置。
  17. 前記駆動クロック信号は、ゲートクロック信号及び反転されたゲートクロック信号を含むことを特徴とする請求項1に記載の表示装置。
  18. 内部クロック信号を用いて駆動クロック信号を生成するステップと、
    前記駆動クロック信号に基づいて、ゲートターンオン信号を生成するステップと、
    前記ゲートターンオン信号をゲート線に供給するステップと、
    前記ゲートターンオン信号が遅延された場合、前記ゲートターンオン信号の遅延幅に見合う分だけのパルス幅を持つ遅延制御信号を生成するステップと、
    前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間のパルス幅を狭めるステップと、
    を含むことを特徴とする表示装置の駆動方法。
  19. 前記遅延制御信号を生成するステップは、
    前記ゲートターンオン信号とは周期は同一であり、且つ、最大振幅の電圧レベルが低い変換信号を生成するステップと、
    前記変換信号と前記内部クロック信号との論理積により論理積信号を生成するステップと、
    前記論理積信号と前記変換信号との排他的な論理和により前記遅延制御信号を生成するステップと、
    を含むことを特徴とする請求項18に記載の表示装置の駆動方法。
JP2007162571A 2007-01-19 2007-06-20 表示装置及びこの駆動方法 Pending JP2008176269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070006213A KR20080068420A (ko) 2007-01-19 2007-01-19 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
JP2008176269A true JP2008176269A (ja) 2008-07-31

Family

ID=39685435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007162571A Pending JP2008176269A (ja) 2007-01-19 2007-06-20 表示装置及びこの駆動方法

Country Status (4)

Country Link
US (1) US20080192032A1 (ja)
JP (1) JP2008176269A (ja)
KR (1) KR20080068420A (ja)
CN (1) CN101226713A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056256A (ja) * 2013-11-05 2014-03-27 Mitsubishi Electric Corp 画像表示装置
US9147370B2 (en) 2009-12-21 2015-09-29 Mitsubishi Electric Corporation Image display apparatus
JP2016173872A (ja) * 2009-06-25 2016-09-29 株式会社半導体エネルギー研究所 シフトレジスタ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI389071B (zh) 2008-01-25 2013-03-11 Au Optronics Corp 平面顯示裝置、控制電路及其控制方法
KR101542506B1 (ko) * 2009-03-02 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치
CN101539803B (zh) * 2009-04-30 2011-04-13 威盛电子股份有限公司 待机管理方法及其相关待机管理模块
CN102024431B (zh) 2009-09-16 2013-04-03 北京京东方光电科技有限公司 Tft-lcd驱动电路
KR101710661B1 (ko) 2010-04-29 2017-02-28 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
CN202008813U (zh) * 2010-12-23 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管液晶显示器的栅极驱动器、驱动电路及液晶显示器
KR101951365B1 (ko) * 2012-02-08 2019-04-26 삼성디스플레이 주식회사 액정 표시 장치
CN102968970B (zh) * 2012-11-01 2015-01-28 合肥京东方光电科技有限公司 一种显示面板的驱动装置及驱动方法
TWI478142B (zh) * 2012-11-01 2015-03-21 Au Optronics Corp 顯示裝置與其驅動模組、電壓控制電路和方法
CN103928000B (zh) 2013-12-30 2016-08-17 厦门天马微电子有限公司 薄膜晶体管驱动电路及其驱动方法、液晶显示装置
KR102126546B1 (ko) * 2013-12-30 2020-06-24 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법
KR20160053333A (ko) * 2014-11-03 2016-05-13 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR20160133055A (ko) 2015-05-11 2016-11-22 삼성디스플레이 주식회사 표시 패널
CN105118450B (zh) * 2015-08-13 2017-09-19 深圳市华星光电技术有限公司 避免goa基板烧毁的液晶显示器
CN105118454A (zh) * 2015-08-28 2015-12-02 深超光电(深圳)有限公司 液晶面板
CN105185336B (zh) * 2015-09-23 2018-06-29 深圳市华星光电技术有限公司 液晶显示器及其控制信号调试方法
US9953593B2 (en) 2015-09-23 2018-04-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display and control signal debugging method thereof
CN105551413B (zh) * 2016-03-09 2018-09-11 京东方科技集团股份有限公司 一种显示模组及其显示不良的检测方法
KR20170121790A (ko) * 2016-04-25 2017-11-03 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR20180046977A (ko) 2016-10-28 2018-05-10 삼성디스플레이 주식회사 표시 장치
KR20180053449A (ko) * 2016-11-11 2018-05-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동방법
CN106652881B (zh) * 2017-03-14 2019-11-22 中山东颐光电科技有限公司 一种显示模组及其驱动方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016173872A (ja) * 2009-06-25 2016-09-29 株式会社半導体エネルギー研究所 シフトレジスタ
US9761190B2 (en) 2009-06-25 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US10593274B2 (en) 2009-06-25 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device comprising driver circuit
US9147370B2 (en) 2009-12-21 2015-09-29 Mitsubishi Electric Corporation Image display apparatus
JP2014056256A (ja) * 2013-11-05 2014-03-27 Mitsubishi Electric Corp 画像表示装置

Also Published As

Publication number Publication date
KR20080068420A (ko) 2008-07-23
CN101226713A (zh) 2008-07-23
US20080192032A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
US10115366B2 (en) Liquid crystal display device for improving the characteristics of gate drive voltage
US9865216B2 (en) Display panel
US9483991B2 (en) Liquid crystal display device and driving method thereof
EP2711919B1 (en) Display driving method
US9613582B2 (en) Gate driver integrated on display panel
US10186187B2 (en) Organic light-emitting diode display with pulse-width-modulated brightness control
US20160155409A1 (en) Display panel and method of driving the same
US6407729B1 (en) LCD device driving system and an LCD panel driving method
US8294654B2 (en) Display device and driving method thereof
US9105225B2 (en) Display device with modulated gate-on gate-off voltages and driving method thereof
US7936331B2 (en) Shift register and a display device including the shift register
US8154500B2 (en) Gate driver and method of driving display apparatus having the same
JP5232956B2 (ja) 液晶表示装置
KR101240655B1 (ko) 표시 장치의 구동 장치
US9442593B2 (en) Touch screen panel integrated display device and display panel
US8477123B2 (en) Display apparatus, driving method thereof and electronic equipment including a drive circuit selectively driving scan lines and capacitor lines
JP4154611B2 (ja) シフトレジスタ及び液晶表示装置
US8976101B2 (en) Liquid crystal display device and method of driving the same
KR101281926B1 (ko) 액정표시장치
JP4713246B2 (ja) 液晶表示素子
US6639576B2 (en) Display device
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
US20140091996A1 (en) Liquid crystal display device including tft compensation circuit
US8044908B2 (en) Liquid crystal display device and method of driving the same
US8995606B2 (en) Scanning signal line drive circuit and display device provided with same