JP2008176269A - 表示装置及びこの駆動方法 - Google Patents

Abstract

【課題】ゲートターンオン信号のディレイを補償して動作不良を防止することのできる表示装置及びこの駆動方法を提供する。
【解決手段】複数の画素に接続された複数のゲート線を含む表示パネル１００と、駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部２００と、内部クロック信号とディレイ制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部４００と、前記内部クロック信号と前記ゲートターンオン信号に基づいて、前記ディレイ制御信号を生成する信号検出部７００と、を備えることを特徴とする表示装置。このように、信号検出部を介してゲート線に与えられたゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、クロック信号のロジックハイ区間のパルス幅を調節することにより、ゲートターンオン信号の遅延を補償することが可能になる。
【選択図】図１

Description

本発明は表示装置及びこの駆動方法に係り、さらに詳しくは、温度によって複数のゲート線に順次に供給されるゲートターンオン電圧が遅延することを防ぐことのできる表示装置及びこの駆動方法に関する。

表示装置は、画像を表示する表示パネル、ゲート駆動部、及びデータ駆動部を備える。表示装置は、ゲート駆動部を介して表示パネル内の複数のゲート線にゲートターンオン信号を順次に印加し、データ駆動部を介して表示パネル内の複数のデータ線に階調信号を印加して画像を表示する。従来のゲート駆動部は、ＩＣチップ状に製作されていた。このため、ＩＣチップ状のゲート駆動部は、製作済みの表示パネルの周辺領域に実装されて表示パネルのゲート線と接続される。これにより、従来には、ゲート駆動部とゲート線との間の接続不良が発生し、かつ、ゲート駆動部を別途のＩＣチップ状に製作していたために表示装置の製作コストが上がるという問題が生じていた。

そこで、最近、表示パネルとゲート駆動部を同時に製作することで、上述の問題を解決している。すなわち、表示パネルの製作に際し、表示パネルの片側の周縁領域にゲート駆動部も一緒に製作している。このように表示パネル及びゲート駆動部が同じ製作工程により製作されることから、ゲート駆動部の製作コストを節減することができ、ゲート駆動部とゲート線との間の接続不良を解決することが可能になっている。しかしながら、ゲート駆動部と表示パネルを一緒に製作するには、ゲート駆動部を構成する回路素子を非晶質シリコンにより製作する必要がある。一般に、非晶質シリコンは、温度によって電子の移動度が大幅に変化するという性質がある。したがって、非晶質シリコン製の回路素子は、周りの温度が下がる場合にその反応速度が急激に低下してしまう。

通常、ゲート駆動部は、ゲートターンオン区間中に単一パルス状のゲートターンオン信号をゲート線に供給する。しかしながら、上述のようにゲート駆動部の回路素子が非晶質シリコン製のものである場合、外部温度によって前記ゲート駆動部の出力であるゲートターンオン信号が遅延してしまうという問題が発生する。表示パネルの周りの温度が下がる場合、ゲート駆動部の出力信号であるゲートターンオン信号の立上がりエッジ領域と立下がりエッジ領域が遅延することによって、前記ゲートターンオン信号が歪むという問題が発生する。特に、立下がりエッジ領域の遅延が原因となってゲートターンオン区間以外の区間にもゲートターンオン信号が供給されてしまい、その結果、表示パネルの動作不良が引き起こされる。

本発明は上記の問題点を解決するためになされたものであり、その目的は、ゲート駆動部のゲートターンオン信号の遅延の有無を検査してゲートターンオン信号の周期を調節するための遅延補償信号を出力する遅延補償手段を設けることにより、ゲートターンオン信号の遅延による信号の歪みを防ぐことのできる表示装置及びこの駆動方法を提供するところにある。

上記の目的を達成するために、本発明の一側面によれば、複数の画素に接続された複数のゲート線を含む表示パネルと、駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部と、内部クロック信号と前記ゲートターンオン信号に基づいて、前記ゲートターンオン信号の遅延を制御する遅延制御信号を生成する信号検出部と、前記内部クロック信号と前記遅延制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部と、を備えることを特徴とする表示装置が提供される。

前記内部クロック信号のロジックハイ区間の幅は、１水平クロック周期（１Ｈ）であることが好ましい。前記遅延制御信号は、前記ゲートターンオン信号が前記１水平クロック周期（１Ｈ）を外れた遅延幅と同じパルス幅を持つことが有効である。

前記ゲートクロック生成部は、前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間の幅を狭めることが好ましい。

前記ゲートクロック生成部は、以前のフレーム区間中に与えられた前記遅延制御信号に基づいて、前記駆動クロック信号のロジックハイ区間の幅を変化させ、前記ロジックハイ区間の幅が変化された駆動クロック信号を現在のフレーム区間中に前記ゲート駆動部に供給することが好ましい。前記信号検出部は、前記ゲートクロック生成部において前記駆動クロック信号のロジックハイ区間の幅を変化させる動作をリセットさせるリセット信号をさらに生成することが有効である。前記信号検出部は、最初のゲート線に与えられるゲートターンオン信号に基づいて、前記ディレイ制御信号を生成し、最後のゲート線に与えられるゲートターンオン信号に基づいて、前記リセット信号を生成することが可能である。

前記信号検出部は、前記複数のゲート線に与えられるゲートターンオン信号のうち少なくともいずれか１つのゲートターンオン信号に基づいて、変換信号を出力する信号変換部と、前記内部クロックと前記変換信号とを比較して遅延制御信号を出力する信号検査部と、を備えることが好ましい。

前記信号変換部は、エミッター端子が直流信号入力端に接続され、コレクター端子が前記変換信号出力端に接続された第１の駆動トランジスターと、前記第１の駆動トランジスターのベース端子と前記直流信号入力端との間に設けられた第１の器と、一端が前記第１の駆動トランジスターのベース端子に接続された第２の抵抗器と、エミッター端子が接地に接続され、コレクター端子が前記第２の抵抗器に接続された第２の駆動トランジスターと、前記第２の駆動トランジスターのベース端子と接地との間に設けられた第３の抵抗器と、前記第２の駆動トランジスターのベース端子とゲートターンオン信号入力端との間に設けられた第４の抵抗器と、前記第１の駆動トランジスターのコレクター端子と接地との間に設けられた第５の抵抗器と、を備えることが好ましい。

前記信号検査部は、前記変換信号と前記内部クロック信号との論理積により論理積信号を生成する論理積信号生成部と、前記論理積信号と前記変換信号との間の排他的な論理和によりディレイ制御信号を生成するディレイ制御信号生成部と、を備えることが好ましい。前記論理積信号生成部としてＡＮＤゲートを使用し、前記ディレイ制御信号生成部としてＥＸＯＲゲートを使用することが可能である。

前記変換信号は、前記ゲートターンオン信号とは周期は同一であり、且つ、振幅が異なることが好ましい。

前記ゲートターンオン信号のロジックハイ区間の最大振幅は５〜３０Ｖであり、前記変換信号のロジックハイ区間の最大振幅は１〜５Ｖであることが好ましい。

前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板とを備え、前記ゲート駆動部は、前記前記下部基板の片側の周縁領域に設けられ、前記複数のゲート線にそれぞれ接続された複数のステージ部を備えることが好ましい。

前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板とを備え、前記ゲート駆動部は、前記前記下部基板の両側の周縁領域に設けられた第１ゲート駆動部及び第２のゲート駆動部を備え、前記第１のゲート駆動部は奇数番目のゲート線に接続され、前記第２のゲート駆動部は偶数番目のゲート線に接続されていてもよい。

前記内部クロック信号は、内部クロック信号よりも高い周波数を持つドットクロック信号を用いて作成され、前記ゲートクロック生成部は、前記ドットクロック信号を用いて前記ディレイ制御信号のパルス幅を感知することが好ましい。
前記駆動クロック信号は、ゲートクロック信号及び反転されたゲートクロック信号を含むことが好ましい。

また、上記の目的を達成するために、本発明の他の側面によれば、内部クロック信号を用いて駆動クロック信号を生成するステップと、前記駆動クロック信号に基づいて、ゲートターンオン信号を生成するステップと、前記ゲートターンオン信号をゲート線に供給するステップと、前記ゲートターンオン信号がディレイされた場合、前記ゲートターンオン信号のディレイ幅に見合う分だけのパルス幅を持つ遅延制御信号を生成するステップと、前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間のパルス幅を狭めるステップと、を含むことを特徴とする表示装置の駆動方法が提供される。

前記遅延制御信号を生成するステップは、前記ゲートターンオン信号とは周期は同一であり、且つ、最大振幅の電圧レベルが低い変換信号を生成するステップと、前記変換信号と前記内部クロック信号との論理積により論理積信号を生成するステップと、前記論理積信号と前記変換信号との排他的な論理和により前記ディレイ制御信号を生成するステップと、を含むことが好ましい。

本発明は、信号検出部を介してゲート線に供給されたゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、クロック信号のロジックハイ区間のパルス幅を調節することにより、ゲートターンオン信号の遅延を補償することができる。

また、本発明は、クロック信号とゲートターンオン信号とを比較してゲートターンオン信号の遅延幅を検出し、前記遅延幅に見合う分だけゲートターンオン信号のパルス幅を狭めた上で、１水平クロック周期（１Ｈ）中にゲート線にゲートターンオン信号を供給することができる。さらに、本発明は、外部環境によってゲートターンオン信号が歪むことを防ぐことができ、ゲートターンオン信号の歪みによる表示パネルの動作不良を改善させることができる。

以下、添付図面に基づき、本発明の好適な実施の形態について詳細に説明する。しかし、本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施の形態は、単に本発明の開示を完全なるものにし、且つ、この技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。

図１は、本発明の第１の実施形態による表示装置のブロック図であり、図２は、第１の実施形態による表示装置の動作を説明するための波形図である。

図１及び図２を参照すると、この実施形態による表示装置は、表示パネル１００、ゲート駆動部２００、データ駆動部３００、ゲートクロック生成部４００、駆動電圧生成部５００、信号制御部６００、及び信号検出部７００を備える。

表示パネル１００は、第１の方向に延在する複数のゲート線Ｇ１〜Ｇｎ、及びゲート線の延長方向と交差する第２の方向に延在する複数のデータ線Ｄ１〜Ｄｍを備える。表示パネル１００は、ゲート線Ｇ１〜Ｇｎとデータ線Ｄ１〜Ｄｍとの交差領域にそれぞれ設けられた単位画素を備える。前記単位画素は、薄膜トランジスターＴ、維持キャパシターＣｓｔ、及び画素キャパシターＣｌｃを備える。

表示パネル１００は、薄膜トランジスターＴ、ゲート線Ｇ１〜Ｇｎ、データ線Ｄ１〜Ｄｍ、画素キャパシターＣｌｃと維持キャパシターＣｓｔ用の画素電極及び維持キャパシターＣｓｔ用の維持電極が設けられた下部基板（図示せず）と、ブラックマトリックスとカラーフィルター及び画素キャパシターＣｌｃ用の共通電極が設けられた上部基板（図示せず）と、を備え、上部基板と下部基板との間には液晶（図示せず）が設けられている。

ここで、薄膜トランジスターＴのゲート端子はゲート線Ｇ１〜Ｇｎに接続され、ソース端子はデータ線Ｄ１〜Ｄｍに接続され、また、ドレイン端子は画素電極に接続される。これにより、薄膜トランジスターＴは、ゲート線に印加されるゲートターンオン信号に基づいて動作し、データ線Ｄ１〜Ｄｍのデータ信号（すなわち、階調信号）を画素電極に供給して画素キャパシターＣｌｃの両端の電界を変化させる。その結果、表示パネル１００の内側の液晶の配列を変化させてバックライトからの光の透過率を調整することができる。

画素電極には、液晶の配列方向を調整するためのドメイン規制手段としての多数の切欠及び／または突起パターンが設けられ、共通電極には突起及び／または切欠パターンが設けられる。この実施形態の液晶は、垂直配向方式により配向されることが好ましい。

上述のような構造を持つ表示パネル１００の外側には、表示パネル１００の駆動のための信号を供給する制御手段が設けられる。前記制御手段は、ゲート駆動部２００、データ駆動部３００、ゲートクロック生成部４００、駆動電圧生成部５００、信号制御部６００、及び信号検出部７００を備える。

先ず、信号制御部６００は、外部のグラフィック制御器（図示せず）からの映像信号Ｒ，Ｇ，Ｂ、フレーム区別信号である垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及び外部クロック信号ＣＬＫを含む外部制御信号を受け取って、ゲート駆動部２００及びデータ駆動部３００の動作を制御する制御信号を生成及び出力する。

駆動電圧生成部５００は、信号制御部６００の電圧制御信号及び／または外部電源装置から入力される外部電源電圧を用いて、表示装置の駆動に要される種々の駆動電圧を生成する。駆動電圧生成部５００は、基準電圧ＧＶＤＤと、ゲートターンオン電圧及びゲートターンオフ電圧、並びに共通電圧を生成する。駆動電圧生成部５００は、信号制御部６００の制御信号に基づいて、前記ゲートターンオン電圧及びゲートターンオフ電圧をゲートクロック信号生成部４００に印加し、基準電圧ＧＶＤＤをデータ駆動部３００に印加する。ここで、基準電圧ＧＶＤＤは、液晶を駆動させる階調電圧（階調信号）の生成のための基本電圧として用いられる。

データ駆動部３００は、信号制御部６００のデータ制御信号と画素データ信号、そして駆動電圧生成部５００の基準電圧ＧＶＤＤを用いて階調信号を生成して、生成された階調信号を各データ線Ｄ１〜Ｄｍに印加する。すなわち、データ駆動部３００は、データ制御信号に基づく駆動により入力されたデジタル状の画素データ信号を基準電圧ＧＶＤＤを用いてアナログ状の階調信号に変換する。そして、データ駆動部３００は、変換された階調信号を複数のデータ線Ｄ１〜Ｄｍに供給する。

ゲートクロック生成部４００は、信号制御部６００の内部クロック信号ＣＫ及び制御信号、駆動電圧生成部５００のゲートターンオン電圧及びゲートターンオフ電圧、そして信号検出部７００の遅延制御信号（以下、「ディレイ制御信号」と称する）Ｓｄに基づいて、垂直同期開始信号ＳＴＶと駆動クロック信号を生成してゲート駆動部２００に供給する。このとき、前記駆動クロック信号は、ゲートクロック信号ＣＫＶ及び／または反転されたゲートクロック信号ＣＫＶＢを含む。以下、駆動クロック信号としてゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢの両方を用いる場合を基準として説明する。

ゲートクロック生成部４００は、内部クロック信号ＣＫとディレイ制御信号Ｓｄに基づいて、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを生成する。ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間の幅（すなわち、周期）は、前記ディレイ制御信号に応じて可変される。このとき、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢは、ゲートターンオン電圧とゲートターンオフ電圧に相当する電圧レベルを持つ。すなわち、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ状態はゲートターンオン電圧に相当する電圧レベルを持ち、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックロー状態はゲートターンオフ電圧に相当する電圧レベルを持つ。前記ゲートターンオン電圧の電圧レベルは５〜３０Ｖであることが好ましく、ゲートターンオフ電圧の電圧レベルは−５Ｖ〜−３０Ｖであることが好ましい。内部クロック信号ＣＫ、制御信号、及びディレイ制御信号Ｓｄのロジックレベルは、通常のロジックチップにおいて用いる電圧レベルを持つことが好ましい。すなわち、前記信号のロジックハイ状態の電圧は１〜５Ｖであり、ロジックロー状態の電圧は−１〜１Ｖであることが好ましい。

ゲートクロック生成部４００は、接地電源ＶＳＳをゲート駆動部２００に供給する。もちろん、これに限定されるものではなく、前記接地電源は駆動電圧生成部５００から直接ゲート駆動部２００へと供給されることもできる。また、垂直同期開始信号ＳＴＶは、信号制御部６００からゲート駆動部２００へと直接供給されることもできる。

ゲート駆動部２００は、垂直同期開始信号ＳＴＶとゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢに基づいて、複数のゲート線Ｇ１〜Ｇｎにゲートターンオン信号Ｖｏｎ及びゲートターンオフ信号Ｖｏｆｆを印加する。ゲートターンオン信号Ｖｏｎは、複数のゲート線Ｇ１〜Ｇｎに順次に供給される。ゲートターンオン信号Ｖｏｎは、単一パルス状の信号である。ゲートターンオン信号Ｖｏｎが遅延されない場合、ゲートターンオン信号Ｖｏｎは１水平クロック周期（１Ｈ）中にゲート線Ｇ１〜Ｇｎに供給されることが好ましい。このとき、ゲートターンオン信号Ｖｏｎは、ゲートクロック信号ＣＫＶまたは反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間中にゲート線Ｇ１〜Ｇｎに供給されることが好ましい。これにより、各ゲート線Ｇ１〜Ｇｎに接続された薄膜トランジスターＴをターンオンさせて画像を表示する。

信号検出部７００は、ゲートターンオン信号Ｖｏｎと内部クロック信号ＣＫに基づいて、ディレイ制御信号Ｓｄを生成する。信号検出部７００は、ゲート駆動部２００の出力であるゲートターンオン信号Ｖｏｎと内部クロック信号ＣＫのロジックハイ区間（広さ）との比較によりゲートターンオン信号Ｖｏｎの遅延幅（以下、「ディレイ幅」と称する）を検出する。信号検出部７００は、検出されたゲートターンオン信号Ｖｏｎのディレイ幅に相当するディレイ制御信号Ｓｄをゲートクロック生成部４００に与えて、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間の幅を調節する。これにより、遅延されたゲートターンオン信号Ｖｏｎの幅（すなわち、周期）を制御してゲートターンオン信号Ｖｏｎの遅延を補償することができる。

以下、この実施形態による表示装置の動作を図２を参照して説明する。

ゲート駆動部２００は、ゲートクロック生成部４００からゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを受け取る。ゲート駆動部２００は、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを用いて、ゲートターンオン信号Ｖｏｎをゲート線Ｇ１〜Ｇｎに供給する。ゲートターンオン信号Ｖｏｎは、図２の点線Ｂ１にて示すように、ゲートクロック信号ＣＫＶまたは反転されたゲートクロック信号ＣＫＶＢのロジックハイ状態の間（以下、「ロジックハイ区間」と称する）Ｗ１中にゲート線Ｇ１〜Ｇｎに供給されることが好ましい。このように、ゲートターンオン信号Ｖｏｎが遅延していない場合には、ゲートクロック信号ＣＫＶのロジックハイ区間Ｗ１は、１水平クロック周期（１Ｈ）となる。

しかしながら、上述したように、ゲート駆動部２００の回路素子として非晶質シリコンを含む素子を用いる場合、外部環境（例えば、外部温度）によってゲート駆動部２００の応答速度が大幅に変わってしまう。すなわち、図２の実線Ａ１にて示すように、ゲート駆動部２００の出力であるゲートターンオン信号Ｖｏｎが遅延することによって、その幅が広くなるという問題が発生する。すなわち、ゲート駆動部２００は、ゲートクロック信号ＣＫＶのロジックハイ区間に相当する幅Ｗ１よりも広い幅Ｗ２を持つゲートターンオン信号Ｖｏｎを出力することになる。これは、ゲート駆動部２００内の回路素子による信号遅延により起きるものであり、ゲートターンオン信号Ｖｏｎのロジック状態が変化するタイミングにおいてその状態変化が直ちに行われずに遅れてしまうことに起因する。特に、図２の実線Ａ１にて示すように、ゲートターンオン信号Ｖｏｎがロジックハイレベルからロジックローレベルへと変化するとき、その状態変化が遅れてしまい、ゲート線Ｇ１〜Ｇｎに与えられるゲートターンオン信号Ｖｏｎのロジックハイ区間の幅Ｗ２がさらに広くなる。これにより、ゲート線Ｇ１〜Ｇｎに接続された薄膜トランジスターＴのターンオン時間が長くなり（１水平クロック周期（１Ｈ）よりも長くなる）、好ましくない階調信号がターンオンされた薄膜トランジスターＴを介して画素キャパシターＣｌｃに供給されることがあり、結果として、誤った画像を表示してしまうという問題が発生する。

この実施形態の信号検出部７００は、上記のように遅延されたゲートターンオン信号Ｖｏｎのロジックハイ区間の幅Ｗ２と信号制御部６００の内部クロック信号Ｃｋのロジックハイ区間の幅とを比較して、ゲートターンオン信号Ｖｏｎの遅延された幅に相当する幅Ｗ３を持つディレイ制御信号Ｓｄを生成する。ここで、内部クロック信号Ｃｋのロジックハイ区間の幅は、１水平クロック周期（１Ｈ）（ゲートターンオン信号Ｖｏｎが遅延していない場合におけるゲートクロック信号ＣＫＶのロジックハイの幅Ｗ１）と同一である。信号検出部７００は、ディレイ制御信号Ｓｄをゲートクロック生成部４００に供給する。ゲートクロック生成部４００は、ディレイ制御信号Ｓｄに基づいて、そのロジックハイ区間の幅が変化された新たなゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢをゲート駆動部２００に供給する。前記幅（すなわち、周期）が変化された新たなゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢの幅Ｗ４は、以前（最初）のゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢの幅Ｗ１から、ディレイ制御信号Ｓｄの幅Ｗ３を差し引いた分の幅であることが好ましい。

このように変化されたロジックハイ区間の幅Ｗ４を持つ新たなゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢに基づいて、ゲート駆動部２００は、ゲートターンオン信号Ｖｏｎをゲート線Ｇに供給する。このとき、上述のように、外部環境によりゲート駆動部２００の出力であるゲートターンオン信号Ｖｏｎは、図２の点線Ｂ２にて示すように、ゲートクロック信号ＣＫＶのロジックハイ区間に相当する幅Ｗ４を持たず、図２の実線Ａ２にて示すように遅延されて、幅Ｗ４よりも広い幅Ｗ５を持つ結果となる。このとき、ゲート駆動部２００により遅延されて出力される新たなゲートターンオン信号Ｖｏｎの幅Ｗ５は１水平クロック周期（１Ｈ）とほぼ同じ値になる。これは、ゲート駆動部２００により遅延される信号の幅は、ディレイ制御信号Ｓｄの幅と同じであるためである。すなわち、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢが消失された区間Ｗ３に見合う分だけゲートターンオン信号Ｖｏｎが遅延されるためである。このため、この実施形態においては、ゲート駆動部２００による信号遅延を信号検出部７００において検出し、その検出結果に基づいて、ゲート駆動部２００に印加されるクロック信号のロジックハイ区間の幅を変化させて（すなわち、クロック信号のデュティー比を調節して）、１水平クロック周期（１Ｈ）中にゲートターンオン信号Ｖｏｎをゲート線に供給することが可能になる。

このとき、前記新たなゲートターンオン信号Ｖｏｎの幅Ｗ５が１水平クロック周期（１Ｈ）よりも狭いこともある。この場合、薄膜トランジスターＴのターンオン時間が短縮されて、画素キャパシターＣｌｃが階調信号により十分にチャージングされないことがある。そこで、これを解決するために、データ駆動部３００の出力、すなわち、階調信号の振幅を広げた上で供給することができる。

図１においては、前記ディレイ制御信号Ｓｄをゲートクロック生成部４００に供給しているが、この実施形態はこれに限定されるものではなく、信号制御部６００にディレイ制御信号Ｓｄを供給して、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間の幅を調節することもできる。もちろん、ゲートクロック生成部４００と信号制御部６００が単一の駆動制御手段内に配備されることもある。すなわち、駆動制御手段は内部クロックＣＫを生成し、内部クロックＣＫとディレイ制御信号Ｓｄに基づいて、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを生成及び変更することもできる。

ゲートクロック生成部４００に印加される内部クロック信号ＣＫがドットクロック信号（すなわち、内部クロック信号ＣＫよりも高い周波数を持つクロック信号）に基づいて作成されることもできる。例えば、１００周期のドットクロック信号を用いて、１周期の内部クロック信号を生成することができる。このとき、ゲートクロック生成部４００は、ドットクロック信号を用いて、ディレイ制御信号Ｓｄのパルス幅を感知する。例えば、ディレイ制御信号Ｓｄの幅が内部クロック信号ＣＫの１周期の１／１０に相当する場合、ディレイ制御信号Ｓｄの幅は１０周期のドットクロック信号と等しくなる。これにより、ディレイ制御信号Ｓｄのパルス幅を正確に計算することが可能になる。このため、パルス幅が正確に計算されたディレイ制御信号Ｓｄを用いて、ゲートクロック生成部４００は、前記パルス幅に相当する範囲に見合う分だけゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間の幅を狭めた上で出力することができる。

ここで、信号制御部６００、データ駆動部３００、ゲートクロック生成部４００、及び信号検出部７００はチップ状に製作されてプリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）に実装される。そして、プリント回路基板上に実装された信号制御部６００、データ駆動部３００、ゲートクロック生成部４００、及び信号検出部７００は、軟性プリント回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＦＰＣ）を介して表示パネル１００と電気的に接続されることが好ましい。もちろん、これに限定されることなく、データ駆動部３００と信号検出部７００は表示パネル１００の下部基板上に実装されていてもよい。この実施形態によるゲート駆動部２００は、表示パネル１００の下部基板の片側の周縁領域に設けられることが好ましい。このとき、ゲート駆動部２００は、複数のステージ２００−１〜２００−ｎを含む。

以下、図面に基づいて、この実施形態による複数のステージを持つゲート駆動部について説明する。

図３は、第１の実施形態による表示装置を説明するためのブロック図であり、図４は、第１の実施形態によるステージ部の回路図であり、そして図５は、第１の実施形態によるゲート駆動部の動作を説明するための波形図である。

図３ないし図５を参照すると、この実施形態のゲート駆動部２００は、複数のゲート線Ｇ１〜Ｇｎにそれぞれ接続された第１ないし第ｎのステージ部２００−１〜２００−ｎを備える。第１ないし第ｎのステージ部２００−１〜２００−ｎは、ゲートクロック信号ＣＫＶ、反転されたゲートクロック信号ＣＫＶＢ、接地信号ＶＳＳ、及び垂直同期開始信号ＳＴＶまたは前段ステージ部２００−１〜２００−ｎ−１の出力信号を含む複数の動作信号に基づいて、複数のゲート線Ｇ１〜Ｇｎにゲートターンオン信号Ｖｏｎまたはゲートターンオフ信号Ｖｏｆｆを供給する。

第１のステージ部２００−１は、垂直同期開始信号ＳＴＶ、ゲートクロック信号ＣＫＶ、反転されたゲートクロック信号ＣＫＶＢ、及び接地信号Ｖｓｓに基づいて駆動されて、第１のゲート線Ｇ１にゲートターンオン信号Ｖｏｎを供給する。第２ないし第ｎのステージ部２００−２〜２００−ｎは、前段ステージ部２００−１〜２００−ｎ−１の出力信号（ゲートターンオン信号Ｖｏｎ）、ゲートクロック信号ＣＫＶ、反転されたゲートクロック信号ＣＫＶＢ、及び接地信号Ｖｓｓに基づいて駆動されて、第２ないし第ｎのゲート線Ｇ２〜Ｇｎにゲートターンオン信号Ｖｏｎを供給する。そして、第１ないし第ｎ−１のステージ部２００−１〜２００−ｎ−１は、後段ステージ部である第２ないし第ｎのステージ部２００−２〜２００−ｎの出力信号（ゲートターンオン信号Ｖｏｎ）に基づいてリセットされる。

上述の第１ないし第ｎのステージ部２００−１〜２００−ｎのそれぞれは、図４に示すように、７個の薄膜トランジスターよりなることが好ましい。以下では、ｊ番目のステージ部を中心に説明する。第ｊのステージ部２００−ｊは、第１のノードＮＯ１の信号に基づいて、ゲートクロック信号入力端のゲートクロック信号ＣＫＶを信号出力端に供給する第１のトランジスターＴＲ１と、前段ステージ部（すなわち、第ｊ−１のステージ部）の出力信号入力端の第ｊ−１の信号Ｇｊ−１に基づいて第ｊ−１のステージ部の出力信号入力端の第ｊ−１の信号Ｇｊ−１を第１のノードＮＯ１に供給する第２のトランジスターＴＲ２と、後段ステージ部（すなわち、第ｊ＋１のステージ部）の出力信号入力端の第ｊ＋１の信号Ｇｊ＋１に基づいて第１のノードＮＯ１の信号を接地電源ＶＳＳに供給する第３のトランジスターＴＲ３と、第２のノードＮＯ２の信号に基づいて、第１のノードＮＯ１の信号を接地電源ＶＳＳに供給する第４のトランジスターＴＲ４と、第２のノードＮＯ２の信号に基づいて、信号出力端の信号を接地電源ＶＳＳに供給する第５のトランジスターＴＲ５と、反転されたゲートクロック信号入力端の反転されたゲートクロック信号ＣＫＶＢに基づいて、信号出力端の信号を接地電源ＶＳＳに供給する第６のトランジスターＴＲ６と、第１のノードＮＯ１の信号に基づいて、第２のノードＮＯ２の信号を接地電源ＶＳＳに供給する第７のトランジスターＴＲ６と、第１のノードＮＯ１と信号出力端との間に設けられた第１のキャパシターＣ１と、第２のノードＮＯ２とゲートクロック信号入力端との間に設けられた第２のキャパシターＣ２と、を備える。なお、前記ゲートクロック信号入力端と反転されたゲートクロック信号入力端の位置が互いに変わっていてもよい。第ｊ−１の信号Ｇｊ−１及び第ｊ＋１の信号Ｇｊ＋１は、ゲートターンオン信号Ｖｏｎである。

以下、上述したゲート駆動部の動作を図５を参照して説明する。

ゲート駆動部２００は、ゲートクロック信号ＣＫＶ、反転されたゲートクロック信号ＣＫＶＢ、接地信号ＶＳＳ、そして垂直同期開始信号ＳＴＶを受け取る。このとき、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢは、ゲートクロック生成部４００から受け取る。ゲートクロック生成部４００は、図５に示すように、内部クロック信号ＣＫとその周期は同一であり、且つ、パルス幅がゲートターンオン電圧及びゲートターンオフ電圧レベルに相当するようなゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを生成する。

前記信号を受け取ったゲート駆動部２００の第１のステージ部２００−１は、第１のゲート線Ｇ１にゲートターンオン信号Ｖｏｎを供給する。第１のステージ部２００−１は、ゲートクロック信号ＣＫＶのロジックハイ区間中にゲートターンオン信号Ｖｏｎを第１のゲート線Ｇ１に供給する。続けて、上述のように、第２ないし第ｎのステージ部２００−２〜２００−ｎは、前段ステージ部２００−１〜２００−ｎ−１の出力信号であるゲートターンオン信号Ｖｏｎとゲートクロック信号ＣＫＶ、反転されたゲートクロック信号及び接地信号に基づいて駆動されて、第２ないし第ｎのゲート線Ｇ２〜Ｇｎにゲートターンオン信号Ｖｏｎを供給する。

ここで、各ステージ部の動作を第ｊのステージ部２００−ｊの動作を中心に説明する。第ｊ−１のステージ部２００−１の出力であるロジックハイレベルの第ｊ−１の信号Ｇｊ−１が第ｊのステージ部２００−ｊに印加されると、第２のトランジスターＴＲ２がターンオンされる。第１のノードＮＯ１には、ターンオンされた第２のトランジスターＴＲ２によりロジックハイレベルのノード制御信号が印加される。第２のトランジスターＴＲ２がターンオンされる場合、第１のノードＮＯ１のノード制御信号のロジックレベルは第ｊ−１の信号Ｇｊ−１と同一である。

このとき、第１のノードＮＯ１のロジックハイレベルのノード制御信号に基づいて、第７のトランジスターＴＲ７がターンオンされる。ターンオンされた第７のトランジスターＴＲ７により第２のノードＮＯ２の信号は接地され、第２のノードのロジック状態はロジックローレベルになる。このとき、第２のノードＮＯ２のロジックローレベルの信号に基づいて、第４のトランジスターＴＲ４及び第５のトランジスターＴＲ５がターンオフされる。

そして、第１のノードＮＯ１のロジックハイレベルのノード制御信号に基づいて、第１のトランジスターＴＲ１がターンオンされる。

続けて、ロジックハイレベルのゲートクロック信号ＣＫＶが印加されると、信号出力端にターンオンされた第１のトランジスターＴＲ１によりロジックハイレベルのゲートターンオン信号Ｖｏｎが印加される。これにより、第ｊのゲート線にはゲートターンオン信号が印加される。続けて、ロジックハイレベルの反転されたゲートクロック信号ＣＫＶＢと第ｊ＋１の信号が印加されると、第３のトランジスターＴＲ３及び第６のトランジスターＴＦ６がターンオンされる。ターンオンされた第６のトランジスターＴＲ６により信号出力端の信号は接地され、信号出力端のロジック状態はロジックローレベルになる。ターンオンされた第３のトランジスターＴＲ３により第１のノードＮＯ１の信号は接地され、第１のノードＮＯ１のロジック状態はロジックローレベルになる。

このように、この実施形態においては、ロジックハイレベルのゲートクロック信号ＣＫＶが印加される場合、当該ステージはゲートターンオン信号を該当ゲート線に供給する。しかしながら、上述した第１ないし第７のトランジスターＴＲ１〜ＴＲ７は、表示パネル１００の薄膜トランジスターＴと同時に製作される。このため、第１ないし第７のトランジスターＴＲ１〜ＴＲ７は、活性層として非晶質シリコンを用いる。このとき、上記の図２において述べたように、その出力信号（すなわち、ゲートターンオン信号Ｖｏｎ）が周りの温度によって遅延される。

以下、上述したゲートターンオン信号の遅延の度合いを感知し、遅延感知の結果であるディレイ制御信号をゲートクロック生成部に供給する信号検出部について説明する。

図６は、第１の実施形態による信号検出部の回路図であり、図７は、第１の実施形態による信号検出部の動作を説明するための波形図である。

図６を参照すると、この実施形態による信号検出部７００は、ステージ部の出力信号の振幅を変化させる信号変換部７１０と、信号変換部７１０の変換信号ＤＣｋのディレイの度合いを検査してディレイ制御信号Ｓｄを生成する信号検査部７２０と、を備える。信号変換部７１０は、ステージ部の出力信号（すなわち、ゲートターンオン信号Ｖｏｎ及び／またはゲートターンオフ信号Ｖｏｆｆ）を受け取ることが好ましい。この実施形態による信号検出部７００は、第１のステージ部２００−１の出力信号を受け取ることが好ましい。もちろん、これに限定されるものではなく、信号検出部７００は、第１ないし第ｎのステージ部２００−１〜２００−ｎのうちいずれか１種のステージ部の出力信号を受け取ってもよい。信号検出部７００は、図１に示すように、前記ステージ部の出力信号が印加されるゲート線の反対側の終端に接続されることが好ましい。すなわち、信号検出部７００は、ステージ部の出力から最も遠くにある薄膜トランジスターＴに印加されるゲートターンオン信号Ｖｏｎを入力信号として用いる。これは、ゲート線の最後の端に位置する薄膜トランジスターＴに印加されたゲートターンオン信号Ｖｏｎの信号歪みが最も激しくなるためである。

信号変換部７１０は、エミッター端子が直流信号入力端に接続され、コレクター端子が信号変換部７１０の出力端に接続された第１の駆動トランジスターＱ１と、第１の駆動トランジスターＱ１のベース端子と直流信号入力端との間に設けられた第１の抵抗器Ｒ１と、一端が第１の駆動トランジスターＱ１のベース端子に接続された第２の抵抗器Ｒ２と、エミッター端子が接地に接続され、コレクター端子が第２の抵抗器Ｒ２に接続された第２の駆動トランジスターＱ２と、第２の駆動トランジスターＱ２のベース端子と接地との間に設けられた第３の抵抗器Ｒ３と、第２の駆動トランジスターＱ２のベース端子と、ステージ部２００−１の出力信号入力端の間に設けられた第４の抵抗器Ｒ４と、を備える。

そして、第１の駆動トランジスターＱ１のコレクター端子と接地との間に第５の抵抗器Ｒ５をさらに設けられている。第１の駆動トランジスターＱ１としてはＰＮＰ型のトランジスターを使用し、第２の駆動トランジスターＱ２としてはＮＰＮ型のトランジスターを使用することが好ましい。もちろん、これに限定されることはない。前記駆動トランジスターとしてパイポーラトランジスター（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ；ＢＪＴ）を使用することが好ましい。

信号変換部７１０は、ステージ部の出力信号の振幅を通常のロジック回路において使用可能な振幅範囲に低めた上で出力する。これは、ステージ部において用いられるゲートターンオン信号Ｖｏｎは１０Ｖ以上の高電圧のものであるため、通常のロジック回路（約１〜３Ｖを使用する）における使用には向いていないからである。このとき、信号変換部７１０が第１のステージ部２００−１の出力信号を受け取る場合、第１のステージ部２００−１のゲートターンオン信号Ｖｏｎが印加される領域においてのみロジックハイレベルの変換信号ＤＣｋが出力される。すなわち、第２の駆動トランジスターＱ２のベース端子とエミッター端子との間の電圧がしきい値電圧よりも高くなる場合には第２の駆動トランジスターＱ２がターンオンされ、第１の駆動トランジスターが駆動される。信号変換部７１０は、直流信号ＤＣｓを変換信号ＤＣｋとして出力する。これとは逆に、第２の駆動トランジスターＱ２のベース端子とエミッター端子との間の電圧がしきい値電圧よりも低い場合には、第２の駆動トランジスターＱ２が動作しなくなる。信号変換部７１０は、接地を変換信号ＤＣｋとして出力する。これにより、図７に示すように、信号変換部７１０は、ステージ部の出力信号がゲートターンオフ信号Ｖｏｆｆに相当する場合にはロジックローレベルの変換信号ＤＣｋを出力し、ステージ部の出力信号がゲートターンオン信号Ｖｏｎに相当する場合にはロジックハイレベルの変換信号ＤＣｋを出力する。すなわち、信号変換部７１０は、ゲートターンオン信号Ｖｏｎの幅に相当するロジックハイ区間を持つ変換信号ＤＣｋを出力する。このとき、ゲートターンオン信号Ｖｏｎのロジックハイ区間の最大振幅は５〜３０Ｖであり、変換信号ＤＣｋのロジックハイ区間の最大振幅は１〜５Ｖであることが好ましい。

信号検査部７２０は、一方の入力端子が変換信号入力端に接続され、他方の入力端子が内部クロック信号入力端に接続されたＡＮＤゲート部７２１と、一方の入力端子が変換信号入力端に接続され、他方の入力端子がＡＮＤゲート部７２１の出力端子に接続され、且つ、出力端子が信号検査部７２０の出力端に接続されたＥＸＯＲゲート部７２２と、を備える。ＡＮＤゲート部７２１として、図６に示すＡＮＤゲートを使用することができる。もちろん、これに限定されるものではなく、ＡＮＤゲート部７２１に変換信号ＤＣｓと内部クロック信号ＣＫとの間の論理積を行う種々の回路及び回路素子を使用することができる。ＥＸＯＲゲート部７２２として、図６に示すＥＸＯＲゲートを使用することができる。しかしながら、これに限定されるものではなく、ＥＸＯＲゲート部７２２として、ＡＮＤゲート部７２１の出力と変換信号ＤＣｓとの間の排他的な論理和を行う種々の回路及び回路素子を使用することができる。

信号検査部７２０は、ゲートクロック信号ＣＫＶとは周期が同一であり、且つ、振幅が異なる内部クロック信号ＣＫと、信号変換部７１０によりゲートターンオン信号Ｖｏｎの振幅レベルが変化された変換信号ＤＣｋとを用いて、図７に示すように、ゲートターンオン信号Ｖｏｎのロジックハイ区間のディレイ幅に相当するディレイ制御信号Ｓｄを出力する。これにより、信号検査部７２０は、内部クロック信号ＣＫと変換信号ＤＣｋとの論理積により、図７に示すように、論理積信号ＤＣａを生成する。すなわち、論理積により、内部クロック信号ＣＫと変換信号ＤＣｋとのロジックハイ区間における重なり領域に相当する論理積信号ＤＣａを生成する。これにより、変換信号ＤＣｋのロジックハイ区間中の内部クロック信号ＣＫのロジックハイ区間内に位置する区間が推定可能である。これは、ゲートターンオン信号Ｖｏｎのうち遅延されていないロジックハイ区間の幅が推定可能であることを意味する。続けて、信号検査部７２０は、論理積信号ＤＣａと変換信号ＤＣｋとの間の排他的な論理和を行い、図７に示すように、ディレイ制御信号Ｓｄを出力する。すなわち、排他的な論理和により、変換信号ＤＣｋのロジックハイ区間中に内部クロック信号のロジックハイ区間以外に位置する区間が推定可能である。これは、ゲートターンオン信号Ｖｏｎ中の遅延されたロジックハイ区間の幅が推定可能であることを意味する。

上述のように、この実施形態による表示装置は、信号検出部７００により、ゲート駆動部２００を介して表示パネル１００のゲート線Ｇ１〜Ｇｎに与えられるゲートターンオン信号Ｖｏｎの遅延されたロジックハイ区間の幅が推定可能である。そして、この実施形態による表示装置は、信号検出部７００のディレイ制御信号Ｓｄ（すなわち、ゲートターンオン信号Ｖｏｎのディレイされたロジックハイ区間の幅に相当する）を用いて、ゲート駆動部２００に与えられるゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間をディレイ幅に見合う分だけ短縮させて、ゲートターンオン信号Ｖｏｎの遅延を防ぐことができる。

なお、本発明は上述の説明に限定されない。すなわち、本発明の表示装置は、フレームごとにゲートクロック信号及び反転されたゲートクロック信号のロジックハイ区間の幅を調節することができる。以下、本発明の第２の実施形態による表示装置について説明する。後述する説明のうち上述の実施形態の説明と重複する部分についての説明は省略する。後述する実施形態の技術を先の実施形態に適用可能である。

図８は、第２の実施形態による表示装置を説明するためのブロック図であり、図９は、第２の実施形態による信号検出部の回路図であり、そして図１０は、第２の実施形態による表示装置の動作を説明するための波形図である。

図８及び図１０を参照すると、この実施形態による表示装置は、ステージ部の出力であるゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、フレームごとにゲートクロック信号及び反転されたゲートクロック信号のデュティー比を調節して表示パネルに信号を供給する。

表示装置の信号検出部７００は、第１のゲート線Ｇ１に印加されるゲートターンオン信号Ｖｏｎに基づいて、ディレイ制御信号Ｓｄを出力し、第ｎのゲート線Ｇｎに印加されるゲートターンオン信号Ｖｏｎに基づいて、リセット信号Ｓｒを出力する。

上述した信号検出部７００は、図９に示すように、第１のゲート線Ｇ１のゲートターンオン信号Ｖｏｎに基づいて、変換信号ＤＣｋを出力する信号変換部７１０と、内部クロック信号ＣＫと変換信号ＤＣｋとを比較してディレイ制御信号Ｓｄを出力する信号検査部７２０と、第ｎのゲート線Ｇｎのゲートターンオン信号Ｖｏｎに基づいて、リセット信号Ｓｒを出力するリセット信号出力部７３０と、を備える。信号変換部７１０は、第１のゲート線Ｇ１のゲートターンオン信号Ｖｏｎの振幅を変化させる。リセット信号出力部７３０は、第ｎのゲート線Ｇｎのゲートターンオン信号Ｖｏｎの振幅を変化させる。リセット信号出力部７３０の回路構成は信号変換部７１０とほぼ同様であるため、その説明は省略する。

このように、信号検出部７００は、第１のゲート線Ｇ１に印加されるゲートターンオン信号Ｖｏｎに遅延が生じていない場合には、ディレイ制御信号Ｓｄを出力せず、遅延が生じた場合には、第１のゲート線Ｇ１に印加されるゲートターンオン信号Ｖｏｎのディレイ幅に見合う分だけのパルス幅を持つディレイ制御信号Ｓｄを出力する。

ゲートクロック生成部４００は、ディレイ制御信号Ｓｄが印加されない場合には、内部クロックＣＫの周期と同じ周期を持つゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを生成し、これをゲート駆動部２００の複数のステージ部２００−１〜２００−ｎに供給する。ディレイ制御信号Ｓｄが印加される場合には、ゲートクロック生成部４００は、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間の幅がディレイ制御信号のパルス幅に見合う分だけ狭くなった新たなゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを生成し、これらを次回の新フレーム区間中にゲート駆動部２００の複数のステージ部２００−１〜２００−ｎに供給する。

図１０に示すように、ゲート駆動部２００は、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを用いて、第１のゲート線Ｇ１にゲートターンオン信号Ｖｏｎを供給する。現在、フレーム区間１Ｆ−０中に、外部環境によって第１のゲート線Ｇ１に印加されたゲートターンオン信号Ｖｏｎがディレイされた場合、信号検出部は、第１のゲート線Ｇ１に印加されたゲートターンオン信号Ｖｏｎのディレイ幅に見合う分だけのパルス幅を持つディレイ制御信号Ｓｄを生成し、これをゲートクロック生成部４００に供給する。ゲートクロック生成部４００は、ディレイ制御信号Ｓｄに基づいて、ロジックハイ区間のパルス幅が変化された新たなゲートクロック信号ＣＫＶ及び新たな反転されたゲートクロック信号ＣＫＶＢを生成する。この第２の実施形態によるゲートクロック生成部４００は、図１０に示すように、生成された新たなゲートクロック信号ＣＫＶ及び新たな反転されたゲートクロック信号ＣＫＶＢを現在フレーム区間１Ｆ−０に直ちに適用することなく、次回の新フレーム区間１Ｆ−Ｎに適用して出力する。ゲート駆動部２００は、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢを用いて、第２ないし第ｎのゲート線Ｇ２〜Ｇｎに順次にゲートターンオン信号Ｖｏｎを与えて、現在のフレーム区間１Ｆ−０中に全てのゲート線にゲートターンオン電圧Ｖｏｎを供給する。続けて、ゲート駆動部２００は、新たなフレーム区間１Ｆ−Ｎ中に、そのパルス幅が変化された新たなゲートクロック信号ＣＫＶ及び新たな反転されたゲートクロック信号ＣＫＶＢを受け取り、これにより、第１ないし第ｎのゲート線Ｇ１〜Ｇｎに順次にゲートターンオン信号Ｖｏｎを供給する。これにより、ゲートターンオン信号Ｖｏｎの遅延補償（ディレイ補償）をフレームごとに行うことができる。

また、この実施形態による信号検出部７００は、第ｎのゲート線Ｇｎのゲートターンオン信号Ｖｏｎを用いてリセット信号Ｓｒを生成し、これをゲートクロック生成部４００に供給する。ゲートクロック生成部４００に与えられたリセット信号Ｓｒに基づいて、ゲートクロック生成部４００の遅延の補償のための動作（ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢのロジックハイ区間の幅を調節すること）はフレームごとにリセットされる。

本発明の表示装置は上述の説明に限定されるものではなく、複数のステージ部を持つ前記ゲート駆動部が表示パネルの両側の周縁領域に位置することもできる。以下、本発明の第３の実施形態による表示装置について説明する。後述する説明のうち、上述の実施形態の説明と重複する部分の説明は省略する。後述する実施形態の技術を上述の実施形態に適用可能である。

図１１は、第３の実施形態による表示装置のブロック図である。

図１１を参照すると、この実施形態による表示装置は、第１ないし第２のｎゲート線Ｇ１〜Ｇ２ｎを含む表示パネル１００と、表示パネル１００の奇数番目のゲート線Ｇ１〜Ｇ２ｎ−１に接続された第１のゲート駆動部２０１と、表示パネル１００の偶数番目のゲート線Ｇ２〜Ｇ２ｎに接続された第２のゲート駆動部２０２と、第１のゲート駆動部２０１を介して第１のゲート線Ｇ１に印加されるゲートターンオン信号と第２のゲート駆動部２０２を介して第２のゲート線Ｇ２に印加されるゲートターンオン信号とを受け取る信号検出部７００と、を備える。もちろん、これに限定されるものではなく、第１及び第２のゲート駆動部２０１、２０２のそれぞれが第１ないし第２ｎのゲート線Ｇ１〜Ｇ２ｎの両方ともに接続されてもよい。

信号検出部７００は、第１のゲート線Ｇ１のゲートターンオン信号と第２のゲート線Ｇ２のゲートターンオン信号の遅延の有無に応じて、ディレイ制御信号をゲートクロック生成部４００に供給する。ここで、第１ゲート駆動部２０１及び第２のゲート駆動部２０２は、ゲートクロック生成部４００の垂直同期開始信号ＳＴＶと、ゲートクロック信号ＣＫＶ及び反転されたゲートクロック信号ＣＫＶＢに基づいて動作する。図１１においては、単一のゲートクロック生成部４００により第１ゲート駆動部２０１及び第２のゲート駆動部２０２の両方を制御している。しかしながら、これに限定されるものではなく、２つのゲートクロック生成部により第１ゲート駆動部２０１及び第２のゲート駆動部２０２をそれぞれ別々に制御することもできる。なお、信号検出部もまた、第１のゲート線Ｇ１のゲートターンオン信号の遅延を検出する第１の信号検出部と、第２のゲート線Ｇ２のゲートターンオン信号の遅延を検出する第２の信号検出部とに分離可能である。

以上、本発明による表示素子とこの駆動方法について説明したが、これは単なる例示的なものに過ぎず、本発明はこれらに限定されるものではない。なお、特許請求の範囲において請求するように、本発明の要旨を逸脱することなく、この技術分野における通常の知識を有する者であれば誰でも種々の変更実施が行える範囲まで本発明の技術的な思想があると言えるであろう。

本発明の第１の実施形態による表示装置のブロック図。 第１の実施形態による表示装置の動作を説明するための波形図。 第１の実施形態による表示装置を説明するためのブロック図。 第１の実施形態によるステージ部の回路図。 第１の実施形態によるゲート駆動部の動作を説明するための波形図。 第１の実施形態による信号検出部の回路図。 第１の実施形態による信号検出部の動作を説明するための波形図。 第２の実施形態による表示装置を説明するためのブロック図。 第２の実施形態による信号検出部の回路図。 第２の実施形態による表示装置の動作を説明するための波形図。 第３の実施形態による表示装置のブロック図。

符号の説明

１００ 表示パネル、
２００ ゲート駆動部、
３００ データ駆動部、
４００ ゲートクロック生成部、
５００ 駆動電圧生成部、
６００ 信号制御部、
７００ 信号検出部、
７１０ 信号変換部、
７２０ 信号検査部。

Claims (19)

1. 複数の画素に接続された複数のゲート線を含む表示パネルと、
   駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部と、
   内部クロック信号と前記ゲートターンオン信号に基づいて、前記ゲートターンオン信号の遅延を制御する遅延制御信号を生成する信号検出部と、
   前記内部クロック信号と前記遅延制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部と、
   を備えることを特徴とする表示装置。
2. 前記内部クロック信号のロジックハイ区間の幅は、１水平クロック周期（１Ｈ）であることを特徴とする請求項１に記載の表示装置。
3. 前記遅延制御信号は、前記ゲートターンオン信号が前記１水平クロック周期（１Ｈ）を外れた遅延幅と同じパルス幅を持つことを特徴とする請求項２に記載の表示装置。
4. 前記ゲートクロック生成部は、前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間の幅を狭めることを特徴とする請求項１に記載の表示装置。
5. 前記ゲートクロック生成部は、以前のフレーム区間中に与えられた前記遅延制御信号に基づいて、前記駆動クロック信号のロジックハイ区間の幅を変化させ、前記ロジックハイ区間の幅が変化された駆動クロック信号を現在のフレーム区間中に前記ゲート駆動部に供給することを特徴とする請求項１に記載の表示装置。
6. 前記信号検出部は、前記ゲートクロック生成部において前記駆動クロック信号のロジックハイ区間の幅を変化させる動作をリセットさせるリセット信号をさらに生成することを特徴とする請求項５に記載の表示装置。
7. 前記信号検出部は、最初のゲート線に与えられるゲートターンオン信号に基づいて、前記遅延制御信号を生成し、
   最後のゲート線に与えられるゲートターンオン信号に基づいて、前記リセット信号を生成することを特徴とする請求項６に記載の表示装置。
8. 前記信号検出部は、前記複数のゲート線に与えられるゲートターンオン信号のうち少なくともいずれか１つのゲートターンオン信号に基づいて、変換信号を出力する信号変換部と、
   前記内部クロックと前記変換信号とを比較して前記遅延制御信号を出力する信号検査部と、
   を備えることを特徴とする請求項１に記載の表示装置。
9. 前記信号変換部は、
   エミッター端子が直流信号入力端に接続され、コレクター端子が前記変換信号出力端に接続された第１の駆動トランジスターと、
   前記第１の駆動トランジスターのベース端子と前記直流信号入力端との間に設けられた第１の抵抗器と、
   一端が前記第１の駆動トランジスターのベース端子に接続された第２の抵抗器と、
   エミッター端子が接地に接続され、コレクター端子が前記第２の抵抗器に接続された第２の駆動トランジスターと、
   前記第２の駆動トランジスターのベース端子と接地との間に設けられた第３の抵抗器と、
   前記第２の駆動トランジスターのベース端子とゲートターンオン信号入力端との間に設けられた第４の抵抗器と、
   前記第１の駆動トランジスターのコレクター端子と接地との間に設けられた第５の抵抗器と、
   を備えることを特徴とする請求項８に記載の表示装置。
10. 前記信号検査部は、
    前記変換信号と前記内部クロック信号との論理積により論理積信号を生成する論理積信号生成部と、
    前記論理積信号と前記変換信号との間の排他的な論理和によりディレイ制御信号を生成するディレイ制御信号生成部と、
    を備えることを特徴とする請求項８に記載の表示装置。
11. 前記論理積信号生成部としてＡＮＤゲートを使用し、前記ディレイ制御信号生成部としてＥＸＯＲゲートを使用することを特徴とする請求項１０に記載の表示装置。
12. 前記変換信号は、前記ゲートターンオン信号とはその周期は同一であり、且つ、振幅が異なることを特徴とする請求項８に記載の表示装置。
13. 前記ゲートターンオン信号のロジックハイ区間の最大振幅は５〜３０Ｖであり、
    前記変換信号のロジックハイ区間の最大振幅は１〜５Ｖであることを特徴とする請求項８に記載の表示装置。
14. 前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板と、を備え、
    前記ゲート駆動部は、前記前記下部基板の片側の周縁領域に設けられ、前記複数のゲート線にそれぞれ接続された複数のステージ部を備えることを特徴とする請求項１に記載の表示装置。
15. 前記表示パネルは、一方向に延在する複数のゲート線が設けられた下部基板と、下部基板上に配置された上部基板とを備え、
    前記ゲート駆動部は、前記前記下部基板の両側の周縁領域に設けられた第１ゲート駆動部及び第２のゲート駆動部を備え、前記第１のゲート駆動部は奇数番目のゲート線に接続され、前記第２のゲート駆動部は偶数番目のゲート線に接続されたことを特徴とする請求項１に記載の表示装置。
16. 前記内部クロック信号は、内部クロック信号よりも高い周波数を持つドットクロック信号を用いて作成され、前記ゲートクロック生成部は、前記ドットクロック信号を用いて前記ディレイ制御信号のパルス幅を感知することを特徴とする請求項１に記載の表示装置。
17. 前記駆動クロック信号は、ゲートクロック信号及び反転されたゲートクロック信号を含むことを特徴とする請求項１に記載の表示装置。
18. 内部クロック信号を用いて駆動クロック信号を生成するステップと、
    前記駆動クロック信号に基づいて、ゲートターンオン信号を生成するステップと、
    前記ゲートターンオン信号をゲート線に供給するステップと、
    前記ゲートターンオン信号が遅延された場合、前記ゲートターンオン信号の遅延幅に見合う分だけのパルス幅を持つ遅延制御信号を生成するステップと、
    前記遅延制御信号のパルス幅に見合う分だけ前記駆動クロック信号のロジックハイ区間のパルス幅を狭めるステップと、
    を含むことを特徴とする表示装置の駆動方法。
19. 前記遅延制御信号を生成するステップは、
    前記ゲートターンオン信号とは周期は同一であり、且つ、最大振幅の電圧レベルが低い変換信号を生成するステップと、
    前記変換信号と前記内部クロック信号との論理積により論理積信号を生成するステップと、
    前記論理積信号と前記変換信号との排他的な論理和により前記遅延制御信号を生成するステップと、
    を含むことを特徴とする請求項１８に記載の表示装置の駆動方法。