KR102426757B1 - 표시 장치 및 그것의 구동 방법 - Google Patents

표시 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR102426757B1
KR102426757B1 KR1020160050341A KR20160050341A KR102426757B1 KR 102426757 B1 KR102426757 B1 KR 102426757B1 KR 1020160050341 A KR1020160050341 A KR 1020160050341A KR 20160050341 A KR20160050341 A KR 20160050341A KR 102426757 B1 KR102426757 B1 KR 102426757B1
Authority
KR
South Korea
Prior art keywords
scan
signals
masking
error detection
lines
Prior art date
Application number
KR1020160050341A
Other languages
English (en)
Other versions
KR20170121790A (ko
Inventor
아키히로 켄모츠
김정학
송준영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160050341A priority Critical patent/KR102426757B1/ko
Priority to CN201710092521.8A priority patent/CN107305762B/zh
Priority to US15/468,203 priority patent/US10242611B2/en
Publication of KR20170121790A publication Critical patent/KR20170121790A/ko
Application granted granted Critical
Publication of KR102426757B1 publication Critical patent/KR102426757B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는, 스캔 신호들을 수신하는 복수의 스캔 라인들, 데이터 신호들을 수신하는 복수의 데이터 라인들, 상기 스캔 신호들에 기초한 마스킹 신호들을 수신하는 복수의 마스킹 라인들 및 상기 복수의 스캔 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 마스킹 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널, 및 상기 복수의 스캔 라인들을 통해 전달되는 상기 스캔 신호들을 수신하고 상기 스캔 신호들에 근거해서 오류 검출 신호를 출력하는 오류 검출부를 포함하되, 상기 복수의 픽셀들은 상기 마스킹 신호들이 비활성 레벨일 때 상기 스캔 신호들에 응답해서 상기 데이터 신호들을 수신하는 것을 특징으로 하는 표시 장치.

Description

표시 장치 및 그것의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그것의 구동 방법에 관한 것으로, 좀 더 구체적으로는 유기발광 다이오드를 포함하는 표시 장치 및 그것의 구동 방법에 관한 것이다.
표시 장치 가운데 하나인 유기 전계 발광 표시 장치(Organic light [0002] emitting display device)는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 EL 소자(organic light emitting diode: OLED)를 이용하여 화상을 표시한다.
이러한 유기 전계 발광 표시 장치는 자발광 표시 장치로 별도의 백라이트 유닛이 필요 없기 때문에 소비 전력면에서 유리하고, 응답 속도, 시야각 및 대비비 등이 우수하다.
유기 EL 소자는 애노드(anode) 전극과 캐소드(cathode) 전극 및 이들 사이에 형성된 유기 발광층을 포함하며, 캐소드 전극으로부터 주입되는 전자(electron)와 애노드 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exiton)를 형성하고 여기자가 에너지를 방출하면서 발광한다. 유기 발광층은 전자와 정공의 균형을 좋게 하여 발광 효율의 향상시키기 위해 발광층(emission layer: EML), 전자 수송층(electron transport layer: ETL) 및 정공 수송층(hole transport layer: HTL)을 포함한 다층 구조로 이루어지고, 별도의 전자 주입층(electron injection layer: EIL)과 정공 주입층(hole injection layer: HIL)을 포함할 할 수 있다.
유기 EL 소자는 영상 신호에 따른 화소 전압과 함께 전원 전압(ELLVDD, ELVSS)을 이용하여 구동된다. 따라서, 유기 전계 발광 표시 패널에는 이들 전압들이 흐르는 전압 라인들 또는 전극이 형성된다.
외부 압력 등에 의해서 유기 전계 발광 표시 패널이 파손되는 경우 전압 라인, 스캔 신호 라인 및 화소 전압이 흐르는 데이터 라인 사이에 단락이 발생할 수 있으며, 이 경우 전원 전압(ELVDD, ELVSS)을 공급하는 전원 공급부와 유기 전계 발광 표시 패널 사이에 과전류가 발생할 수 있다. 이러한 과전류로 인해 유기 EL 소자가 열화(burnt)되는 등 유기 전계 발광 표시 패널에 손상이 발생할 수 있다.
따라서 본 발명의 목적은 표시 패널의 파손 여부를 검출할 수 있는 표시 장치를 제공하는데 있다.
본 발명의 다른 목적은 표시 패널의 파손 여부를 검출할 수 있는 표시 장치의 구동 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는, 스캔 신호들을 수신하는 복수의 스캔 라인들, 데이터 신호들을 수신하는 복수의 데이터 라인들, 상기 스캔 신호들에 기초한 마스킹 신호들을 수신하는 복수의 마스킹 라인들 및 상기 복수의 스캔 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 마스킹 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널 및 상기 복수의 스캔 라인들을 통해 전달되는 상기 스캔 신호들을 수신하고 상기 스캔 신호들에 근거해서 오류 검출 신호를 출력하는 오류 검출부를 포함한다. 상기 복수의 픽셀들은 상기 마스킹 신호들이 비활성 레벨일 때 상기 스캔 신호들에 응답해서 상기 데이터 신호들을 수신한다.
이 실시예에 있어서, 상기 오류 검출부는 상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들에 근거해서 상기 오류 검출 신호를 출력한다.
이 실시예에 있어서, 상기 마스킹 신호들 각각은 상기 발광 구간 동안 상기 스캔 신호들 중 대응하는 스캔 신호와 상보적 레벨을 가지며, 상기 복수의 픽셀들 각각은 상기 마스킹 신호들 중 대응하는 마스킹 신호가 활성 레벨일 때 상기 복수의 데이터 신호들 중 대응하는 데이터 신호의 수신을 차단한다.
이 실시예에 있어서, 상기 스캔 신호들을 상기 복수의 스캔 라인들로 제공하는 스캔 구동부를 더 포함하며, 상기 스캔 구동부는 상기 복수의 스캔 라인들 각각의 일단에 전기적으로 연결되고, 상기 오류 검출부는 상기 복수의 스캔 라인들 각각의 타단에 전기적으로 연결된다.
이 실시예에 있어서, 상기 스캔 구동부는 상기 복수의 픽셀들의 발광 구간동안 테스트 패턴을 포함하는 상기 스캔 신호들을 상기 복수의 스캔 라인들로 제공한다.
이 실시예에 있어서, 상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들은 소정의 주파수를 갖는 펄스 신호이다.
이 실시예에 있어서, 상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들은 순차적으로 활성화되는 펄스 신호들이다.
이 실시예에 있어서, 상기 오류 검출부는 상기 스캔 신호들 각각과 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화한다.
이 실시예에 있어서, 상기 스캔 구동부 및 상기 오류 검출부는 상기 표시 패널을 사이에 두고 마주보고 배열된다.
이 실시예에 있어서, 상기 오류 검출부는, 상기 복수의 마스킹 라인들을 통해 전달되는 상기 마스킹 신호들을 더 수신하고, 상기 스캔 신호들 및 상기 마스킹 신호들 중 적어도 하나에 근거해서 상기 오류 검출 신호를 출력한다.
이 실시예에 있어서, 상기 복수의 픽셀들 각각은, 상기 복수의 데이터 라인들 중 대응하는 데이터 라인과 제1 노드 사이에 연결되고, 상기 스캔 신호들 중 대응하는 스캔 신호와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결되고, 상기 마스킹 신호들 중 대응하는 마스킹 신호와 연결된 게이트 전극을 포함하는 제2 트랜지스터, 및 제1 전원 전압 및 제2 전원 전압을 공급받고, 상기 제1 노드의 전압 레벨에 따라서 발광하는 발광부를 포함한다.
이 실시예에 있어서, 상기 발광부는, 상기 제1 전원 전압과 상기 제2 노드 사이에 연결된 제1 커패시터, 상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터, 상기 제1 전원 전압과 제4 노드 사이에 연결되고, 상기 제3 노드와 연결된 게이트 전극을 포함하는 제3 트랜지스터, 및 상기 제4 노드와 상기 제2 전원 전압 사이에 연결된 유기 발광 다이오드를 포함한다.
이 실시예에 있어서, 상기 발광부는, 상기 제3 노드와 상기 제4 노드 사이에 연결되고, 보상 신호와 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함한다.
이 실시예에 있어서, 상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들 및 상기 스캔 신호들에 대응하는 상기 마스킹 신호들은 서로 상보적 신호들이다.
이 실시예에 있어서, 상기 스캔 신호들 및 상기 마스킹 신호들은 서로 대응하고, 상기 오류 검출부는 서로 대응하는 스캔 신호 및 마스킹 신호의 합과 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화한다.
본 발명의 다른 특징에 따른 표시 장치의 동작 방법은: 스캔 신호들을 복수의 스캔 라인들로 제공하는 단계와, 상기 스캔 신호들에 기초한 마스킹 신호들을 마스킹 라인들로 제공하는 단계, 및 상기 스캔 신호들 및 상기 마스킹 신호들 중 적어도 하나와 기준 전압을 비교하고, 비교 결과에 근거해서 오류 검출 신호를 활성화하는 단계를 포함한다.
이 실시예에 있어서, 상기 복수의 스캔 라인들로 제공되는 상기 스캔 신호들은 소정의 주파수를 갖는 펄스 신호이다.
이 실시예에 있어서, 상기 복수의 스캔 라인들로 제공되는 상기 스캔 신호들은 순차적으로 활성화된다.
이 실시예에 있어서, 상기 오류 검출 신호를 활성화하는 단계는, 서로 대응하는 스캔 신호 및 마스킹 신호의 합과 상기 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화하는 것을 포함한다.
이 실시예에 있어서, 상기 오류 검출 신호를 활성화하는 단계는, 상기 스캔 신호들을 복수의 스캔 신호 그룹들로 구분하고, 복수의 스캔 신호 그룹들 각각의 전압 합과 상기 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화하는 것을 포함한다.
이와 같은 구성을 갖는 표시 장치는, 복수의 스캔 라인들을 통해 테스트 패턴을 포함하는 스캔 신호들을 전송하고, 스캔 라인들을 통해 전달되는 스캔 신호들에 근거해서 오류 검출 신호를 출력할 수 있다. 오류 검출 신호가 활성화될 때 표시 패널의 동작을 중지시킴으로써 표시 패널의 중대한 손상 및 과전류에 의한 화재 등을 예방할 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 표시 패널에 구비되는 본 발명의 실시예에 따른 픽셀의 구성을 보여주는 도면이다.
도 3은 도 1에 도시된 표시 장치의 동작을 예시적으로 보여주는 타이밍도이다.
도 4는 도 1에 도시된 오류 검출부의 본 발명의 일 실시예에 따른 구성을 예시적으로 보여주는 도면이다.
도 5 및 도 6은 도 4에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 7은 도 1에 도시된 오류 검출부의 다른 실시예에 따른 구성을 보여주는 도면이다.
도 8은 도 7에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 1에 도시된 오류 검출부의 다른 실시예에 따른 구성을 보여주는 도면이다.
도 10은 도 9에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 11은 도 1에 도시된 오류 검출부의 다른 실시예에 따른 구성을 보여주는 도면이다.
도 12는 도 11에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 13은 도 11에 도시된 오류 검출부의 다른 실시예에 따른 동작을 설명하기 위한 타이밍도이다.
도 14는 도 1에 도시된 표시 장치의 동작을 보여주는 플로우차트이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 신호 제어부(120), 데이터 구동부(130), 스캔 구동부(140), 오류 검출부(150), 전원 전압 공급부(160) 및 보상 제어 신호부(170)를 포함한다.
표시 패널(110)은 복수의 스캔 라인들(SL1~SLn) 및 복수의 스캔 라인들(SL1~SLn)에 교차하여 배열된 복수의 데이터 라인들(DL1~DLm) 그리고 그들의 교차 영역에 배열된 복수의 픽셀들(PX11~PXnm)을 포함한다. 복수의 스캔 라인들(SL1~SLn)은 스캔 구동부(140)로부터 제1 방향(DR1)으로 신장하고, 제2 방향(DR2)으로 순차적으로 서로 평행하게 배열된다. 복수의 데이터 라인들(DL1~DLm)은 데이터 구동부(130)로부터 제2 방향(DR2)으로 신장하고, 제1 방향(DR1)으로 순차적으로 서로 평행하게 배열된다. 복수의 스캔 라인들(SL1~SLn) 및 복수의 데이터 라인들(DL1~DLm)은 서로 절연되어 있다. 복수의 마스킹 라인들(ML1~MLn)은 복수의 스캔 라인들(SL1~SLn)에 각각 대응한다. 복수의 마스킹 라인들(ML1~MLn) 각각은 복수의 스캔 라인들(SL1~SLn) 중 대응하는 스캔 라인과 인접하게 배열된다. 복수의 픽셀들(PX11~PXnm) 각각은 전원 전압 공급부(160)로부터 제1 구동전압(ELVDD) 및 제2 구동전압(ELVSS)을 공급받는다. 복수의 픽셀들(PX11~PXnm) 각각은 보상 제어 신호부(170)로부터의 보상 신호(GC)를 수신한다.
신호 제어부(120)는 외부로부터 입력되는 화상 정보(ImS) 및 이의 표시를 제어하는 입력 제어 신호들을 수신한다. 입력 제어 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 메인 클럭 신호(MCLK)를 포함할 수 있다. 신호 제어부(120)는 데이터 구동부(130)를 제어하기 위한 제1 제어 신호(CONT1) 및 영상 데이터 신호(DATA), 스캔 구동부(140)를 제어하기 위한 제2 제어 신호(CONT2), 전원 전압 공급부(160)를 제어하기 위한 제3 제어 신호(COTN3), 보상 제어 신호부(170)를 제어하기 위한 제4 제어 신호 및 오류 검출부(150)를 제어하기 위한 제5 제어 신호(CONT5)를 출력한다.
데이터 구동부(130)는 신호 제어부(120)로부터의 제1 제어 신호(CONT2) 및 영상 데이터 신호(DATA)에 응답해서 복수의 데이터 라인들(DL1~DLm)을 구동하기 위한 데이터 신호들(D1~Dm)을 출력한다.
스캔 구동부(140)는 신호 제어부(120)로부터의 제2 제어 신호(CONT2)에 응답해서 복수의 스캔 라인들(SL1~SLn)을 구동하기 위한 스캔 신호들(S1~Sn) 및 복수의 마스킹 라인들(ML1~MLn)을 구동하기 위한 마스킹 신호들(M1~Mn)을 출력한다.
오류 검출부(150)는 복수의 스캔 라인들(SL1~SLn)을 통해 전달되는 스캔 신호들(S1~Sn) 및 복수의 마스킹 라인들(ML1~MLn)을 통해 전달되는 마스킹 신호들(M1~Mn)에 근거해서 표시 패널(110)의 손상 여부를 감지하고, 감지된 결과에 대응하는 오류 검출 신호(DET)를 출력한다. 오류 검출 신호(DET)는 신호 제어부(120)로 제공될 수 있다. 오류 검출부(150)는 스캔 신호들(S1~Sn) 및 마스킹 신호들(M1~Mn) 중 어느 하나에 근거해서 오류 검출 신호(DET)를 출력할 수 있다.
전원 전압 공급부(160)는 신호 제어부(120)로부터의 제3 제어 신호(CONT3)에 응답해서 표시 패널(110)의 동작에 필요한 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급한다.
보상 제어 신호부(170)는 신호 제어부(120)로부터의 제4 제어 신호(CONT4)에 응답해서 보상 신호(GC)를 출력한다.
도 2는 도 1에 도시된 표시 패널에 구비되는 본 발명의 실시예에 따른 픽셀의 구성을 보여주는 도면이다.
도 1 및 도 2를 참조하면, 픽셀(PXij)은 i번째 게이트 라인(GLi) 및 j번째 데이터 라인(DLj)에 연결된다. 픽셀(PXij)은 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 발광부(111)를 포함한다. 발광부(111)는 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기 발광 다이오드(OLED)를 포함한다.
제1 트랜지스터(T1)는 j번째 데이터 라인(Dj)과 제1 노드(N1) 사이에 연결되고, i번째 스캔 신호(Si)와 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되고, i번째 마스킹 신호(Mi)와 연결된 게이트 전극을 포함한다.
제1 커패시터(C1)는 제1 전원 전압(ELVDD)과 제2 노드(N2) 사이에 연결된다. 제2 커패시터(C2)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결된다. 제4 트랜지스터(T3)는 제1 전원 전압(ELVDD)과 제3 노드(N4) 사이에 연결되고, 제3 노드(N3)와 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결되고, 보상 신호(GC)와 연결된 게이트 전극을 포함한다. 유기 발광 다이오드(OLED)의 애노드 단자는 제4 노드(N4)와 연결되고, 캐소드 단자는 제2 전원 전압(ELVSS)과 연결된다.
도 3은 도 1에 도시된 표시 장치의 동작을 예시적으로 보여주는 타이밍도이다.
도 1, 도 2 및 도 3을 참조하면, 표시 패널(110)에 영상이 표시되는 하나의 프레임(Ft)은 보상 구간(P1), 스캔 구간(P2) 및 발광 구간(P3)을 포함한다. 보상 구간(P1) 동안 보상 신호(GC)가 로우 레벨로 천이하면, 제4 트랜지스터(T4)가 턴 온되어서 제3 노드(N3)와 제4 노드(N4)가 연결된다. 이때 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)의 전압 레벨을 조절함으로써 제3 노드(N3)와 제4 노드(N4)의 전압은 특정 전압으로 리셋될 수 있다. 즉, 제3 트랜지스터(T3)의 게이트 전극, 소스 전극 및 드레인 전극 각각의 전압을 특정 전압으로 설정함으로써 제3 트랜지스터(T3)의 문턱 전압을 보상할 수 있다.
스캔 구간(P2)동안 스캔 신호들(S1~Sn)은 순차적으로 로우 레벨로 천이한다. 스캔 구간(P2)동안 마스킹 신호들(M1~Mn)은 로우 레벨로 유지된다. i번째 마스킹 신호(Mi)가 로우 레벨인 동안 제2 트랜지스터(T2)는 턴 온 상태를 유지할 수 있다. i번째 스캔 신호(Si)가 로우 레벨로 천이하면, 제1 트랜지스터(T1)가 턴 온되어서 i번째 데이터 라인(DLi)을 통해 전달되는 i번째 데이터 신호(Di)가 제1 커패시터(C1) 및 제2 커패시터(C2)에 저장된다.
발광 구간(P3)동안 제2 전원 전압(ELVSS)가 로우 레벨로 천이하면, 제1 커패시터(C1) 및 제2 커패시터(C2)에 저장된 전압에 의해서 유기 발광 다이오드(OLED)가 발광할 수 있다.
발광 구간(P3) 내 소정의 테스트 구간(Pt)동안 스캔 신호들(S1~Sn)은 소정의 주기를 갖고 하이 레벨 및 로우 레벨로 천이한다. 발광 구간(P3)동안, 스캔 구동부(140)는 스캔 신호들(S1~Sn)과 상보적 레벨을 갖는 마스킹 신호들(M1~Mn)을 출력한다. 예를 들어, i번째 스캔 신호(Si)가 로우 레벨로 천이할 때, i번째 마스킹 신호(Mi)는 하이 레벨로 천이한다. 따라서 발광 구간(P3)동안 스캔 신호(Si)가 로우 레벨로 천이하더라도 데이터 라인(DLj)을 통해 수신되는 데이터 신호(Dj)가 제2 노드(N2)로 전달되는 것을 방지할 수 있다.
테스트 구간(Pt)은 발광 구간(P3)과 같거나 발광 구간(P3)보다 짧은 시간일 수 있다. 도 1에 도시된 오류 검출부(150)는 발광 구간(P3) 내 테스트 구간(Pt)동안 스캔 신호들(S1~Sn) 및 마스킹 신호들(M1~Mn)에 근거해서 검출 신호(DET)를 출력한다.
도 4는 도 1에 도시된 오류 검출부의 본 발명의 일 실시예에 따른 구성을 예시적으로 보여주는 도면이다.
도 1 및 도 4를 참조하면, 오류 검출부(150)는 감지부(151) 및 검출 신호 출력부(152)를 포함한다. 감지부(151)는 스캔 신호들(S1~Sn) 및 마스킹 신호들(M1~Mn)을 수신하고, 감지 신호들(SEN1~SENn)을 출력한다. 검출 신호 출력부(152)는 제5 제어 신호(CONT5)가 테스트 구간(Pt)을 나타낼 때 감지 신호들(SEN1~SENn)에 응답해서 오류 검출 신호(DET)를 출력한다.
구체적으로, 감지부(151)는 스캔 신호들(S1~Sn)에 각각 연결된 다이오드들(D11~D1n) 및 마스킹 신호들(M1~Mn)에 각각 연결된 다이오드들(D21~D2n)을 포함한다. 다이오드들(D11~D1n) 및 다이오드들(D21~D2n)은 서로 대응한다. 다이오드들(D11~D1n) 및 다이오드들(D21~D2n) 중 대응하는 한 쌍의 다이오드들의 출력이 합산되어서 감지 신호들(SEN1~SENn)로서 출력된다. 예컨대, 다이오드들(D11, D21)의 출력은 합산되어서 감지 신호(SEN1)로서 출력된다. 다이오드들(D1i, D2i)의 출력은 합산되어서 감지 신호(SENi)로서 출력된다. 다이오드들(D1n, D2n)의 출력은 합산되어서 감지 신호(SENn)로서 출력된다. 검출 신호 출력부(152)는 감지 신호들(SEN1~SENn) 모두가 기준 전압(VREF1)보다 높은 레벨이면 오류 검출 신호(DET)를 로우 레벨로 비활성화시킨다. 검출 신호 출력부(152)는 감지 신호들(SEN1~SENn) 중 적어도 하나의 전압 레벨이 기준 전압(VREF1)보다 낮으면 오류 검출 신호(DET)를 하이 레벨로 활성화시킨다.
도 5 및 도 6은 도 4에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 4 및 도 5를 참조하면, 표시 패널(110)의 픽셀들(PX11~PXnm) 및 스캔 라인들(S1~Sn)이 손상되지 않았으면, 테스트 구간(Pt) 동안 i번째 스캔 신호(Si) 및 i번째 스캔 신호(Si)에 대응하는 i번째 마스킹 신호(Mi)의 파형은 상보적 관계를 갖는다. 그러므로 감지부(151)로부터 출력되는 i번째 감지 신호(SENi)는 소정의 기준 전압(VREF1)보다 높은 레벨로 유지된다. i번째 감지 신호(SENi)가 소정의 기준 전압(VREF1)보다 높은 레벨이므로, 검출 신호 출력부(152)는 로우 레벨의 오류 검출 신호(DET)를 출력한다.
도 1, 도 4 및 도 6을 참조하면, 표시 패널(110)의 픽셀들(PX11~PXnm) 및 스캔 라인들(SL1~SLn) 중 적어도 하나가 손상되었으면, 테스트 구간(Pt) 동안 i번째 스캔 신호(Si) 및 i번째 스캔 신호(Si)에 대응하는 i번째 마스킹 신호(Mi)의 파형은 상보적 관계를 갖지 않는다. 이 경우 감지부(151)로부터 출력되는 i번째 감지 신호(SENi)는 소정의 기준 전압(VREF1)보다 낮은 레벨로 유지된다. i번째 감지 신호(SENi)가 소정의 기준 전압(VREF1)보다 낮은 레벨이므로, 검출 신호 출력부(152)는 하이 레벨의 오류 검출 신호(DET)를 출력한다.
신호 제어부(120)는 하이 레벨의 오류 검출 신호(DET)에 응답해서 전원 전압 공급부(160)가 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 발생하지 않도록 제3 제어 신호(CONT3)를 출력한다. 전원 전압 공급부(160)가 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 발생하지 않으면 표시 패널(110)의 동작은 중지된다. 표시 패널(110) 내 신호 라인들의 쇼트에 의해서 과전류가 흐르는 것을 방지함으로써 화재 등의 위험으로부터 표시 장치(100)를 보호할 수 있다.
도 7은 도 1에 도시된 오류 검출부의 다른 실시예에 따른 구성을 보여주는 도면이다.
도 1 및 도 7을 참조하면, 오류 검출부(150_1)는 감지부(151_1) 및 검출 신호 출력부(152_1)를 포함한다. 감지부(151_1)는 마스킹 신호들(M1~Mn)을 수신하고, 감지 신호들(SENM1~SENMn)을 출력한다. 검출 신호 출력부(152_1)는 제5 제어 신호(CONT5)가 테스트 구간(Pt)을 나타낼 때 감지 신호들(SENM1~SENMn)에 응답해서 오류 검출 신호(DET)를 출력한다.
구체적으로, 감지부(151_1)는 마스킹 신호들(M1~Mn)에 각각 연결된 다이오드들(D31~D3n)을 포함한다. 다이오드들(D31~D3n) 중 인접한 한 쌍의 다이오드들의 출력이 합산되어서 감지 신호들(SENM1~SENMn)로서 출력된다. 예컨대, 다이오드들(D31, D32)의 출력이 합산되어서 감지 신호(SENM1)로서 출력된다. 다이오드들(D3i, D3i+1)의 출력이 합산되어서 감지 신호(SENMi/2)로서 출력된다. 다이오드들(D3n-1, D3n)의 출력은 합산되어서 감지 신호(SENMn/2)로서 출력된다. 검출 신호 출력부(152_1)는 감지 신호들(SENM1~SENMn/2) 모두가 기준 전압(VREF2)보다 높은 레벨이면 오류 검출 신호(DET)를 로우 레벨로 비활성화시킨다. 검출 신호 출력부(152_1)는 감지 신호들(SENM1~SENMn/2) 중 적어도 하나의 전압 레벨이 기준 전압(VREF2)보다 낮으면 오류 검출 신호(DET)를 하이 레벨로 활성화시킨다.
도 8은 도 7에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 7 및 도 8을 참조하면, 표시 패널(110)의 픽셀들(PX11~PXnm) 및 마스킹 신호들(M1~Mn)이 손상되지 않았으면, 테스트 구간(Pt) 동안 i번째 마스킹 신호(Mi) 및 i+1번째 마스킹 신호(Mi+1)의 파형은 동일하다. 그러므로 감지부(151_1)로부터 출력되는 i/2번째 감지 신호(SENMi/2)는 소정의 기준 전압(VREF2)보다 높은 레벨로 유지된다. i번째 마스킹 신호 라인(MLi) 또는 i번째 마스킹 신호 라인(MLi)과 연결된 픽셀들(PXi1~PXim) 중 적어도 하나가 손상된 경우, i번째 마스킹 신호(Mi)는 로우 레벨로 유지된다. 이 경우, i/2번째 감지 신호(SENMi/2)의 전압 레벨이 소정의 기준 전압(VREF2)보다 낮아지므로, 검출 신호 출력부(152_1)는 하이 레벨의 오류 검출 신호(DET)를 출력한다.
도 9는 도 1에 도시된 오류 검출부의 다른 실시예에 따른 구성을 보여주는 도면이다.
도 1 및 도 9를 참조하면, 오류 검출부(150_2)는 감지부(151_2) 및 검출 신호 출력부(152_2)를 포함한다. 감지부(151_2)는 스캔 신호들(S1~Sn)을 수신하고, 감지 신호들(SENS1~SENSn)을 출력한다. 검출 신호 출력부(152_2)는 제5 제어 신호(CONT5)가 테스트 구간(Pt)을 나타낼 때 감지 신호들(SENS1~SENSn)에 응답해서 오류 검출 신호(DET)를 출력한다.
구체적으로, 감지부(151_2)는 스캔 신호들(S1~Sn)에 각각 연결된 다이오드들(D41~D4n)을 포함한다. 다이오드들(D41~D4n) 중 인접한 한 쌍의 다이오드들의 출력이 합산되어서 감지 신호들(SENS1~SENSn)로서 출력된다. 예컨대, 다이오드들(D41, D42)의 출력이 합산되어서 감지 신호(SENS1)로서 출력된다. 다이오드들(D4i, D4i+1)의 출력이 합산되어서 감지 신호(SENSi/2)로서 출력된다. 다이오드들(D4n-1, D4n)의 출력은 합산되어서 감지 신호(SENSn/2)로서 출력된다. 검출 신호 출력부(152_2)는 감지 신호들(SENS1~SENSn/2) 모두가 기준 전압(VREF3)보다 높은 레벨이면 오류 검출 신호(DET)를 로우 레벨로 비활성화시킨다. 검출 신호 출력부(152_2)는 감지 신호들(SENS1~SENSn/2) 중 적어도 하나의 전압 레벨이 기준 전압(VREF3)보다 낮으면 오류 검출 신호(DET)를 하이 레벨로 활성화시킨다.
도 10은 도 9에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 9 및 도 10을 참조하면, 표시 패널(110)의 픽셀들(PX11~PXnm) 및 스캔 라인들(SL1~SLn)이 손상되지 않았으면, 테스트 구간(Pt) 동안 i번째 스캔 신호(Si) 및 i+1번째 스캔 신호(Si+1)의 파형은 동일하다. 그러므로 감지부(151_2)로부터 출력되는 i/2번째 감지 신호(SENSi/2)는 소정의 기준 전압(VREF3)보다 높은 레벨로 유지된다. i번째 스캔 신호 라인(SLi) 또는 i번째 스캔 신호 라인(SLi)과 연결된 픽셀들(PXi1~PXim) 중 적어도 하나가 손상된 경우, i번째 스캔 신호(Si)는 로우 레벨로 유지된다. 이 경우, i/2번째 감지 신호(SENSi/2)의 전압 레벨이 소정의 기준 전압(VREF3)보다 낮아지므로, 검출 신호 출력부(152_2)는 하이 레벨의 오류 검출 신호(DET)를 출력한다.
도 11은 도 1에 도시된 오류 검출부의 다른 실시예에 따른 구성을 보여주는 도면이다.
도 1 및 도 11을 참조하면, 오류 검출부(150_3)는 감지부(151_3) 및 검출 신호 출력부(152_3)를 포함한다. 감지부(151_3)는 스캔 신호들(S1~Sn)을 수신하고, 감지 신호들(SENSS1~SENSSn/4)을 출력한다. 검출 신호 출력부(152_3)는 제5 제어 신호(CONT5)가 테스트 구간(Pt)을 나타낼 때 감지 신호들(SENSS1~SENSSn)에 응답해서 오류 검출 신호(DET)를 출력한다.
구체적으로, 감지부(151_3)는 스캔 신호들(S1~Sn)에 각각 연결된 다이오드들(D51~D5n)을 포함한다. 다이오드들(D51~D5n) 중 인접한 4개의 다이오드들의 출력이 합산되어서 감지 신호들(SENSS1~SENSSn/4)로서 출력된다. 예컨대, 다이오드들(D51, D52, D53, D54)의 출력이 합산되어서 감지 신호(SENSS1)로서 출력된다. 다이오드들(D5n-3, D5n-2, D5n-1, D5n)의 출력이 합산되어서 감지 신호(SENSSn/4)로서 출력된다. 검출 신호 출력부(152_5)는 감지 신호들(SENSS1~SENSSn/4) 모두가 기준 전압(VREF4)보다 높은 레벨이면 오류 검출 신호(DET)를 로우 레벨로 비활성화시킨다. 검출 신호 출력부(152_4)는 감지 신호들(SENSS1~SENSSn/2) 중 적어도 하나의 전압 레벨이 기준 전압(VREF4)보다 낮으면 오류 검출 신호(DET)를 하이 레벨로 활성화시킨다.
도 12는 도 11에 도시된 오류 검출부의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 11 및 도 12를 참조하면, 테스트 구간(Pt) 동안 스캔 구동부(140)는 순차적으로 로우 레벨로 천이하는 스캔 신호들(S1~Sn)을 스캔 라인들(SL1~SLn)로 제공한다. 표시 패널(110) 내 픽셀들(PX11~PXnm) 및 스캔 라인들(SL1~SLn)이 손상되지 않았으면, 스캔 신호들(S1, S2, S3, S4)를 합산한 감지 신호(SENSS1)의 전압 레벨은 소정의 기준 전압(VREF4)보다 높은 레벨로 유지된다. 그러므로 검출 신호 출력부(152_3)는 로우 레벨의 오류 검출 신호(DET)를 출력한다.
만일 스캔 라인들(SL1~SL4)과 연결된 픽셀들 및 스캔 라인들(SL1~SL4) 중 일부가 손상되었다면, 누설 전류에 의해 스캔 신호들(S1, S2, S3, S4)를 합산한 감지 신호(SENSS1)의 전압 레벨은 소정의 기준 전압(VREF4)보다 낮아질 것이다. 이 경우, 검출 신호 출력부(152_3)는 하이 레벨의 오류 검출 신호(DET)를 출력할 것이다.
도 13은 도 11에 도시된 오류 검출부의 다른 실시예에 따른 동작을 설명하기 위한 타이밍도이다.
도 1, 도 11 및 도 13을 참조하면, 스캔 구간(P2) 동안 스캔 구동부(140)는 순차적으로 로우 레벨로 천이하는 스캔 신호들(S1~Sn)을 스캔 라인들(SL1~SLn)로 제공한다. 오류 검출부(150_3)는 제5 제어 신호(CONT5)에 응답해서 스캔 구간(P2) 동안 표시 패널(110)의 손상을 감지할 수 있다.
표시 패널(110) 내 픽셀들(PX11~PXnm) 및 스캔 라인들(SL1~SLn)이 손상되지 않았으면, 스캔 신호들(S1, S2, S3, S4)를 합산한 감지 신호(SENSS1)의 전압 레벨은 소정의 기준 전압(VREF4)보다 높은 레벨로 유지된다. 그러므로 검출 신호 출력부(152_3)는 로우 레벨의 오류 검출 신호(DET)를 출력한다.
만일 스캔 라인들(SL1~SL4)과 연결된 픽셀들 및 스캔 라인들(SL1~SL4) 중 일부가 손상되었다면, 누설 전류에 의해 스캔 신호들(S1, S2, S3, S4)를 합산한 감지 신호(SENSS1)의 전압 레벨은 소정의 기준 전압(VREF4)보다 낮아질 것이다. 이 경우, 검출 신호 출력부(152_3)는 하이 레벨의 오류 검출 신호(DET)를 출력할 것이다.
오류 검출부(150_3)가 스캔 구간(P2) 동안 표시 패널(110)의 손상을 감지하는 경우, 도 2에 도시된 픽셀(PXij)은 제2 트랜지스터(T2)를 포함하지 않을 수 있다.
도 14는 도 1에 도시된 표시 장치의 동작을 보여주는 플로우차트이다.
도 1, 도 3 및 도 14를 참조하면, 스캔 구동부(130)는 테스트 구간(Pt)동안 테스트 패턴을 갖는 스캔 신호들(S1~Sn)을 스캔 라인들(SL1~SLn)로 제공한다(단계 S300). 테스트 구간(Pt)동안 스캔 라인들(SL1~SLn)로 제공되는 스캔 신호들(S1~Sn)은 소정의 주파수를 갖는 펄스 신호일 수 있다. 다른 예에서, 도 12에 도시된 바와 같이, 테스트 구간(Pt)동안 스캔 라인들(SL1~SLn)로 제공되는 스캔 신호들(S1~Sn)은 순차적으로 로우 레벨로 활성화되는 펄스 신호일 수 있다
스캔 구동부(130)는 테스트 구간(Pt)동안 스캔 신호들(S1~Sn)과 상보적 전압 레벨을 갖는 마스킹 신호들(M1~Mn)을 마스킹 라인들(ML1~MLn)로 제공한다(단계 S310). 예를 들어, i번째 스캔 신호(Si)가 로우 레벨로 천이할 때, i번째 마스킹 신호(Mi)는 하이 레벨로 천이한다. 따라서 발광 구간(P3)동안 스캔 신호(Si)가 로우 레벨로 천이하더라도 데이터 라인(DLj)을 통해 수신되는 데이터 신호(Dj)가 도 2에 도시된 픽셀(PXij) 내 제2 노드(N2)로 전달되는 것을 방지할 수 있다.
오류 검출부(150)는 스캔 라인들(SL1~SLn)을 통해 전달되는 스캔 신호들(S1~Sn) 및 마스킹 라인들(ML1~MLn)을 통해 전달되는 마스킹 신호들(M1~Mn)을 수신한다. 오류 검출부(150)는 스캔 신호들(S1~Sn) 및 마스킹 신호들(M1~Mn)과 기준 전압을 비교한다(단계 S320).
예를 들어, 도 4 및 도 6에 도시된 바와 같이, 스캔 신호들(S1~Sn) 및 마스킹 신호들(M1~Mn) 중 서로 대응하는 i번째 스캔 신호(Si) 및 i번째 마스킹 신호(Mi)의 합산 전압 레벨이 기준 전압(VREF)보다 낮으면, 오류 검출 신호(DET)를 활성화한다(S330).
신호 제어부(120)는 하이 레벨의 오류 검출 신호(DET)에 응답해서 전원 전압 공급부(160)가 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 발생하지 않도록 제3 제어 신호(CONT3)를 출력할 수 있다. 전원 전압 공급부(160)가 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 발생하지 않으면 표시 패널(110)의 동작은 중지된다. 표시 패널(110) 내 신호 라인들의 쇼트에 의해서 과전류가 흐르는 것을 방지함으로써 화재 등의 위험으로부터 표시 장치(100)를 보호할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시 패널
120: 신호 제어부 130: 스캔 구동부
140: 데이터 구동부 150: 오류 검출부
151: 감지부 152: 검출 신호 출력부
160: 전원 전압 공급부 170: 보상 제어 신호부

Claims (20)

  1. 스캔 신호들을 수신하는 복수의 스캔 라인들, 데이터 신호들을 수신하는 복수의 데이터 라인들, 상기 스캔 신호들에 기초한 마스킹 신호들을 수신하는 복수의 마스킹 라인들 및 상기 복수의 스캔 라인들, 상기 복수의 데이터 라인들 및 상기 복수의 마스킹 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널; 및
    상기 복수의 스캔 라인들을 통해 전달되는 상기 스캔 신호들을 수신하고 상기 스캔 신호들에 근거해서 오류 검출 신호를 출력하는 오류 검출부를 포함하되,
    상기 복수의 픽셀들은 상기 마스킹 신호들이 비활성 레벨일 때 상기 스캔 신호들에 응답해서 상기 데이터 신호들을 수신하는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 오류 검출부는 상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들에 근거해서 상기 오류 검출 신호를 출력하는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 마스킹 신호들 각각은 상기 발광 구간 동안 상기 스캔 신호들 중 대응하는 스캔 신호와 상보적 레벨을 가지며,
    상기 복수의 픽셀들 각각은 상기 마스킹 신호들 중 대응하는 마스킹 신호가 활성 레벨일 때 상기 복수의 데이터 신호들 중 대응하는 데이터 신호의 수신을 차단하는 것을 특징으로 하는 표시 장치.
  4. 제 2 항에 있어서,
    상기 스캔 신호들을 상기 복수의 스캔 라인들로 제공하는 스캔 구동부를 더 포함하며, 상기 스캔 구동부는 상기 복수의 스캔 라인들 각각의 일단에 전기적으로 연결되고, 상기 오류 검출부는 상기 복수의 스캔 라인들 각각의 타단에 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 스캔 구동부는 상기 복수의 픽셀들의 발광 구간동안 테스트 패턴을 포함하는 상기 스캔 신호들을 상기 복수의 스캔 라인들로 제공하는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들은 소정의 주파수를 갖는 펄스 신호인 것을 특징으로 하는 표시 장치.
  7. 제 5 항에 있어서,
    상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들은 순차적으로 활성화되는 펄스 신호들인 것을 특징으로 하는 표시 장치.
  8. 제 5 항에 있어서,
    상기 오류 검출부는 상기 스캔 신호들 각각과 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화하는 것을 특징으로 하는 표시 장치.
  9. 제 4 항에 있어서,
    상기 스캔 구동부 및 상기 오류 검출부는 상기 표시 패널을 사이에 두고 마주보고 배열되는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 오류 검출부는,
    상기 복수의 마스킹 라인들을 통해 전달되는 상기 마스킹 신호들을 더 수신하고, 상기 스캔 신호들 및 상기 마스킹 신호들 중 적어도 하나에 근거해서 상기 오류 검출 신호를 출력하는 것을 특징으로 하는 표시 장치.
  11. 제 1 항에 있어서,
    상기 복수의 픽셀들 각각은,
    상기 복수의 데이터 라인들 중 대응하는 데이터 라인과 제1 노드 사이에 연결되고, 상기 스캔 신호들 중 대응하는 스캔 신호와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결되고, 상기 마스킹 신호들 중 대응하는 마스킹 신호와 연결된 게이트 전극을 포함하는 제2 트랜지스터; 및
    제1 전원 전압 및 제2 전원 전압을 공급받고, 상기 제1 노드의 전압 레벨에 따라서 발광하는 발광부를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 발광부는,
    상기 제1 전원 전압과 상기 제2 노드 사이에 연결된 제1 커패시터;
    상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터;
    상기 제1 전원 전압과 제4 노드 사이에 연결되고, 상기 제3 노드와 연결된 게이트 전극을 포함하는 제3 트랜지스터; 및
    상기 제4 노드와 상기 제2 전원 전압 사이에 연결된 유기 발광 다이오드를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 발광부는,
    상기 제3 노드와 상기 제4 노드 사이에 연결되고, 보상 신호와 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 1 항에 있어서,
    상기 복수의 픽셀들의 발광 구간동안 상기 스캔 신호들 및 상기 스캔 신호들에 대응하는 상기 마스킹 신호들은 서로 상보적 신호들인 것을 특징으로 하는 표시 장치.
  15. 제 1 항에 있어서,
    상기 스캔 신호들 및 상기 마스킹 신호들은 서로 대응하고,
    상기 오류 검출부는 서로 대응하는 스캔 신호 및 마스킹 신호의 합과 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화하는 것을 특징으로 하는 표시 장치.
  16. 스캔 신호들을 복수의 스캔 라인들로 제공하는 단계와;
    상기 스캔 신호들에 기초한 마스킹 신호들을 마스킹 라인들로 제공하는 단계; 및
    상기 스캔 신호들 및 상기 마스킹 신호들 중 적어도 하나와 기준 전압을 비교하고, 비교 결과에 근거해서 오류 검출 신호를 활성화하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제 16 항에 있어서,
    상기 복수의 스캔 라인들로 제공되는 상기 스캔 신호들은 소정의 주파수를 갖는 펄스 신호인 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제 16 항에 있어서,
    상기 복수의 스캔 라인들로 제공되는 상기 스캔 신호들은 순차적으로 활성화되는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제 18 항에 있어서,
    상기 오류 검출 신호를 활성화하는 단계는,
    서로 대응하는 스캔 신호 및 마스킹 신호의 합과 상기 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제 16 항에 있어서,
    상기 오류 검출 신호를 활성화하는 단계는,
    상기 스캔 신호들을 복수의 스캔 신호 그룹들로 구분하고, 복수의 스캔 신호 그룹들 각각의 전압 합과 상기 기준 전압을 비교하고, 비교 결과에 따라서 상기 오류 검출 신호를 활성화하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020160050341A 2016-04-25 2016-04-25 표시 장치 및 그것의 구동 방법 KR102426757B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160050341A KR102426757B1 (ko) 2016-04-25 2016-04-25 표시 장치 및 그것의 구동 방법
CN201710092521.8A CN107305762B (zh) 2016-04-25 2017-02-21 显示装置及其驱动方法
US15/468,203 US10242611B2 (en) 2016-04-25 2017-03-24 Display device for detecting an error in scan lines and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160050341A KR102426757B1 (ko) 2016-04-25 2016-04-25 표시 장치 및 그것의 구동 방법

Publications (2)

Publication Number Publication Date
KR20170121790A KR20170121790A (ko) 2017-11-03
KR102426757B1 true KR102426757B1 (ko) 2022-07-29

Family

ID=60089032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160050341A KR102426757B1 (ko) 2016-04-25 2016-04-25 표시 장치 및 그것의 구동 방법

Country Status (3)

Country Link
US (1) US10242611B2 (ko)
KR (1) KR102426757B1 (ko)
CN (1) CN107305762B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448564B (zh) * 2016-12-20 2019-06-25 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
TWI755482B (zh) * 2017-02-20 2022-02-21 日商精工愛普生股份有限公司 驅動器、光電裝置及電子機器
CN108257540A (zh) * 2018-01-26 2018-07-06 鄂尔多斯市源盛光电有限责任公司 显示基板、显示基板的测试方法和显示装置
JP2019128536A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置
CN111179791B (zh) * 2018-11-12 2021-04-16 惠科股份有限公司 一种显示面板、检测方法及显示装置
KR102614086B1 (ko) * 2019-01-17 2023-12-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR102549786B1 (ko) 2019-03-29 2023-06-30 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
TWI696987B (zh) * 2019-04-18 2020-06-21 友達光電股份有限公司 顯示裝置與其背光驅動方法
CN110264925B (zh) * 2019-06-11 2021-11-05 惠科股份有限公司 显示装置及其短路检测方法
US11456283B2 (en) 2019-12-23 2022-09-27 SK Hynix Inc. Stacked semiconductor device and test method thereof
KR20210081753A (ko) * 2019-12-24 2021-07-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법
KR20240012215A (ko) * 2022-07-20 2024-01-29 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN116321583B (zh) * 2023-03-21 2024-04-02 珠海市圣昌电子有限公司 一种包含D4i功能的DALI恒压电源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090225067A1 (en) 2005-09-28 2009-09-10 Kazuhiko Yoda Display Panel and Display Device
US20130201171A1 (en) 2012-02-06 2013-08-08 Samsung Mobile Display Co., Ltd. Display device and driving method thereof
US20150026506A1 (en) 2013-07-16 2015-01-22 Samsung Display Co., Ltd. Error detecting apparatus for gate driver, display apparatus having the same and method of detecting error of gate driver

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250435A (ja) * 1999-03-04 2000-09-14 Tohoku Pioneer Corp ディスプレイ装置、ディスプレイパネルおよびディスプレイパネルの駆動回路
CN101174038B (zh) * 2006-11-01 2010-05-26 群康科技(深圳)有限公司 液晶显示器
CN100452130C (zh) * 2007-01-16 2009-01-14 友达光电股份有限公司 短路检测装置及应用该装置的像素单元和显示面板
KR20080068420A (ko) * 2007-01-19 2008-07-23 삼성전자주식회사 표시 장치 및 이의 구동 방법
CN101960509B (zh) 2008-07-04 2015-04-15 松下电器产业株式会社 显示装置及其控制方法
CN101364022B (zh) * 2008-09-12 2011-11-16 昆山龙腾光电有限公司 阵列基板及其缺陷检测方法
JP5409329B2 (ja) * 2009-12-21 2014-02-05 三菱電機株式会社 画像表示装置
CN102455960B (zh) * 2010-10-28 2016-03-16 上海天马微电子有限公司 检测装置及检测方法
TWI438760B (zh) * 2011-07-20 2014-05-21 Novatek Microelectronics Corp 顯示面板驅動裝置與其操作方法以及其源極驅動器
KR20130012737A (ko) * 2011-07-26 2013-02-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
KR101399159B1 (ko) 2011-12-01 2014-05-28 엘지디스플레이 주식회사 유기발광 표시장치
CN102708815B (zh) * 2011-12-14 2014-08-06 京东方科技集团股份有限公司 栅极驱动电路及液晶显示装置
KR20130070206A (ko) 2011-12-19 2013-06-27 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
CN102723311B (zh) * 2012-06-29 2014-11-05 京东方科技集团股份有限公司 阵列基板制作方法
US8946994B2 (en) * 2012-09-25 2015-02-03 Lg Display Co., Ltd. Organic light emitting display device and driving method thereof
KR101929041B1 (ko) 2012-09-25 2019-03-12 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101961424B1 (ko) 2012-10-26 2019-03-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102055591B1 (ko) 2013-05-31 2019-12-16 삼성디스플레이 주식회사 과전류 제어 방법 및 이를 수행하는 유기 전계 발광 표시 장치
KR102036247B1 (ko) 2013-05-31 2019-10-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102104254B1 (ko) 2013-12-31 2020-04-24 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
CN104077989B (zh) * 2014-06-30 2016-04-13 深圳市华星光电技术有限公司 显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090225067A1 (en) 2005-09-28 2009-09-10 Kazuhiko Yoda Display Panel and Display Device
US20130201171A1 (en) 2012-02-06 2013-08-08 Samsung Mobile Display Co., Ltd. Display device and driving method thereof
US20150026506A1 (en) 2013-07-16 2015-01-22 Samsung Display Co., Ltd. Error detecting apparatus for gate driver, display apparatus having the same and method of detecting error of gate driver

Also Published As

Publication number Publication date
US20170309209A1 (en) 2017-10-26
US10242611B2 (en) 2019-03-26
CN107305762B (zh) 2022-06-24
KR20170121790A (ko) 2017-11-03
CN107305762A (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
KR102426757B1 (ko) 표시 장치 및 그것의 구동 방법
US10854137B2 (en) Display device
US9691330B2 (en) Organic light emitting diode display device and method driving the same
US8482555B2 (en) Organic light emitting diode display
KR102664761B1 (ko) 유기발광다이오드 표시패널 및 이의 표시장치
US9601051B2 (en) Organic light-emitting display and method of compensating for degradation of the same
KR20110133281A (ko) 유기 발광 표시 장치 및 그의 구동방법
KR102363339B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102016153B1 (ko) 표시 장치, 표시 장치의 구동 제어 장치 및 그 제어 방법
CN105679237A (zh) 有机发光显示器及其驱动方法
US20140184579A1 (en) Organic light emitting display
KR20160007900A (ko) 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
KR102034769B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
KR20100047961A (ko) 유기발광다이오드표시장치
JP2012003218A (ja) 有機発光表示装置、および有機発光表示装置のための電源装置
KR20150141368A (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
JP4981108B2 (ja) 表示装置及びその駆動方法
KR102241715B1 (ko) 유기 전계 발광 표시 패널 및 이를 포함하는 유기 전계 발광 표시 장치
KR102115475B1 (ko) 표시 장치 및 표시 장치용 일체형 구동 장치
KR101678210B1 (ko) 유기전계발광표시장치
KR100688804B1 (ko) 발광표시장치 및 그 구동방법
KR102519820B1 (ko) 유기발광 표시장치 및 이의 구동방법
KR20130063744A (ko) 유기발광표시장치 및 그 구동방법
KR20160080489A (ko) 유기발광표시장치의 화소 및 이의 동작방법
KR102223524B1 (ko) 데이터 변환 장치 및 이를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant