CN103928000B - 薄膜晶体管驱动电路及其驱动方法、液晶显示装置 - Google Patents

薄膜晶体管驱动电路及其驱动方法、液晶显示装置 Download PDF

Info

Publication number
CN103928000B
CN103928000B CN201310754136.7A CN201310754136A CN103928000B CN 103928000 B CN103928000 B CN 103928000B CN 201310754136 A CN201310754136 A CN 201310754136A CN 103928000 B CN103928000 B CN 103928000B
Authority
CN
China
Prior art keywords
signal
node
scan line
type tft
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310754136.7A
Other languages
English (en)
Other versions
CN103928000A (zh
Inventor
李元
陈子沣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310754136.7A priority Critical patent/CN103928000B/zh
Priority to DE102014108434.9A priority patent/DE102014108434B4/de
Priority to US14/308,643 priority patent/US9620071B2/en
Publication of CN103928000A publication Critical patent/CN103928000A/zh
Application granted granted Critical
Publication of CN103928000B publication Critical patent/CN103928000B/zh
Priority to US15/464,242 priority patent/US10140943B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

本发明公开了一种薄膜晶体管驱动电路及其驱动方法、液晶显示装置，其中，所述薄膜晶体管驱动电路包括，多条扫描线，依次为每条扫描线加载扫描信号的扫描信号输出端口，每条扫描线连接有逻辑电路，且各逻辑电路连接至控制信号线。本发明通过为驱动电路增加逻辑电路，并利用逻辑电路的逻辑关系，在设定时间内输入与逻辑电路的真值表相应的输入控制信号，从而，得到输出至扫描线的能够改善扫描线上的扫描信号的输出控制信号，进而达到改善关断时的延迟失真的目的。

Description

薄膜晶体管驱动电路及其驱动方法、液晶显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管驱动电路及其驱动方法、液晶显示装置。
背景技术
现有技术中的薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置，通过有源开关的方式来实现对各个像素的独立精确控制，因此，相比之前的无源驱动可以实现更精细的显示效果。
其中，TFT驱动电路中的扫描线具有一定的阻抗，因此，可以将驱动电路中的各扫描线等效为如图1所示的串联RC电路。
在理想情况下，当从扫描线的输入端为其加载扫描信号时，会呈现如图2(a)所示的扫描信号波形图，其中，TFT在t1时刻开启，在t2时刻关断。而实际当中，由于图1中与扫描线等价的串联RC电路的影响，会导致扫描信号传输过程中扫描信号的延迟失真，形成如图2(b)所示的失真扫描信号波形图，其中，TFT在t1时刻开启，在t’2时刻关断，t’2>t2，可见，TFT在关断时刻产生了延迟失真。而且，在扫描信号的传输过程中，扫描信号的延迟失真程度不同，越是接近扫描线末端，串联RC的等效阻抗越大，扫描信号的延迟失真就越严重。
在现有的液晶显示装置中，扫描信号的延迟失真容易影响显示质量，导致产生如区域闪烁、串扰等不良问题。
目前，常见的扫描线设计方案由如下三种：
1、单边驱动，如图3(a)所示，此种方案设计简单，但是会存在上述延迟失真等问题。
2、双边驱动，如图3(b)所示，该方案虽然可以改善延迟失真，但是设计电路较为复杂，且对时钟信号的同步要求较高，同时，还会产生增加功耗、降低可靠性等问题。
3、交错驱动，如图3(c)所示，虽然该方案可以从视觉方面改善延迟失真造成的不良问题(如闪烁、串扰)，但并不能从本质上改善延迟失真；而且由于交错驱动而增加的时钟信号会加重驱动集成电路的负荷。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管TFT驱动电路及其驱动方法、显示装置，用以解决现有技术中存在的扫描线上关断信号的延迟造成的信号劣化失真的问题。
本发明实施例采用以下技术方案：本发明提供一种薄膜晶体管驱动电路，所述驱动电路包括：多条扫描线；扫描信号输出端口，用于为每条扫描线加载扫描信号；逻辑电路，与每条扫描线连接，且各逻辑电路连接至控制信号线；所述逻辑电路连接在扫描线的末端；
所述逻辑电路由三个P型薄膜晶体管和三个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括：
第一P型薄膜晶体管，其栅极与扫描线相连，漏极与第一节点相连，源极与第二节点相连，其中，第一节点与高电平信号线相连，第二节点与第三节点相连；
第二P型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第一节点相连，源极与第二节点相连；
第三P型薄膜晶体管，其栅极与第五节点相连，漏极与高电平信号线相连，源极与第六节点相连，其中，第六节点与扫描线相连；
第一N型薄膜晶体管，其栅极与第五节点相连，漏极与第六节点相连，源极与低电平信号线相连；
第二N型薄膜晶体管，其栅极与扫描线相连，漏极与第三节点相连，源极与第三N型薄膜晶体管的漏极相连；
第三N型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。
本发明提供另一种薄膜晶体管驱动电路，所述驱动电路包括：多条扫描线；扫描信号输出端口，用于为每条扫描线加载扫描信号；逻辑电路，与每条扫描线连接，且各逻辑电路连接至控制信号线；所述逻辑电路由四个P型薄膜晶体管和四个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括：
第一P型薄膜晶体管，其栅极通过第二节点与所述控制信号线相连，漏极通过第一节点与高电平信号线相连，源极与第四节点相连，其中，第四节点与第五节点相连；
第二P型薄膜晶体管，其栅极与扫描线相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连，其中，第六节点与第七节点相连；
第三P型薄膜晶体管，其栅极与第五节点相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连；
第四P型薄膜晶体管，其栅极与第八节点相连，漏极通过第一节点与高电平信号线相连，源极通过第九节点与扫描线相连，其中，第八节点与第七节点相连；
第一N型薄膜晶体管，其栅极通过第二节点与控制信号线相连，漏极与第四节点相连，源极通过第十节点与低电平信号线相连；
第二N型薄膜晶体管，其栅极与扫描线相连，漏极与第七节点相连，源极与第四N型薄膜晶体管的漏极相连；
第三N型薄膜晶体管，其栅极与第八节点相连，漏极通过第九节点与扫描线相连，源极通过第十节点与低电平信号线相连；
第四N型薄膜晶体管，其栅极与第五节点相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。
本发明还提供一种对所述的驱动电路进行驱动的方法，所述方法包括：扫描信号输出端口依次为每条扫描线加载扫描信号，以及控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号，当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态；若所述扫描信号为关断信号，则加载在扫描线上的输出控制信号不论是否反向都不会改变所述关断信号的电压状态；若所述扫描信号为开启信号，且开启信号加载时长未达到第一设定时长，则加载在扫描线上的输出控制信号不会改变所述开启信号的电压状态。
本发明还提供一种液晶显示装置，包括任一上述的驱动电路。
本发明的有益效果如下：
在本发明实施例中，通过为驱动电路增加逻辑电路，并利用逻辑电路的逻辑关系，在设定时间内输入与逻辑电路的真值表相应的输入控制信号，从而，得到输出至扫描线的能够改善扫描线上的扫描信号的输出控制信号，从而，改善关断时的延迟失真。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为背景技术中扫描线与RC串联电路的等效示意图；
图2(a)为理想情况下扫描信号的波形示意图；
图2(b)为实际情况下扫描信号的波形示意图；
图3(a)为现有技术中单边驱动结构示意图；
图3(b)为现有技术中双边驱动结构示意图；
图3(c)为现有技术中交错驱动结构示意图；
图4为本发明实施例一提供的一种薄膜晶体管驱动电路的结构示意图；
图5(a)为第一类型的逻辑电路对应的真值表；
图5(b)为第二类型的逻辑电路对应的真值表；
图6(a)为本发明实施例一中的提供的第一类型的逻辑电路结构示意图；
图6(b)为本发明实施例一中的提供的第二类型的逻辑电路结构示意图；
图7为本发明实施例二提供的一种利用实施例一中的薄膜晶体管驱动电路进行驱动的方法步骤流程图；
图8为利用包含第一类型的逻辑电路的薄膜晶体管驱动电路进行驱动前、后的信号时序对比图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中，通过为驱动电路增加逻辑电路，并利用逻辑电路的逻辑关系，在设定时间内输入与逻辑电路的真值表相应的输入控制信号，从而，得到输出至扫描线的能够改善扫描线上的扫描信号的输出控制信号，从而，改善关断时的延迟失真。
如图4所示，为本发明实施例一提供的一种薄膜晶体管驱动电路的结构示意图，该驱动电路具体包括：
多条扫描线101。
扫描信号输出端口102，用于依次为每条扫描线加载扫描信号的扫描信号。
多个逻辑电路103，且各逻辑电路的一端连接在扫描线101的末端，另一端连接至控制信号线104。
在图4所示的驱动电路图中，由驱动集成电路(如图中所示驱动IC)向连接的扫描信号输出端口102提供控制信号，驱动扫描信号输出端口102输出扫描信号，同时，还为连接的各逻辑电路103提供输入控制信号，其中，所有的控制信号及扫描信号都为周期信号，可由对驱动IC的设置控制加载高低电平的时间，以根据实际需求控制调节。
而对于图4中的各逻辑电路103，可以为由多个薄膜晶体管组合而成的逻辑电路。在实际当中，针对以上逻辑电路103，可以区分为两种类型的逻辑电路结构，如图5(a)和图5(b)所示，分别为第一类型的逻辑电路对应的真值表和第二类型的逻辑电路对应的真值表，在这两份真值表中，均是以高电平为开启电压(标识为1)、低电平为关断电压(标识为0)为例进行逻辑分析的，然而，本发明并不对开启电压的电平状态作具体限定，由于无论高电平或是低电平均可以触发开启薄膜晶体管，因此，还可以以低电平为开启电压(标识为1)、高电平为关断电压(标识为0)为例进行逻辑分析，本发明在此不作赘述，只要能表述清楚所示真值表即可。
在图5(a)的真值表中，当扫描线上的扫描信号为低电平时，无论为逻辑电路输入的输入控制信号为高电平还是低电平，该逻辑电路输出的输出控制信号均为低电平，因此不会对扫描线上的电压状态为低电平的扫描信号产生影响。当扫描线上的扫描信号为高电平时，若为逻辑电路输入的输入控制信号为低电平，则该逻辑电路输出的输出控制信号为低电平，该输出控制信号会加载在扫描线上，使得扫描信号变为低电平；若为该逻辑电路输入的输入控制信号为高电平，则该逻辑电路输出的输出控制信号为高电平，不会对扫描线上的电压状态为高电平的扫描信号产生影响。
在图5(b)的真值表中，当扫描线上的扫描信号为低电平时，无论为逻辑电路输入的输入控制信号为高电平还是低电平，该逻辑电路输出的输出控制信号均为低电平，因此不会对扫描线上的电压状态为低电平的扫描信号产生影响。当扫描线上的扫描信号为高电平时，若为逻辑电路输入的输入控制信号为低电平，则该逻辑电路输出的输出控制信号为高电平，不会对扫描线上的电压状态为高电平的扫描信号产生影响；若为该逻辑电路输入的输入控制信号为高电平，则该逻辑电路输出的输出控制信号为低电平，该输出控制信号加载在扫描线上，使得扫描信号变为低电平。
因此，对于逻辑电路103而言，无论其内部结构如何，都只会存在上述两种逻辑分析结果，对应于上述两类真值表，第一类型的逻辑电路和第二类型的逻辑电路分别可以有多种结构，且各逻辑电路中的薄膜晶体管的类型和数量并不做具体限定，可以根据需求进行选择和设置。
可选地，如图6(a)所示，为本发明实施例一中的一种逻辑电路结构图，该逻辑电路为第一类型的逻辑电路，包括：三个P型薄膜晶体管和三个N型薄膜晶体管，其中，各薄膜晶体管之间直接相连或通过节点间接相连，具体连接关系为：
第一P型薄膜晶体管201，其栅极与扫描线相连，漏极与第一节点相连，源极与第二节点相连，其中，第一节点与高电平信号线相连，第二节点与第三节点相连；
第二P型薄膜晶体管202，其栅极通过第四节点与控制信号线相连，漏极与第一节点相连，源极与第二节点相连；
第三P型薄膜晶体管203，其栅极与第五节点相连，漏极与高电平信号线相连，源极与第六节点相连，其中，第六节点与扫描线相连；
第一N型薄膜晶体管204，其栅极与第五节点相连，漏极与第六节点相连，源极与低电平信号线相连；
第二N型薄膜晶体管205，其栅极与扫描线相连，漏极与第三节点相连，源极与第三N型薄膜晶体管的漏极相连；
第三N型薄膜晶体管206，其栅极通过第四节点与控制信号线相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。
其中，在图6(a)中，第一节点～第六节点依次可以标记为节点1～节点6。
可选地，如图6(b)所示，为本发明实施例一中的另一种逻辑电路结构图，该逻辑电路为第二类型的逻辑电路，包括四个P型薄膜晶体管和四个N型薄膜晶体管，其中，各薄膜晶体管之间直接相连或通过节点间接相连，具体地连接关系为：
第一P型薄膜晶体管301，其栅极通过第二节点与所述控制信号线相连，漏极通过第一节点与高电平信号线相连，源极与第四节点相连，其中，第四节点与第五节点相连；
第二P型薄膜晶体管302，其栅极与扫描线相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连，其中，第六节点与第七节点相连；
第三P型薄膜晶体管303，其栅极与第五节点相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连；
第四P型薄膜晶体管304，其栅极与第八节点相连，漏极通过第一节点与高电平信号线相连，源极通过第九节点与扫描线相连，其中，第八节点与第七节点相连；
第一N型薄膜晶体管305，其栅极通过第二节点与控制信号线相连，漏极与第四节点相连，源极通过第十节点与低电平信号线相连；
第二N型薄膜晶体管306，其栅极与扫描线相连，漏极与第七节点相连，源极与第四N型薄膜晶体管的漏极相连；
第三N型薄膜晶体管307，其栅极与第八节点相连，漏极通过第九节点与扫描线相连，源极通过第十节点与低电平信号线相连；
第四N型薄膜晶体管308，其栅极与第五节点相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。
可选地，在本发明实施例中，源极与漏极不做具体限定，在一定程度上，源、漏极作为两个电极可以互换。
通过上述实施例一介绍的驱动电路，无论该驱动电路中的逻辑电路的类型如何，都可以通过自身类型所对应的真值表中的逻辑关系，选择合适的输入控制信号，进而得到输出至扫描线的可以改善扫描信号的输出控制信号。
基于以上实施例一提供的驱动电路，本发明实施例提供了一种利用实施例一所述的驱动电路进行驱动的方法，以下详细介绍该方案。
如图7所示，为本发明实施例二提供的一种利用实施例一所述的驱动电路进行驱动的方法步骤流程图，该方法具体包括以下步骤：
步骤401：扫描信号输出端口依次为每条扫描线加载扫描信号。
步骤402：控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号。
步骤403：当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
可选地，为了使输出控制信号在特定时间内起到改善扫描信号的作用，可以进行这样的设置：
在扫描信号为关断信号时，即此时的TFT本来就处于关断状态，则加载在扫描线上的输出控制信号不论是否反向都不会改变关断信号的电压状态，对应于图5(a)逻辑关系1、2和图5(b)中的逻辑关系1、2；
在扫描信号为开启信号，且开启信号加载时长未达到第一设定时长，即此时的TFT处于开启状态，但是距离关断该TFT还有一定时长，那么，将图5(a)所对应的的逻辑电路中输出控制信号设置为与开启信号同向，对应于图5(a)逻辑关系4；以及将图5(b)所对应的的逻辑电路中输出控制信号设置为与开启信号反向，对应于图5(b)逻辑关系3，才不会改变开启信号的电压状态。
可选地，当利用包含图6(a)所示的逻辑电路的驱动电路进行驱动时，可以结合图8中的信号时序图对以下方案进行详细说明，且该时序图中以高电平作为开启电压。
在该方案中，选择其中的一条扫描线为例进行描述。如图8中的上图，在现有技术中，当第一行为该扫描线加载扫描信号时，该扫描信号在设定时刻变换为开启信号(高电平)，当持续该高电平第一设定时长t时，再经过特定时长△t2后，该高电平就会在下降时延△t1内逐渐变换为低电平(对应于时序图以低电平为开启电压为例，该△t1则会表示上升时延)；其中，该下降时延△t1会影响TFT关断，造成显示装置的闪烁、串扰等不良问题。
由于上述实施例一所涉及的逻辑电路中，可以通过调整输入控制信号来得到可以改善扫描线的扫描信号的输出控制信号，因此，在本发明实施例中，可以利用图6(a)所示的逻辑电路来改善扫描信号的劣化。
具体地，当第一行为该扫描线加载扫描信号时，该扫描信号在设定时刻变换为开启信号(高电平)。在该设定时刻之前，扫描信号一直处于关断信号(低电平)的电压状态，此时，第一P型薄膜晶体管201、第一N型薄膜晶体管204分别导通，第三P型薄膜晶体管203、第二N型薄膜晶体管205同时关闭，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变关断信号的电压状态，也就是说，无论输入控制信号是否与关断信号反向都不会改变所述关断信号的电压状态。而时序图中输入控制信号在这段时间内是处于高电平状态的。当扫描线持续高电平第一设定时长t时，输入控制信号由之前的高电平变换为低电平，且该低电平持续至输入控制信号转换为低电平的那一时刻，即低电平持续第二设定时长△t，其中，△t为特定时长△t2与下降时延△t1之和。
由于当加载在逻辑电路上的输入控制信号与开启信号反向时，第二P型薄膜晶体管202、第一N型薄膜晶体管204、第二N型薄膜晶体管205分别导通，第一P型薄膜晶体管201、第三P型薄膜晶体管203、第三N型薄膜晶体管206同时关闭，则加载在扫描线上的输出控制信号与开启信号反向，才会使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态，得到如图8中下图所示的信号。而当加载在逻辑电路上的输入控制信号与开启信号同向时，第三P型薄膜晶体管203、第二N型薄膜晶体管205、第三N型薄膜晶体管206导通，第一P型薄膜晶体管201、第二P型薄膜晶体管202、第一N型薄膜晶体管204关闭，加载在扫描线上的输出控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态。因此，在第二设定时长内，将输入控制信号变换为低电平，并利用逻辑电路使得输出控制信号同样为低电平，输出至扫描线，使扫描线上的高电平变为低电平，从而改善关断时的信号劣化。
需要说明的是，在这一第二设定时长内，之所以在下降时延开始之前就将输入控制信号反向，是因为，这样可以最大程度的改善扫描信号在下降时延的延迟失真。
可选地，由上述可知，第一设定时长t通过以下公式(1)确定：
t＝T-(△t-△t1) (1)
其中，所述t为所述第一设定时长；所述T为理想状态时开启信号的加载时长；△t为所述第二设定时长；△t1为电压的上升时延或电压的下降时延。可选地，扫描线上的开启信号持续所述第二设定时长的取值范围可以为100ns～900ns。
除了利用包含图6(a)所示的逻辑电路的驱动电路进行驱动可以得到上述效果外，还可以利用图6(b)所示的逻辑电路进行驱动，同样可以改善延迟信号的劣化问题。以下结合6(b)所示的逻辑电路进行简单分析，其原理同针对图6(a)所示的逻辑电路进行的描述类似，只是在第二设定时长内，与图6(a)所示的逻辑电路的具体功能体现不同。
可选地，当利用图6(b)所示的逻辑电路进行驱动时，在所述第二设定时长内：
当所述扫描信号为关断信号时，第二P型薄膜晶体管302、第三N型薄膜晶体管307分别导通，第四P型薄膜晶体管304、第二N型薄膜晶体管306同时关闭，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变所述关断信号的电压状态，也就是说，无论输入控制信号是否与关断信号反向都不会改变所述关断信号的电压状态；
当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，第一P型薄膜晶体管301、第四P型薄膜晶体管304、第二N型薄膜晶体管306、第四N型薄膜晶体管308分别导通，第二P型薄膜晶体管302、第三P型薄膜晶体管303、第一N型薄膜晶体管305、第三N型薄膜晶体管307同时关闭，则加载在扫描线上的输出控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，第三P型薄膜晶体管303、第一N型薄膜晶体管305、第二N型薄膜晶体管306、第三N型薄膜晶体管307分别导通，第一P型薄膜晶体管301、第二P型薄膜晶体管302、第四P型薄膜晶体管304、第四N型薄膜晶体管308同时关闭，则加载在扫描线上的控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
此外，在本发明实施例中，还提供了一种液晶显示装置，包括上述实施例中的任一驱动电路。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种薄膜晶体管驱动电路，其特征在于，所述驱动电路包括：
多条扫描线；
扫描信号输出端口，用于为每条扫描线加载扫描信号；
逻辑电路，与所述每条扫描线连接，且各逻辑电路连接至控制信号线；
所述逻辑电路由三个P型薄膜晶体管和三个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括：
第一P型薄膜晶体管，其栅极与扫描线相连，漏极与第一节点相连，源极与第二节点相连，其中，第一节点与高电平信号线相连，第二节点与第三节点相连；
第二P型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第一节点相连，源极与第二节点相连；
第三P型薄膜晶体管，其栅极与第五节点相连，漏极与高电平信号线相连，源极与第六节点相连，其中，第六节点与扫描线相连；
第一N型薄膜晶体管，其栅极与第五节点相连，漏极与第六节点相连，源极与低电平信号线相连；
第二N型薄膜晶体管，其栅极与扫描线相连，漏极与第三节点相连，源极与第三N型薄膜晶体管的漏极相连；
第三N型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。
2.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路连接在扫描线的末端。
3.一种薄膜晶体管驱动电路，其特征在于，所述驱动电路包括：
多条扫描线；
扫描信号输出端口，用于为每条扫描线加载扫描信号；
逻辑电路，与所述每条扫描线连接，且各逻辑电路连接至控制信号线；
所述逻辑电路由四个P型薄膜晶体管和四个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括：
第一P型薄膜晶体管，其栅极通过第二节点与所述控制信号线相连，漏极通过第一节点与高电平信号线相连，源极与第四节点相连，其中，第四节点与第五节点相连；
第二P型薄膜晶体管，其栅极与扫描线相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连，其中，第六节点与第七节点相连；
第三P型薄膜晶体管，其栅极与第五节点相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连；
第四P型薄膜晶体管，其栅极与第八节点相连，漏极通过第一节点与高电平信号线相连，源极通过第九节点与扫描线相连，其中，第八节点与第七节点相连；
第一N型薄膜晶体管，其栅极通过第二节点与控制信号线相连，漏极与第四节点相连，源极通过第十节点与低电平信号线相连；
第二N型薄膜晶体管，其栅极与扫描线相连，漏极与第七节点相连，源极与第四N型薄膜晶体管的漏极相连；
第三N型薄膜晶体管，其栅极与第八节点相连，漏极通过第九节点与扫描线相连，源极通过第十节点与低电平信号线相连；
第四N型薄膜晶体管，其栅极与第五节点相连，漏极与第二N型薄膜晶体管的源极相连，源极与低电平信号线相连。
4.如权利要求3所述的驱动电路，其特征在于，所述逻辑电路连接在扫描线的末端。
5.一种对权利要求1-4中任一项所述的驱动电路进行驱动的方法，其特征在于，所述方法包括：
扫描信号输出端口依次为每条扫描线加载扫描信号，以及
控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号；
当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态；
若所述扫描信号为关断信号，则加载在扫描线上的输出控制信号不论是否反向都不会改变所述关断信号的电压状态；
若所述扫描信号为开启信号，且开启信号加载时长未达到第一设定时长，则加载在扫描线上的输出控制信号不会改变所述开启信号的电压状态。
6.如权利要求5所述的方法，其特征在于，在所述第二设定时长内：
当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，则加载在扫描线上的输出控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，则加载在扫描线上的控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态。
7.如权利要求5所述的方法，其特征在于，在所述第二设定时长内：
当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，则加载在扫描线上的输出控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，则加载在扫描线上的控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
8.如权利要求5所述的方法，其特征在于，所述第二设定时长的取值范围为100ns～900ns。
9.如权利要求8所述的方法，其特征在于，所述第一设定时长通过以下公式确定：
t＝T-(Δt-Δt2)
其中，所述t为所述第一设定时长；所述T为理想状态时开启信号的加载时
长；Δt为所述第二设定时长；Δt2为电压的上升时延或电压的下降时延。
10.一种液晶显示装置，其特征在于，包括如权利要求1-4中任一项所述的驱动电路。
CN201310754136.7A 2013-12-30 2013-12-30 薄膜晶体管驱动电路及其驱动方法、液晶显示装置 Active CN103928000B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310754136.7A CN103928000B (zh) 2013-12-30 2013-12-30 薄膜晶体管驱动电路及其驱动方法、液晶显示装置
DE102014108434.9A DE102014108434B4 (de) 2013-12-30 2014-06-16 Dünnschichttransistor-Ansteuerschaltung und Ansteuerverfahren desselben und Flüssigkristall-Display-Vorrichtung
US14/308,643 US9620071B2 (en) 2013-12-30 2014-06-18 Thin film transistor drive circuit and drive method thereof and liquid crystal display device
US15/464,242 US10140943B2 (en) 2013-12-30 2017-03-20 Thin film transistor drive circuit and drive method thereof and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310754136.7A CN103928000B (zh) 2013-12-30 2013-12-30 薄膜晶体管驱动电路及其驱动方法、液晶显示装置

Publications (2)

Publication Number Publication Date
CN103928000A CN103928000A (zh) 2014-07-16
CN103928000B true CN103928000B (zh) 2016-08-17

Family

ID=51146202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310754136.7A Active CN103928000B (zh) 2013-12-30 2013-12-30 薄膜晶体管驱动电路及其驱动方法、液晶显示装置

Country Status (3)

Country Link
US (2) US9620071B2 (zh)
CN (1) CN103928000B (zh)
DE (1) DE102014108434B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208705864U (zh) * 2018-08-24 2019-04-05 广州视源电子科技股份有限公司 电容触控屏控制电路结构及显示设备
CN111554247A (zh) * 2020-05-22 2020-08-18 Tcl华星光电技术有限公司 一种栅极驱动芯片控制电路和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705004A (zh) * 2004-05-31 2005-12-07 三星Sdi株式会社 显示设备和显示面板及其驱动方法
CN101226713A (zh) * 2007-01-19 2008-07-23 三星电子株式会社 显示设备和驱动该设备的方法
CN101354876A (zh) * 2008-09-11 2009-01-28 友达光电股份有限公司 栅极驱动集成电路及其控制信号产生方法及液晶显示器
CN102662284A (zh) * 2009-12-17 2012-09-12 联咏科技股份有限公司 栅极驱动电路及相关液晶显示器
CN102968970A (zh) * 2012-11-01 2013-03-13 合肥京东方光电科技有限公司 一种显示面板的驱动装置及驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US8441424B2 (en) * 2006-06-29 2013-05-14 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
TWI373022B (en) 2007-10-31 2012-09-21 Chunghwa Picture Tubes Ltd Method for controlling a flat panel display and a signal controlling circuit thereof
KR101418016B1 (ko) * 2008-03-18 2014-07-11 삼성전자주식회사 스캔 입력 신호를 갖는 펄스 기반의 플립플롭
CN101383133B (zh) 2008-10-20 2010-12-01 友达光电股份有限公司 一种用于消除残影的移位缓存器单元
CN101963724B (zh) 2009-07-22 2012-07-18 北京京东方光电科技有限公司 液晶显示驱动装置
KR101294852B1 (ko) * 2010-10-13 2013-08-08 엘지디스플레이 주식회사 마이크로 컨트롤러, 이의 구동방법 및 이를 이용한 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705004A (zh) * 2004-05-31 2005-12-07 三星Sdi株式会社 显示设备和显示面板及其驱动方法
CN101226713A (zh) * 2007-01-19 2008-07-23 三星电子株式会社 显示设备和驱动该设备的方法
CN101354876A (zh) * 2008-09-11 2009-01-28 友达光电股份有限公司 栅极驱动集成电路及其控制信号产生方法及液晶显示器
CN102662284A (zh) * 2009-12-17 2012-09-12 联咏科技股份有限公司 栅极驱动电路及相关液晶显示器
CN102968970A (zh) * 2012-11-01 2013-03-13 合肥京东方光电科技有限公司 一种显示面板的驱动装置及驱动方法

Also Published As

Publication number Publication date
CN103928000A (zh) 2014-07-16
US10140943B2 (en) 2018-11-27
DE102014108434B4 (de) 2023-02-02
US20150187310A1 (en) 2015-07-02
DE102014108434A1 (de) 2015-07-02
US9620071B2 (en) 2017-04-11
US20170193951A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN104485065B (zh) 移位寄存器、驱动方法、栅极驱动电路
CN104318903B (zh) 驱动电源、像素单元驱动电路和有机发光显示器
CN103985341B (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN106023935B (zh) 液晶显示装置及其驱动方法
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104575396B (zh) 移位寄存器单元及其驱动方法、栅极扫描电路
CN103985369B (zh) 阵列基板行驱动电路及液晶显示装置
CN103680634B (zh) 移位寄存器
CN109935185A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104732945B (zh) 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
CN104992662B (zh) Goa单元及其驱动方法、goa电路、显示装置
CN103000155B (zh) 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN107358914B (zh) 一种发光控制电路、其驱动方法、显示面板及显示装置
CN104537972B (zh) 驱动电路、触控显示面板及触控显示装置
CN104732904B (zh) 显示器及其栅极驱动电路和栅极驱动单元电路
CN109243371A (zh) 一种驱动电路单元、驱动电路和显示装置
CN103503057A (zh) 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
CN104485061B (zh) 动态逻辑电路、栅极驱动电路、显示面板及显示装置
CN105529000B (zh) 信号生成单元、移位寄存器、显示装置及信号生成方法
CN107767809A (zh) 栅极驱动单元、驱动方法和栅极驱动电路
CN109389927A (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN104809985A (zh) 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN109785810A (zh) 扫描驱动电路、显示装置及扫描驱动方法
CN104616619B (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant