KR20160091518A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20160091518A
KR20160091518A KR1020150011524A KR20150011524A KR20160091518A KR 20160091518 A KR20160091518 A KR 20160091518A KR 1020150011524 A KR1020150011524 A KR 1020150011524A KR 20150011524 A KR20150011524 A KR 20150011524A KR 20160091518 A KR20160091518 A KR 20160091518A
Authority
KR
South Korea
Prior art keywords
signal
detection
clock
outputs
level
Prior art date
Application number
KR1020150011524A
Other languages
English (en)
Inventor
편기현
곽통일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150011524A priority Critical patent/KR20160091518A/ko
Priority to US14/791,065 priority patent/US9691316B2/en
Publication of KR20160091518A publication Critical patent/KR20160091518A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Multimedia (AREA)

Abstract

본 발명에 따른 표시장치는 클럭 데이터 리커버리 동작을 위한 클럭 동기 신호를 출력하는 타이밍 컨트롤러, 상기 클럭 동기 신호에 응답하여 상기 클럭 데이터 리커버리 동작을 수행하는 복수의 소스 구동칩을 포함하되, 각 소스 구동칩은, 상기 클럭 동기 신호의 전압 레벨에 응답하여 제1 검출 신호 및 제2 검출 신호들의 활성화 상태를 각각 판단하고, 상기 제1 및 제2 검출 신호들의 비교 결과에 따른 동작 신호를 출력하는 필터부, 상기 동작 신호의 활성화 상태에 응답하여 상기 클럭 데이터 리커버리 동작을 수행하는 내부 클럭 발생부를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 더 상세하게는 타이밍 컨트롤러 및 데이터 구동부 간의 인터페이스에 따른 표시장치에 관한 것이다.
표시장치는 영상을 표시하는 표시패널, 표시패널을 구동하는 게이트 구동부 및 데이터 구동부를 포함한다. 표시패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 게이트 라인들 및 데이터 라인들에 연결된 복수의 화소들을 포함한다. 게이트 라인들은 게이트 구동부로부터 게이트 신호들을 수신한다. 데이터 라인들은 데이터 구동부로부터 데이터 전압들을 수신한다. 화소들은 게이트 라인들을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들을 통해 데이터 전압들을 제공받는다. 화소들은 데이터 전압들에 대응하는 계조를 표시한다. 따라서, 영상이 표시된다.
또한, 표시장치는 게이트 구동부 및 데이터 구동부를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 타이밍 컨트롤러는 외부 제어신호에 응답하여, 게이트 구동부 및 데이터 구동부를 제어하는 복수의 구동 신호들을 생성할 수 있다. 타이밍 컨트롤러는 데이터 구동부와의 인터페이스를 통해, 데이터 구동부에 데이터 구동신호 및 복수의 영상 신호들을 전달할 수 있다.
한편, 타이밍 컨트롤러 및 데이터 구동부 간의 인터페이스 전에, 데이터 구동부는 클럭 데이터 리커버리(Clock Data Recovery, 이하: CDR) 동작을 수행한다. 이 경우, 타이밍 컨트롤러는 데이터 구동부로부터 CDR 동작이 수행되기 위한 클럭 동기 신호를 데이터 구동부에 제공할 수 있다. 데이터 구동부는 활성화 상태의 클럭 동기 신호에 응답하여, CDR 동작을 수행한다. 타이밍 컨트롤러는 데어투 구동부의 CDR 동작이 완료된 후, 데이터 구동부에 구동 신호들 및 영상 신호들을 제공한다.
본 발명의 목적은 타이밍 컨트롤러로부터 데이터 구동부에 제공되는 클럭 동기 신호의 신뢰성이 향상된 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 표시장치는, 클럭 데이터 리커버리 동작을 위한 클럭 동기 신호를 출력하는 타이밍 컨트롤러, 상기 클럭 동기 신호에 응답하여 상기 클럭 데이터 리커버리 동작을 수행하는 복수의 소스 구동칩을 포함하되, 각 소스 구동칩은, 상기 클럭 동기 신호의 전압 레벨에 응답하여 제1 검출 신호 및 제2 검출 신호들의 활성화 상태를 각각 판단하고, 상기 제1 및 제2 검출 신호들의 비교 결과에 따른 동작 신호를 출력하는 필터부, 상기 동작 신호의 활성화 상태에 응답하여 상기 클럭 데이터 리커버리 동작을 수행하는 내부 클럭 발생부를 포함하는 표시장치.
일 실시 예에 따르면, 상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들이 활성화 상태로 각각 판단될 경우, 활성화 상태의 상기 동작 신호를 출력한다.
일 실시 예에 따르면, 상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들이 비활성화 상태로 각각 판단될 경우, 비활성화 상태의 상기 동작 신호를 출력한다.
일 실시 예에 따르면, 상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들의 활성화 상태가 서로 다른 것으로 판단될 경우, 상기 제1 및 제2 검출 신호들의 활성화 상태가 같았던 가장 최근의 동작 신호를 출력한다.
일 실시 예에 따르면, 상기 필터부는, 상기 제1 검출 신호를 출력하는 제1 검출부; 및
상기 제2 검출 신호를 출력하는 제2 검출부를 포함하되, 상기 제1 및 제2 검출부들은 제1 기준 전압 및 제2 기준 전압을 기반으로, 활성화 또는 비활성화 상태의 상기 제1 및 제2 검출 신호들을 출력한다.
일 실시 예에 따르면, 상기 클럭 동기 신호가 제1 레벨에서 제2 레벨로 천이되는 천이 구간에서, 상기 제1 검출부는 상기 제1 및 제2 기준 전압들에 기반하여, 상기 제2 레벨의 클럭 동기 신호에 해당하는 상기 제1 검출 신호를 출력한다.
일 실시 예에 따르면, 상기 클럭 동기 신호가 제1 레벨에서 제2 레벨로 천이되는 천이 구간에서, 상기 제2 검출부는 상기 제1 및 제2 기준 전압들에 기반하여, 상기 제2 레벨의 클럭 동기 신호에 해당하는 상기 제2 검출 신호를 미리 설정된 소정의 시간 동안 지속적으로 출력한다.
일 실시 예에 따르면, 상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들의 활성화 상태를 비교하는 비교부를 더 포함한다.
일 실시 예에 따르면, 상기 비교부는 상기 제1 검출 신호 및 상기 제2 검출 신호들의 각 활성화 상태에 기반하여, 상기 동작 신호를 출력한다.
일 실시 예에 따르면, 상기 내부 클럭 발생부는 상기 클럭 데이터 리커버리 동작의 완료 시에, 락 신호를 출력한다.
일 실시 예에 따르면, 상기 각 소스 구동칩에 포함된 내부 클럭 발생부는 전기적으로 연결된 후속 소스 구동칩의 내부 클럭 발생부에 상기 락 신호를 출력한다.
일 실시 예에 따르면, 상기 소스 구동칩들 중 어느 하나의 소스 구동칩에 포함된 내부 클럭 발생부는 상기 타이밍 컨트롤러와 전기적으로 연결된다.
일 실시 예에 따르면, 상기 어느 하나의 하나의 소스 구동칩에 포함된 내부 클럭 발생부는 상기 락 신호를 상기 타이밍 컨트롤러에 피드백한다.
일 실시 예에 따르면, 표시장치는 복수의 프레임들에 따라 영상을 표시하는 표시패널을 더 포함한다.
일 실시 예에 따르면, 상기 타이밍 컨트롤러는 각 프레임들 간에 형성된 블랭크 구간에 상기 활성화 상태의 클럭 동기 신호를 출력한다.
본 발명의 실시 예에 따르면, 표시장치의 전반적인 구동 신뢰성이 향상될 수 이 있다.
도 1은 본 발명의 실시 예에 따른 표시장치의 블록도이다.
도 2는 도 1에 도시된 소스 구동칩을 보여주는 블록도이다.
도 3은 프레임들 간의 블랭크 구간을 보여주는 그래프이다.
도 4는 도 2에 도시된 필터부를 보여주는 블록도이다.
도 5는 도 4에 도시된 필터부에 제공되는 클럭 동기 신호를 보여주는 그래프이다.
도 6은 도 5에 도시된 필터부의 제1 천이구간에 따른 동작을 보여주는 표이다.
도 7은 도 5에 도시된 필터부의 제2 천이구간에 따른 동작을 보여주는 표이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대 또는 축소하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들 의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 실시 예에 따른 표시장치의 블록도이다.
도 1을 참조하면, 표시장치(1000)는 구동 회로 기판(100), 게이트 구동부(200), 데이터 구동부(300), 및 표시패널(400)을 포함한다.
구동 회로 기판(100)은 표시장치(1000)의 전반적인 동작을 제어하는 타이밍 컨트롤러(110)를 포함한다. 타이밍 컨트롤러(110)는 표시장치(1000)의 외부로부터 복수의 영상 신호들(RGB) 및 복수의 제어신호들(CS)을 수신한다. 타이밍 컨트롤러(110)는 데이터 구동부(300)와의 인터페이스 사양에 맞도록 영상 신호들(RGB)의 데이터 포맷을 변환한다. 데이터 포맷이 변환된 복수의 영상 신호들(R’G’B’)은 데이터 구동부(300)에 제공된다.
타이밍 컨트롤러(110)는 외부 제어신호들(CS)에 응답하여 복수의 구동 신호들을 출력할 수 있다. 예를 들어, 타이밍 컨트롤러(110)는 복수의 구동 신호들로, 데이터 제어신호(D-CS) 및 게이트 제어신호(G-CS)들을 생성할 수 있다. 데이터 제어신호(D-CS)는 출력개시신호, 클럭 신호, 클럭 동기 신호, 및 클럭 트레이닝 패턴 신호 등을 포함할 수 있다. 게이트 제어신호(G-CS)는 수직개시신호 및 수직클럭바신호 등을 포함할 수 있다. 타이밍 컨트롤러(110)는 데이터 제어신호(D-CS)를 데이터 구동부(300)에 전달하며, 게이트 제어신호(G-CS)를 게이트 구동부(200)에 전달한다. 여기서, 타이밍 컨트롤러(110)는 게이트 제어신호(G-CS)를 데이터 구동부(300)의 어느 하나의 소스 회로기판(320_k)을 경유하여 게이트 구동부(200)에 전달할 수 있다.
게이트 구동부(200)는 타이밍 컨트롤러(110)로부터 제공된 게이트 제어신호(G-CS)에 응답하여 복수의 게이트 신호들을 생성한다. 게이트 신호들은 게이트 라인들(GL1~GLn)을 통해 순차적으로, 그리고 행 단위로 화소들(PX11~PXnm)에 제공된다. 그 결과 화소들(PX11~PXnm)은 행 단위로 구동될 수 있다.
데이터 구동부(300)는 타이밍 컨트롤러(110)로부터 영상 신호들(R'G'B'), 데이터 제어신호(D-CS), 및 스위칭 제어신호(SQ)를 제공받는다. 데이터 구동부(300)는 데이터 제어신호(D-CS)에 응답하여 영상 신호들(R'G'B')에 대응하는 복수의 데이터 전압들을 생성한다. 데이터 구동부(300)는 데이터 전압들을 데이터 라인들(DL1~DLm)을 통해 복수의 화소들(PX11~PXnm)에 제공한다.
데이터 구동부(300)는 복수의 소스 구동칩들(310_1~310_k)을 포함한다. 여기서, k는 0보다 크고 m보다 작은 정수이다. 소스 구동칩들(310_1~310_k)은 소스 회로기판들(320_1~320_k) 상에 실장된다. 소스 회로기판들(320_1~320_k)은 구동 회로 기판(100) 및 표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에 연결될 수 있다.
또한, 소스 구동칩들(310_1~310_k)이 소스 회로기판들(320_1~320_k) 상에 실장되는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식을 예로 들었다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 즉, 소스 구동칩들(310_1~310_k)은 소스 회로기판들(320_1~320_k) 상에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장 될 수 있다.
실시 예에 따르면, 소스 구동칩들(310_1~310_k) 각각은 클럭 데이터 리커버리(CDR) 동작을 위한 내부 클럭 발생부를 포함할 수 있다. 내부 클럭 발생부는 데이터 제어신호(D-CS)에 포함된 신호들 중 클럭 신호 및 클럭 트레이닝 패턴 신호에 응답하여, 내부 클럭을 발생할 수 있다. 내부 클럭 발생부는 내부 클럭의 위상(Phase)과 주파수(Frequency)가 고정(Lock)되면, 출력 안정 상태를 지시하는 락 신호(LK)를 출력할 수 있다.
이 경우, 각 소스 구동칩으로부터 출력된 락 신호(LK)는 전기적으로 연결된 다음 소스 구동칩에 전달될 수 있다. 특히, 소스 구동칩들(310_1~310_k) 중 마지막 소스 구동칩(310_k)은 타이밍 컨트롤러(100)와 전기적으로 연결될 수 있다. 그 결과, 소스 구동칩(310_k)로부터 출력된 락 신호(LK)가 타이밍 컨트롤러(100)에 피드백될 수 있다. 타이밍 컨트롤러(100)는 마지막 소스 구동칩(310_k)으로부터 출력된 락 신호(LK)에 응답하여, 데이터 구동부(300)와의 인터페이스를 수행하기 시작한다.
표시패널(400)은 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA) 주변에 배치된 비표시 영역(NDA)을 포함한다.
표시패널(400)은 표시 영역(DA)에 배치되는 복수의 화소들(PX11~PXnm)을 포함할 수 있다. 또한, 표시패널(400)은 게이트 라인들(GL1~GLn), 게이트 라인들(GL1~GLn)과 절연되어 교차하는 데이터 라인들(DL1~DLm)을 포함한다.
게이트 라인들(GL1~GLn)은 게이트 구동부(200)에 연결되어, 순차적인 게이트 신호들을 수신할 수 있다. 데이터 라인들(DL1~DLm)은 데이터 구동부(300)에 연결되어, 데이터 전압들을 수신할 수 있다.
화소들(PX11~PXnm)은 게이트 라인들(GL1~GLn)과 데이터 라인들(DL1~DLm)이 교차하는 영역에 형성된다. 따라서, 화소들(PX11~PXnm)은 서로 교차하는 n 개의 행들 및 m 개의 열들로 배열될 수 있다. 여기서, n 및 m 은 0보다 큰 정수이다.
화소들(PX11~PXnm)은 각각 대응하는 게이트 라인들(GL1~GLn)과 대응하는 데이터 라인들(DL1~DLm)에 연결된다. 화소들(PX11~PXnm)은 게이트 라인들(GL1~GLn)로부터 제공된 게이트 신호들에 응답하여, 데이터 라인들(DL1~DLm)을 통해 데이터 전압을 제공받는다. 그 결과, 화소들(PX11~PXnm)은 데이터 전압들에 대응하는 계조를 표시할 수 있다.
도 2는 도 1에 도시된 소스 구동칩을 보여주는 블록도이다. 도 3은 프레임들 간의 블랭크 구간을 보여주는 그래프이다.
도 2를 참조하면, 도 1에 도시된 소스 구동칩들(310_1~310_k) 중 어느 하나의 소스 구동칩이 설명될 수 있다. 도 2를 통해, 어느 하나의 소스 구동칩이 설명되나, 각 소스 구동칩의 구조는 동일할 수 있다.
자세하게, 소스 구동칩(310_k)은 필터부(330) 및 내부 클럭 발생부(340)를 포함한다. 필터부(330)는 타이밍 컨트롤러(100, 도1 참조)로부터 전달되는 클럭 동기 신호(SFC)를 수신할 수 있다. 여기서, 클럭 동기 신호(SFC)는 데이터 제어신호(D-CS)에 포함될 수 있으며, 내부 클럭 발생부(340)로부터 CDR 동작이 수행되기 위한 제어신호일 수 있다.
한편, 다양한 원인들에 의해, 타이밍 컨트롤러(100)러부터 출력된 클럭 동기 신호(SFC)에 노이즈가 포함될 수 있다. 특히, 일 예로, 클럭 동기 신호(SFC)의 전압 레벨이 천이되는 시점에, 글리치(Glitch)가 발생될 수 있다. 이 경우, 글리치에 의해 클럭 동기 신호의 전압 레벨이 천이됨에 따라, 내부 클럭 발생부(340)로부터 CDR 동작이 정상적으로 수행되지 못할 수 있다. 즉, 활성화 상태의 클럭 동기 신호가 외부 노이즈에 따른 글리치에 의해 비활성화 상태의 클럭 동기 신호로 변동될 수 있다. 그 결과, 내부 클럭 발생부로부터 CDR 동작이 수행되지 않아, 표시장치로부터 정상 상태의 영상이 출력되지 못하게 된다. 여기서, 활성화 상태의 클럭 동기 신호(SFC)는 CDR 동작이 수행되기 위한 제어신호이며, 비활성화 상태의 클럭 동기 신호(SFC)는 CDR 동작이 수행되지 않기 위한 제어신호이다.
실시 예에 따르면, 본 발명에 따른 필터부(330)는 수신된 클럭 동기 신호(SFC)에 응답하여, 동작 신호(D)를 출력할 수 있다. 예컨대, 클럭 동기 신호(SFC)가 비활성화 상태에서 활성화 상태로 천이되는 시점에서, 클럭 동기 신호(SFC)에 글리치가 발생하더라도, 필터부(330)는 정상적인 동작 신호(D)를 출력할 수 있다. 필터부(330)에 대해서는 도 4를 통해 자세히 설명된다.
또한, 실시 예에 따르면, 클럭 동기 신호(SFC)는 영상이 표시되는 각 프레임 간에 형성된 블랭크 구간에서 활성화될 수 있다. 각 프레임은 하나의 영상이 제공되는 시간 단위의 단위 프레임으로 정의될 수 있다. 즉, 타이밍 컨트롤러(100)는 각 프레임 간의 블랭크 구간동안, 활성화 상태의 클럭 동기 신호(SFC)를 각 소스 구동칩(310_k)에 출력할 수 있다.
도 3을 참조하면, 각 프레임 간에 형성되는 블랭크 구간이 설명된다. 게이트 구동부(200, 도1 참조)는 수직 개시 신호(STV)에 응답하여, 각 프레임 동안 복수의 게이트 신호들(G1~Gn)을 순차적으로 출력할 수 있다. 도시된 바와 같이, 제1 프레임(F1)에 해당하는 게이트 신호들이 출력된 후, 소정의 시간 후에 제2 프레임(F2)에 해당하는 게이트 신호들이 출력될 수 있다. 여기서, 블랭크 구간(Vk)은 제1 프레임(F1)이 완료된 후, 제2 프레임(F2)이 활성화되기 전까지의 소정의 시간으로 정의될 수 있다.
다시 도 2를 참조하면, 내부 클럭 발생부(340)는 필터부(330)로부터 출력되는 동작 신호(D)를 수신한다. 또한, 내부 클럭 발생부(340)는 타이밍 컨트롤러(100)로부터 클럭 신호(CKD) 및 클럭 트레이닝 패턴 신호(CTP)를 수신한다.
내부 클럭 발생부(340)는 동작 신호(D)의 활성화 상태에 기반하여, 클럭 트레이닝 패턴 신호(CTP)에 따른 클럭 트레이닝 동작을 수행한다. 자세하게, 내부 클럭 발생부(340)는 클럭 신호(CKD) 및 클럭 트레이닝 패턴 신호(CTP)가 수신됨에 따라, 내부 클럭을 발생할 수 있다. 내부 클럭 발생부(340)는 클럭 트레이닝 동작을 통해 내부 클럭의 위상과 주파수가 고정(Lock)되면, 출력 안정 상태를 지시하는 락 신호(Lk)를 출력할 수 있다. 즉, 내부 클럭의 위상과 주파수가 안정되게 고정됨에 따라, 내부 클럭 발생부(340)는 타이밍 컨트롤러(100)와의 데이터 링크를 확립할 수 있다.
한편, 실시 예에 따르면, 각 소스 구동칩에 포함된 내부 클럭 발생부는 클럭 트레이닝 동작이 완료되면, 전기적으로 연결된 후속 소스 구동칩의 내부 클럭 발생부에 활성화 상태의 락 신호(Lk)를 출력한다.
실시 예에 따르면, 마지막 소스 구동칩에 포함된 내부 클럭 발생부는 클럭 트레이닝 동작이 완료되면, 활성화 상태의 락 신호(Lk)를 타이밍 컨트롤러(100)에 피드백한다.
이 후, 타이밍 컨트롤러(100)는 마지막 소스 구동칩으로부터 수신된 활성화 상태의 락 신호(Lk)에 응답하여 영상 신호들(R'G'B') 및 데이터 제어신호(D-CS)를 각 소스 구동칩에 전송하기 시작한다.
도 4는 도 2에 도시된 필터부를 보여주는 블록도이다.
도 4를 참조하면, 필터부(330)는 제1 검출부(331), 제2 검출부(332), 및 비교부(333)를 포함한다.
제1 및 제2 검출부들(331, 332)은 타이밍 컨트롤러(100, 도1 참조)로부터 출력된 클럭 동기 신호(SFC)를 각각 수신한다. 제1 검출부(331)는 클럭 동기 신호(SFC)에 응답하여 제1 검출 신호(P1)를 출력한다. 제2 검출부(332)는 클럭 동기 신호(SFC)에 응답하여 제2 검출 신호(P2)를 출력한다. 여기서, 제1 및 제2 검출 신호들(P1, P2)은 내부 클럭 발생부(340)로부터 CDR 동작이 수행되기 위한 제어신호일 수 있다. 즉, 제1 및 제2 검출 신호들(P1, P2)이 활성화 상태일 경우, 내부 클럭 발생부(340)는 CDR 동작을 수행하며, 제1 및 제2 검출 신호들(P1, P2)이 비활성화 상태일 경우, 내부 클럭 발생부(340)는 CDR 동작을 수행하지 않는다.
자세하게, 제1 검출부(331)는 제1 기준 전압(Vs1, 도5 참조) 및 제2 기준 전압(Vs2, 도5 참조)에 기반하여, 제1 검출 신호(P1)의 활성화 상태를 결정할 수 있다. 제1 검출부(331)는 클럭 동기 신호(SFC)의 레벨이 제1 기준 전압(Vs1)보다 낮을 경우, 활성화 상태의 제1 검출 신호(P1)를 출력할 수 있다. 이와 반대로, 제1 검출부(331)는 클럭 동기 신호(SFC)의 레벨이 제2 기준 전압(Vs2)보다 높을 경우, 비활성화 상태의 제1 검출 신호(P1)를 출력할 수 있다.
제2 검출부(332)는 제1 기준 전압(Vs1) 및 제2 기준 전압(Vs2)에 기반하여, 제2 검출 신호(P2)의 활성화 상태를 결정할 수 있다. 마찬가지로, 제2 검출부(332)는 클럭 동기 신호(SFC)의 레벨이 제1 기준 전압(Vs1)보다 낮을 경우, 활성화 상태의 제2 검출 신호(P2)를 출력할 수 있다. 이와 반대로, 제2 검출부(332)는 클럭 동기신호(SFC)의 레벨이 제2 기준 전압(Vs2)보다 높을 경우, 비활성화 상태의 제2 검출 신호(P2)를 출력할 수 있다.
특히, 실시 예에 따르면, 제2 검출부(332)는 미리 설정된 소정의 시간 동안 동일한 상태의 제2 검출 신호(P2)를 출력할 수 있다.
예를 들어, 클럭 동기 신호(SFC)가 제1 기준 전압(Vs1)보다 낮은 레벨로 천이될 경우, 제2 검출부(332)는 활성화 상태의 제2 검출 신호(P2)를 출력한다. 이 후, 제2 검출부(332)는 미리 설정된 소정의 시간 동안 활성화 상태의 제2 검출 신호(P2)를 지속적으로 출력한다. 즉, 제2 검출부(332)는 클럭 동기 신호(SFC)의 레벨이 천이된 후, 소정의 시간 동안 지속되는 제2 검출 신호(P2)를 출력할 수 있다. 제2 검출부(332)는 소정의 시간이 지난 후, 클럭 동기 신호(SFC)의 레벨 변화를 다시 감지함으로써, 새로운 제2 검출 신호(P2)를 출력할 수 있다.
이와 반대로, 클럭 동기 신호(SFC)가 제2 기준 전압(Vs2)보다 높은 레벨로 천이될 경우, 제2 검출부(332)는 비활성화 상태의 제2 검출 신호(P2)를 출력한다. 이 후, 제2 검출부(332)는 미리 설정된 소정의 시간 동안 비활성화 상태의 제2 검출 신호(P2)가 지속적으로 출력되도록 제어할 수 있다.
비교부(333)는 제1 검출부(331)로부터 제1 검출 신호(P1)를 수신하고, 제2 검출부(332)로부터 제2 검출 신호(P2)를 수신한다. 비교부(333)는 제1 검출 신호(P1) 및 제2 검출 신호(P2)의 활성화 상태를 서로 비교하고, 비교 결과에 따라 동작 신호(D)를 출력한다.
실시 예에 따르면, 비교부(333)는 제1 검출 신호(P1) 및 제2 검출 신호(P2)들이 모두 활성화 상태로 판단될 경우, 활성화 상태의 동작 신호(D)를 출력한다. 그 결과, 내부 전압 발생부(340)는 활성화 상태의 동작 신호(D)에 응답하여, 클럭 트레이닝 동작을 수행할 수 있다.
실시 예에 따르면, 비교부(333)는 제1 검출 신호(P1) 및 제2 검출 신호(P2)들이 모두 비활성화 상태로 판단될 경우, 비활성화 상태의 동작 신호(D)를 출력한다. 그 결과, 내부 전압 발생부(340)는 비활성화 상태의 동작 신호(D)에 응답하여, 클럭 트레이닝 동작을 수행하지 않는다.
실시 예에 따르면, 비교부(333)는 제1 검출 신호(P1) 및 제2 검출 신호(P2)들의 활성화 상태가 서로 다른 것으로 판단될 경우, 클럭 동기 신호(SFC)에 글리치가 발생된 것으로 판단한다. 이 경우, 비교부(333)는 제1 및 제2 검출 신호들(P1, P2)의 활성화 상태가 같았던 가장 최근의 동작 신호(D)를 지속적으로 출력한다.
일반적으로, 외부 특성으로 인해, 클럭 동기 신호(SFC)가 천이되는 시점에서 글리치가 발생될 수 있다. 그 결과, 클럭 동기 신호(SFC)가 천이되는 시점에서, 제1 검출부(311)로부터 출력되는 제1 검출 신호(P1)의 활성화 상태도 변동될 수 있다.
그러나, 상술된 바와 같이, 본 발명에 따른 제2 검출부(332)는 클럭 동기 신호(SFC)가 천이된 후, 소정의 시간 동안 지속된 제2 검출 신호(P2)를 출력한다. 따라서, 제1 및 2 검출 신호들(P1, P2)의 활성화 상태가 서로 다른 경우, 비교부(333)는 제1 및 제2 검출 신호들(P1, P2)의 활성화 상태가 같았던 가장 최근의 동작 신호(D)를 계속하여 출력한다.
도 5는 도 4에 도시된 필터부에 제공되는 클럭 동기 신호를 보여주는 그래프이다. 도 6은 도 5에 도시된 필터부의 제1 천이구간에 따른 동작을 보여주는 표이다. 도 7은 도 5에 도시된 필터부의 제2 천이구간에 따른 동작을 보여주는 표이다.
도 4 내지 도 7를 참조하면, 타이밍 컨트롤러(100, 도1 참조)로부터 출력되는 클럭 동기 신호(SFC)가 필터부(330)에 제공되는 동작을 보여준다. 특히, 도 5에 도시된 바와 같이, 클럭 동기 신호(SFC)는 제1 프레임(Fn-1) 및 제1 프레임(Fn-1)에 후속되는 제2 프레임(Fn) 간에 형성된 블랭크 구간(Vk)에서 활성화될 수 있다. 즉, 클럭 동기 신호(SFC)는 영상이 표시되는 제1 프레임(Fn-1) 및 제2 프레임(Fn)들 동안, 비활성화 상태를 유지한다. 이와 반대로, 클럭 동기 신호(SFC)는 블랭크 구간(Vk) 동안, 활성화 상태를 유지한다. 이하에서, 활성화 상태는 로우 레벨(LOW)로 설명되며, 비활성화 상태는 하이 레벨(HIGH)로 설명된다.
또한, 제1 및 제2 구간들(T1, T2)은 제1 천이 구간으로 설명되며, 제4 및 제5 구간들(T4, 5)은 제2 천이 구간으로 설명된다. 제1 천이 구간은 클럭 동기 신호(SFC)가 비활성화 상태에서 활성화 상태로 천이되는 구간일 수 있다. 제2 천이 구간은 클럭 동기 신호(SFC)가 활성화 상태에서 비활성화 상태로 천이되는 구간일 수 있다.
자세하게, 도 5 및 도 6을 참조하면, 제1 구간(T1)에서, 타이밍 컨트롤러(100, 도1 참조)는 클럭 동기 신호(SFC)가 하이 레벨(HIGH)에서 로우 레벨(LOW)로 천이되도록 제어한다. 즉, 타이밍 컨트롤러(100)는 각 소스 구동칩에서 클럭 트레이닝 동작이 수행되기 위한 클럭 동기 신호(SFC)를 출력한다.
이 경우, 클럭 동기 신호(SFC)의 전압 레벨이 제1 기준 전압(Vs1)보다 낮아짐에 따라, 제1 검출부(331)는 로우 레벨(LOW)의 제1 검출 신호(P1)를 출력한다. 마찬가지로, 제2 검출부(332)는 로우 레벨(LOW)의 제2 검출 신호(P2)를 출력한다. 비교부(333)는 제1 및 제2 검출 신호들(P1, P2)의 레벨이 동일함에 따라, 로우 레벨(LOW)에 따른 동작 신호(D)를 출력한다. 그 결과, 내부 클럭 발생부(340)는 로우 레벨(LOW)의 동작 신호(D)에 응답하여 클럭 트레이닝 동작을 수행한다.
제2 구간(T2)에서, 외부 특성에 따른 글리치가 클럭 동기 신호(SFC)에 발생된 것으로 가정한다. 이하에서, 제2 구간(T2)과 같이, 글리치에 따라 클럭 동기 신호(SFC)의 전압 레벨이 변동된 경우, 이에 대한 파형은 글리치 파형으로 설명된다. 이 경우, 클럭 동기 신호(SFC)에 발생된 글리치에 의해, 클럭 동기 신호(SFC)가 로우 레벨(LOW)에서 하이 레벨(HIGH)로 천이된다. 그 결과, 클럭 동기 신호(SFC)의 전압 레벨이 제2 기준 전압(Vs2)보다 높아짐에 따라, 제1 검출부(331)는 하이 레벨(HIGH)의 제1 검출 신호(P1)를 출력한다.
그러나, 본 발명에 따른 제2 검출부(332)는 클럭 동기 신호(SFC)가 천이된 후, 미리 설정된 소정의 시간 동안 지속된 기준 전압을 출력한다. 이로 인해, 제2 검출부(332)는 글리치가 발생된 클럭 동기 신호(SFC)에 따라, 하이 레벨(HIGH)의 제2 검출 신호(P2)를 출력하는 것이 아닌, 로우 레벨(LOW)의 제2 검출 신호(P2)를 지속적으로 출력한다.
여기서, 미리 설정된 소정의 시간은, 클럭 동기 신호(SFC)의 레벨이 비활성화 상태에서 활성화 상태로 완전히 천이되는데 필요한 시간보다 길게 설정될 수 있다. 여기서, 클럭 동기 신호(SFC)에 발생되는 글리치는, 클럭 동기 신호(SFC)의 레벨이 비활성화 상태에서 활성화 상태로 완전히 천이되는데 필요한 최소 시간 이전에 발생되는 것으로 설명될 수 있다. 즉, 미리 설정된 소정의 시간은 글리치가 발생되는 클럭 동기 신호(SFC)의 초기 천이 시간보다 길게 설정될 수 있다.
이 경우, 비교부(333)는 제1 및 제2 검출 신호들(P1, P2)의 레벨이 서로 다름에 따라, 제1 및 제2 검출 신호들(P1, P2)의 활성화 상태가 같았던 가장 최근의 동작 신호(D)를 동작 신호(D)를 출력한다. 따라서, 비교부(333)는 로우 레벨(LOW)에 따른 동작 신호(D)를 출력할 수 있다. 그 결과, 내부 클럭 발생부(340)는 로우 레벨(LOW)의 동작 신호(D)에 응답하여 클럭 트레이닝 동작을 계속하여 수행할 수 있다.
제3 구간(T3)에서, 클럭 동기 신호(SFC)가 로우 레벨(LOW) 상태를 유지함에 따라, 비교부(333)는 로우 레벨(LOW)에 따른 동작 신호(D)를 지속적으로 출력한다. 따라서, 내부 클럭 발생부(340)는 로우 레벨(LOW)의 동작 신호(D)에 응답하여 클럭 트레이닝 동작을 계속하여 수행한다.
도 5 및 도 7을 참조하면, 제4 구간(T4)에서, 내부 클럭 발생부(340)로부터 클럭 트레이닝 동작이 완료됨에 따라, 타이밍 컨트롤러(100)는 클럭 동기 신호(SFC)가 로우 레벨(LOW)에서 하이 레벨(HIGH)로 천이되도록 제어한다.
이 경우, 클럭 동기 신호(SFC)의 전압 레벨이 제2 기준 전압(Vs2)보다 높아짐에 따라, 제1 검출부(331)는 하이 레벨(HIGH)의 제1 검출 신호(P1)를 출력한다. 마찬가지로, 제2 검출부(332)는 하이 레벨(HIGH)의 제2 검출 신호(P2)를 출력한다. 비교부(333)는 제1 및 제2 검출 신호들(P1, P2)의 레벨이 동일함에 따라, 하이 레벨(HIGH)에 따른 동작 신호(D)를 출력한다. 그 결과, 내부 클럭 발생부(340)는 하이 레벨(HIGH)의 동작 신호(D)에 응답하여 클럭 트레이닝 동작을 수행하지 않는다.
제5 구간(T5)에서, 외부 특성에 따른 글리치가 클럭 동기 신호(SFC)에 발생된 것으로 가정한다. 이 경우, 클럭 동기 신호(SFC)에 발생된 글리치에 의해, 클럭 동기 신호(SFC)가 하이 레벨(HIGH)에서 로우 레벨(LOW)로 천이된다. 그 결과, 클럭 동기 신호(SFC)의 전압 레벨이 제1 기준 전압(Vs1)보다 낮아짐에 따라, 제1 검출부(331)는 로우 레벨(LOW)의 제1 검출 신호(P1)를 출력할 수 있다.
그러나, 본 발명에 따른 제2 검출부(332)는 클럭 동기 신호(SFC)가 천이된 후, 미리 설정된 소정의 시간 동안 지속된 기준 전압을 출력한다. 이로 인해, 제2 검출부(332)는 글리치가 발생된 클럭 동기 신호(SFC)에 따라, 로우 레벨(LOW)의 제2 검출 신호(P2)를 출력하는 것이 아닌, 하이 레벨(HIGH)의 제2 검출 신호(P2)를 지속적으로 출력한다.
이 경우, 비교부(333)는 제1 및 제2 검출 신호들(P1, P2)의 레벨이 서로 다름에 따라, 제1 및 제2 검출 신호들(P1, P2)의 활성화 상태가 같았던 가장 최근의 동작 신호(D)를 동작 신호(D)를 출력한다. 따라서, 비교부(333)는 하이 레벨(HIGH)에 따른 동작 신호(D)를 출력할 수 있다. 그 결과, 내부 클럭 발생부(340)는 하이 레벨(HIGH)의 동작 신호(D)에 응답하여 클럭 트레이닝 동작을 수행하지 않는다.
이 후 구간에서, 타이밍 컨트롤러(100)는 영상이 표시되는 제2 구간(Fn) 동안, 클럭 동기 신호(SFC)가 로우 레벨(LOW)에서 하이 레벨(HIGH)로 유지되도록 제어한다. 즉, 타이밍 컨트롤러(100)는 클럭 동기 신호(SFC)가 하이 레벨(HIGH)로 유지되는 동안, 영상 신호들 및 구동 신호들을 출력할 수 있다.
상술된 바와 같이, 본 발명에 따른 각 소스 구동칩은 타이밍 컨트롤러(100)로부터 출력되는 클럭 동기 신호(SFC)에 응답하여, 클럭 트레이닝 동작을 수행한다. 이 경우, 각 소스 구동칩에 포함된 필터부를 통해 글리치에 따른 클럭 동기 신호(SFC)의 레벨이 천이되지 않도록 제어될 수 있다. 그 결과, 각 소스 구동칩은 클럭 동기 신호(SFC)의 활성화 상태에 응답하여, 클럭 트레이닝 동작을 정상적으로 수행할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 구동 회로 기판 300: 데이터 구동부
200: 게이트 구동부 400: 표시패널
310: 게이트 구동칩
320: 소스 회로 기판
330: 필터부
340: 내부 클럭 발생부

Claims (15)

  1. 클럭 데이터 리커버리 동작을 위한 클럭 동기 신호를 출력하는 타이밍 컨트롤러; 및
    상기 클럭 동기 신호에 응답하여 상기 클럭 데이터 리커버리 동작을 수행하는 복수의 소스 구동칩을 포함하되,
    각 소스 구동칩은,
    상기 클럭 동기 신호의 전압 레벨에 응답하여 제1 검출 신호 및 제2 검출 신호들의 활성화 상태를 각각 판단하고, 상기 제1 및 제2 검출 신호들의 비교 결과에 따른 동작 신호를 출력하는 필터부; 및
    상기 동작 신호의 활성화 상태에 응답하여 상기 클럭 데이터 리커버리 동작을 수행하는 내부 클럭 발생부를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들이 활성화 상태로 각각 판단될 경우, 활성화 상태의 상기 동작 신호를 출력하는 표시장치.
  3. 제 1 항에 있어서,
    상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들이 비활성화 상태로 각각 판단될 경우, 비활성화 상태의 상기 동작 신호를 출력하는 표시장치.
  4. 제 1 항에 있어서,
    상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들의 활성화 상태가 서로 다른 것으로 판단될 경우, 상기 제1 및 제2 검출 신호들의 활성화 상태가 같았던 가장 최근의 동작 신호를 출력하는 표시장치.
  5. 제 1 항에 있어서,
    상기 필터부는,
    상기 제1 검출 신호를 출력하는 제1 검출부; 및
    상기 제2 검출 신호를 출력하는 제2 검출부를 포함하되,
    상기 제1 및 제2 검출부들은 제1 기준 전압 및 제2 기준 전압을 기반으로, 활성화 또는 비활성화 상태의 상기 제1 및 제2 검출 신호들을 출력하는 표시장치.
  6. 제 5 항에 있어서,
    상기 클럭 동기 신호가 제1 레벨에서 제2 레벨로 천이되는 천이 구간에서,
    상기 제1 검출부는 상기 제1 및 제2 기준 전압들에 기반하여, 상기 제2 레벨의 클럭 동기 신호에 해당하는 상기 제1 검출 신호를 출력하는 표시장치.
  7. 제 5 항에 있어서,
    상기 클럭 동기 신호가 제1 레벨에서 제2 레벨로 천이되는 천이 구간에서,
    상기 제2 검출부는 상기 제1 및 제2 기준 전압들에 기반하여, 상기 제2 레벨의 클럭 동기 신호에 해당하는 상기 제2 검출 신호를 미리 설정된 소정의 시간 동안 지속적으로 출력하는 표시장치.
  8. 제 5 항에 있어서,
    상기 필터부는 상기 제1 검출 신호 및 상기 제2 검출 신호들의 활성화 상태를 비교하는 비교부를 더 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 비교부는 상기 제1 검출 신호 및 상기 제2 검출 신호들의 각 활성화 상태에 기반하여, 상기 동작 신호를 출력하는 표시장치.
  10. 제 1 항에 있어서,
    상기 내부 클럭 발생부는 상기 클럭 데이터 리커버리 동작의 완료 시에, 락 신호를 출력하는 표시장치.
  11. 제 10 항에 있어서,
    상기 각 소스 구동칩에 포함된 내부 클럭 발생부는 전기적으로 연결된 후속 소스 구동칩의 내부 클럭 발생부에 상기 락 신호를 출력하는 표시장치.
  12. 제 10 항에 있어서,
    상기 소스 구동칩들 중 어느 하나의 소스 구동칩에 포함된 내부 클럭 발생부는 상기 타이밍 컨트롤러와 전기적으로 연결되는 표시장치.
  13. 제 12 항에 있어서,
    상기 어느 하나의 하나의 소스 구동칩에 포함된 내부 클럭 발생부는 상기 락 신호를 상기 타이밍 컨트롤러에 피드백하는 표시장치.
  14. 제 1 항에 있어서,
    복수의 프레임들에 따라 영상을 표시하는 표시패널을 더 포함하는 표시장치.
  15. 제 14 항에 있어서,
    상기 타이밍 컨트롤러는 각 프레임들 간에 형성된 블랭크 구간에 상기 활성화 상태의 클럭 동기 신호를 출력하는 표시장치.

KR1020150011524A 2015-01-23 2015-01-23 표시장치 KR20160091518A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150011524A KR20160091518A (ko) 2015-01-23 2015-01-23 표시장치
US14/791,065 US9691316B2 (en) 2015-01-23 2015-07-02 Display device capable of clock synchronization recovery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011524A KR20160091518A (ko) 2015-01-23 2015-01-23 표시장치

Publications (1)

Publication Number Publication Date
KR20160091518A true KR20160091518A (ko) 2016-08-03

Family

ID=56433778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011524A KR20160091518A (ko) 2015-01-23 2015-01-23 표시장치

Country Status (2)

Country Link
US (1) US9691316B2 (ko)
KR (1) KR20160091518A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102482393B1 (ko) * 2016-04-26 2022-12-29 삼성디스플레이 주식회사 표시장치
KR102418971B1 (ko) * 2017-11-15 2022-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN114743488A (zh) * 2018-01-30 2022-07-12 联咏科技股份有限公司 可侦测干扰的时序控制器
US10699618B2 (en) * 2018-05-03 2020-06-30 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
KR102495319B1 (ko) * 2018-09-21 2023-02-03 삼성디스플레이 주식회사 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법
JP7270422B2 (ja) * 2019-03-14 2023-05-10 ラピスセミコンダクタ株式会社 表示装置及び表示ドライバ
US11228380B2 (en) * 2019-10-29 2022-01-18 Keysight Technologies, Inc. Bit error ratio (BER) measurement including forward error correction (FEC) on back channel

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614314B2 (en) * 2001-12-03 2003-09-02 Gennum Corporation Non-linear phase detector
JP2006047953A (ja) 2004-06-28 2006-02-16 Fujitsu Hitachi Plasma Display Ltd 半導体集積回路、駆動回路及びプラズマディスプレイ装置
JP2007041437A (ja) 2005-08-05 2007-02-15 Sharp Corp 表示装置
KR101492563B1 (ko) 2008-08-20 2015-03-12 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 갖는 표시장치
JP5796944B2 (ja) * 2010-10-04 2015-10-21 ラピスセミコンダクタ株式会社 表示パネル駆動装置
KR101803575B1 (ko) 2011-07-15 2017-11-30 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR101918627B1 (ko) 2012-04-04 2018-11-15 삼성전자 주식회사 데이터 수신장치 및 그 테스트 방법
KR101995290B1 (ko) * 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
GB2508052A (en) 2012-11-18 2014-05-21 Nds Ltd Glitch resistant device
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
TWI542156B (zh) * 2014-05-09 2016-07-11 瑞昱半導體股份有限公司 時脈資料回復電路與方法以及等化訊號分析電路與方法

Also Published As

Publication number Publication date
US9691316B2 (en) 2017-06-27
US20160217768A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
KR20160091518A (ko) 표시장치
US10679546B2 (en) Timing controller, display apparatus having the same and signal processing method thereof
US8390613B2 (en) Display driver integrated circuits, and systems and methods using display driver integrated circuits
US7627799B2 (en) Panel driving circuit that generates panel test pattern and panel test method thereof
CN1909054B (zh) 液晶显示器以及驱动该液晶显示器的方法
KR100365497B1 (ko) 액정표시장치 및 그 구동방법
JP2008176269A (ja) 表示装置及びこの駆動方法
JP2014130354A (ja) 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法
US8698857B2 (en) Display device having a merge source driver and a timing controller
KR102242104B1 (ko) 표시장치
US10388209B2 (en) Interface circuit
JP2008129576A (ja) 液晶表示装置及びその駆動方法
CN103677383A (zh) 提升触控取样率的方法及触控显示装置
KR20180014328A (ko) 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
JP2009109955A (ja) マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置
KR20130090616A (ko) 표시 장치 및 그 구동 방법
CN109427276B (zh) 显示装置、时序控制电路及其信号重建方法
KR20220034286A (ko) 표시 장치 및 이를 이용한 터치 구동부의 안정화 캐패시터 탈락 검출 방법
US20090033650A1 (en) Video processing method, video display device and its timing controller
KR20160044144A (ko) 표시장치 및 그것의 구동 방법
KR20150047964A (ko) 표시 장치 및 그 구동 방법
KR102243676B1 (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
US20080297544A1 (en) Method for detecting resolution and timing controller
US9245473B2 (en) Display device and driving method thereof
CN113012617B (zh) 显示装置、显示驱动电路及显示驱动方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application