KR102418971B1

KR102418971B1 - 표시 장치 및 그 구동 방법

Info

Publication number: KR102418971B1
Application number: KR1020170152545A
Authority: KR
Inventors: 이재한; 김명수; 강선구; 김보연; 박동원; 임태곤; 조정환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2017-11-15
Filing date: 2017-11-15
Publication date: 2022-07-11
Also published as: CN109785806B; KR20190055870A; US20190147831A1; US10762816B2; CN109785806A

Abstract

본 발명의 한 실시예에 따르면 표시 장치는, 제1 기간 내에 데이터/클록 신호 라인을 통해서 클록 트레이닝 패턴을 공급하고, 제2 기간 내에 상기 데이터/클록 신호 라인을 통해서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 공급하는 타이밍 제어부; 상기 제1 기간 내에 상기 클록 트레이닝 패턴을 이용하여 클록 신호를 생성하고, 상기 제2 기간 내에 상기 클록 신호를 이용하여 상기 복수의 픽셀 데이터를 추출하여 복수의 데이터 전압을 생성하는 데이터 구동부; 및 상기 복수의 데이터 전압에 대응하는 계조로 발광하는 복수의 화소를 포함하는 화소부를 포함하고, 상기 데이터 구동부는 상기 제2 기간 내에 상기 클록 신호의 잠금 실패 여부를 피드백 라인을 통해서 상기 타이밍 제어부로 피드백 하고, 상기 타이밍 제어부는 상기 클록 신호의 잠금 실패를 피드백 받는 경우 상기 클록 트레이닝 패턴을 재공급한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 전계 발광 표시 장치(Organic Light Emitting Display Device) 등, 표시 장치의 사용이 증가하고 있다.

표시 장치는 각 화소에 목적하는 계조를 표현할 수 있는 데이터 전압을 기입하고, 데이터 전압에 대응하여 유기 발광 다이오드를 발광시키거나 액정의 배향을 조정하여 백라이트 광을 편광시킴으로써 목적하는 화상을 사용자에게 표시한다.

데이터 전압은 데이터 구동부로부터 생성되는데, 데이터 구동부가 안정적으로 복수의 데이터 전압을 생성하기 위해서는 타이밍 제어부로부터 공급되는 복수의 픽셀 데이터를 클록 신호를 이용하여 정확하게 샘플링하는 것이 중요하다.

데이터 구동부는, 제품에 따라서, 클록 데이터 복원 회로(clock data recovery circuit, CDR circuit)를 이용하여 클록 트레이닝 패턴으로부터 클록 신호를 복원해낼 수 있다.

기존의 클록 데이터 복원 회로는 클록 트레이닝 패턴이 공급되는 수직 블랭크 기간 동안에만 동작하고, 복수의 화소가 발광하는 액티브 데이터 기간에는 동작하지 않음으로써, 액티브 데이터 기간에 외부 정전기(ESD stress) 등으로 인해 클록 신호의 잠금이 해제되는 경우 표시 불량이 발생하게 된다. 이러한 표시 불량은 다음 클록 트레이닝 패턴이 공급되기 전까지 계속되는 문제점이 있다.

해결하고자 하는 기술적 과제는, 수직 블랭크 기간뿐만 아니라 액티브 데이터 기간에도, 클록 신호의 잠금 실패 시 클록 신호의 즉시 복원이 가능한 표시 장치 및 그 구동 방법을 제공하는 데 있다.

본 발명의 한 실시예에 따른 표시 장치는, 제1 기간 내에 데이터/클록 신호 라인을 통해서 클록 트레이닝 패턴을 공급하고, 제2 기간 내에 상기 데이터/클록 신호 라인을 통해서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 공급하는 타이밍 제어부; 상기 제1 기간 내에 상기 클록 트레이닝 패턴을 이용하여 클록 신호를 생성하고, 상기 제2 기간 내에 상기 클록 신호를 이용하여 상기 복수의 픽셀 데이터를 추출하여 복수의 데이터 전압을 생성하는 데이터 구동부; 및 상기 복수의 데이터 전압에 대응하는 계조로 발광하는 복수의 화소를 포함하는 화소부를 포함하고, 상기 데이터 구동부는 상기 제2 기간 내에 상기 클록 신호의 잠금 실패 여부를 피드백 라인을 통해서 상기 타이밍 제어부로 피드백 하고, 상기 타이밍 제어부는 상기 클록 신호의 잠금 실패를 피드백 받는 경우 상기 클록 트레이닝 패턴을 재공급한다.

상기 데이터 구동부는 상기 제1 기간 내에 상기 클록 트레이닝 패턴과 주파수가 대응하는 복수의 위상 신호를 생성하고, 상기 복수의 위상 신호를 이용하여 상기 클록 신호를 생성할 수 있다.

상기 데이터 구동부는 상기 제2 기간 내에 상기 복수의 위상 신호 중 상기 클록 트레이닝 패턴과 위상이 대응하는 제1 위상 신호를 이용하여 상기 클록 신호의 잠금 실패 여부를 검출할 수 있다.

상기 복수의 픽셀 데이터 및 상기 복수의 데이터 제어 신호는 각 단위 데이터열 마다 천이 비트를 포함하고, 상기 단위 데이터열의 주기는 상기 제1 위상 신호의 주기와 대응할 수 있다.

상기 데이터 구동부는 상기 천이 비트와 상기 제1 위상 신호의 천이 시점의 대응 여부를 검출함으로써 상기 클록 신호의 잠금 실패 여부를 검출할 수 있다.

상기 데이터 구동부는 상기 제1 기간 내에 상기 피드백 라인과 연결되고 상기 클록 신호의 잠금 여부를 출력하는 잠금 검출기; 및 상기 제2 기간 내에 상기 피드백 라인과 연결되고 상기 클록 신호의 잠금 여부를 출력하는 천이 검출기를 포함할 수 있다.

상기 데이터 구동부는 상기 제1 기간 내에 상기 클록 트레이닝 패턴과 주파수가 대응하는 복수의 위상 신호를 생성하고, 상기 복수의 위상 신호를 이용하여 상기 클록 신호를 생성하는 전압 제어 발진기를 더 포함할 수 있다.

상기 데이터 구동부는 상기 복수의 위상 신호 중 적어도 하나와 상기 클록 트레이닝 패턴을 비교하여 제1 업(up) 신호 또는 제1 다운(down) 신호를 생성하는 위상 주파수 검출기; 및 상기 클록 신호와 상기 복수의 픽셀 데이터 및 상기 복수의 데이터 제어 신호를 비교하여 제2 업 신호 또는 제2 다운 신호를 생성하는 위상 검출기를 더 포함할 수 있다.

상기 데이터 구동부는 상기 잠금 검출기의 출력 신호에 따라, 상기 위상 주파수 검출기의 출력 신호 및 상기 위상 검출기의 출력 신호 중 하나를 선택적으로 출력하는 멀티플렉서를 더 포함할 수 있다.

상기 데이터 구동부는 상기 멀티플렉서로부터 출력되는 상기 제1 및 상기 제2 업 신호에 따라 전하 공급을 증가시키고, 상기 제1 및 제2 다운 신호에 따라 전하 공급을 감소시키는 차지 펌프를 더 포함할 수 있다.

상기 데이터 구동부는 상기 전하 공급에 따라 제어 전압을 생성하는 루프 필터를 더 포함하고, 상기 전압 제어 발진기는 상기 제어 전압에 따라 상기 복수의 위상 신호를 생성할 수 있다.

본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 제1 기간 내에 타이밍 제어부가 데이터/클록 신호 라인을 통해서 클록 트레이닝 패턴을 공급하고, 데이터 구동부가 상기 클록 트레이닝 패턴을 이용하여 클록 신호를 생성하는 단계; 제2 기간 내에 상기 타이밍 제어부가 상기 데이터/클록 신호 라인을 통해서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 공급하고, 상기 데이터 구동부가 상기 클록 신호를 이용하여 상기 복수의 픽셀 데이터를 추출하여 복수의 데이터 전압을 생성하는 단계; 및 화소부가 상기 복수의 데이터 전압에 대응하는 계조로 복수의 화소를 발광 시키는 단계를 포함하고, 상기 데이터 구동부는 상기 제2 기간 내에 상기 클록 신호의 잠금 실패 여부를 피드백 라인을 통해서 상기 타이밍 제어부로 피드백 하고, 상기 타이밍 제어부는 상기 클록 신호의 잠금 실패를 피드백 받는 경우 상기 클록 트레이닝 패턴을 재공급한다.

본 발명에 따른 표시 장치 및 그 구동 방법은 수직 블랭크 기간뿐만 아니라 액티브 데이터 기간에도, 클록 신호의 잠금 실패 시 클록 신호의 즉시 복원이 가능하다.

도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 데이터 구동부를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 드라이버 유닛을 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 전압 제어 발진기의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 한 실시예에 따른 1 프레임 동안 데이터/클록 신호 라인을 통해서 공급되는 신호를 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 클록 트레이닝 패턴을 설명하기 위한 도면이다.
도 7은 본 발명의 한 실시예에 따른 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 설명하기 위한 도면이다.
도 8은 본 발명의 한 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 또한, 각 도면을 설명하면서 동일한 참조부호를 동일할 수 있는 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.

도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 화소부(150), 타이밍 제어부(110), 주사 구동부(120), 및 데이터 구동부(140)를 포함할 수 있다.

타이밍 제어부(110)는 제1 기간 내에 데이터/클록 신호 라인(DCSL)을 통해서 클록 트레이닝 패턴(clock training pattern)을 공급하고, 제2 기간 내에 데이터/클록 신호 라인(DCSL)을 통해서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 공급할 수 있다.

구체적으로, 타이밍 제어부(110)는 외부로부터 입력된 외부 영상 신호(RGB)를 데이터 구동부(140)의 사양에 맞는 픽셀 데이터로 변환하여 데이터 구동부(140)로 공급할 수 있다. 픽셀 데이터는 제2 기간 내에 데이터/클록 신호 라인(DCSL)을 통해 데이터 구동부(140)로 공급될 수 있다.

또한, 타이밍 제어부(110)는 외부로부터 입력된 외부 제어 신호(CS)를 이용하여 주사 구동부(120)를 제어하기 위한 주사 제어 신호(SCS) 및 데이터 구동부(140)를 제어하기 위한 데이터 제어 신호를 생성할 수 있다. 데이터 제어 신호는 제2 기간 내에 데이터/클록 신호 라인(DCSL)을 통해 데이터 구동부(140)로 공급될 수 있다.

또한, 타이밍 제어부(110)는 제1 기간 내에 클록 트레이닝 패턴을 데이터/클록 신호 라인(DCSL)을 통해 데이터 구동부(140)로 공급할 수 있다.

제1 기간 및 제2 기간은 서로 다른 기간일 수 있다. 제1 기간은 수직 블랭크 기간(vertical blank period, VBP)이고, 제2 기간은 액티브 데이터 기간(active data period, ADP)일 수 있다. 액티브 데이터 기간은 화소부(150)가 표시할 영상 프레임에 대응하는 픽셀 데이터의 공급 기간이고, 수직 블랭크 기간은 이러한 픽셀 데이터가 공급되지 않고 다음 프레임으로 넘어가는 과도기적 기간일 수 있다. 종래의 표시 장치에서는 수직 블랭크 기간에서만 클록 트레이닝이 수행된다.

타이밍 제어부(110)는 제1 기간 중 클록 트레이닝 패턴을 공급한다는 알림을 위해, 클록 트레이닝 알림 라인(SFC)을 통해서 데이터 구동부(140)로 로우 레벨(low level)의 알림 신호를 공급할 수 있다. 타이밍 제어부(110)는 클록 트레이닝 패턴이 공급되지 않는 경우에는, 클록 트레이닝 알림 라인(SFC)에 하이 레벨(high level)의 알림 신호를 공급할 수 있다.

데이터 구동부(140)는 제1 기간 내에 클록 트레이닝 패턴을 이용하여 클록 신호를 생성하고, 제2 기간 내에 클록 신호를 이용하여 복수의 픽셀 데이터를 추출하여 복수의 데이터 전압을 생성할 수 있다.

본 실시예에 따른 데이터 구동부(140)는 제2 기간 내에 클록 신호의 잠금 실패 여부를 피드백 라인(DSF)을 통해서 타이밍 제어부(110)로 피드백하고, 타이밍 제어부(110)는 클록 신호의 잠금 실패를 피드백 받는 경우 클록 트레이닝 패턴을 재공급할 수 있다. 따라서, 본 실시예에 따르면 표시 장치(10)는 수직 블랭크 기간뿐만 아니라 액티브 데이터 기간에도 클록 신호의 잠금 실패 시 클록 신호의 즉시 복원이 가능하게 된다.

실시예에 따라, 데이터 구동부(140)는 피드백 라인(DSF)을 통해 각 드라이버 유닛(driver unit)의 정보를 타이밍 제어부(110)로 전송할 수 있다. 이러한 드라이버 유닛 정보는 온도, IC 제조사(Integrated Circuit maker), 출력 딜레이, 슬루 레이트(slew rate) 등의 정보를 포함할 수 있다. 데이터 구동부(140)는 드라이버 유닛 정보와 상술한 클록 신호의 잠금 실패 여부를 시분할적으로 피드백 라인(DSF)을 통해 타이밍 제어부(110)로 전송할 수 있다.

데이터 구동부(140)는 생성된 복수의 데이터 전압을 복수의 데이터 라인(D1, D2, D3, D4, ..., Dm)에 인가할 수 있다.

주사 구동부(120)는 주사 제어 신호(SCS)에 응답하여 복수의 스캔 라인(S1, S2, S3, S4, ..., Sn-1, Sn)에 복수의 스캔 신호를 공급할 수 있다. 예컨대, 주사 구동부(120)는 복수의 스캔 라인(S1, S2, S3, S4, ..., Sn-1, Sn)에 스캔 신호들을 순차적으로 공급할 수 있다.

화소부(150)는 복수의 데이터 전압에 대응하는 계조로 발광하는 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 대응하는 데이터 라인(D1, D2, D3, D4, ..., Dm) 및 스캔 라인(S1, S2, S3, S4, ..., Sn-1, Sn)과 연결될 수 있으며, 데이터 라인(D1, D2, D3, D4, ..., Dm) 및 스캔 라인(S1, S2, S3, S4, ..., Sn-1, Sn)을 통해 데이터 전압 및 스캔 신호를 공급받을 수 있다. 표시 장치(10)가 유기 전계 발광 표시 장치인 경우 각 화소(PX)는 유기 발광 다이오드를 포함하며, 표시 장치(10)가 액정 표시 장치의 경우 각 화소(PX)는 액정층을 포함할 수 있다.

도 2는 본 발명의 한 실시예에 따른 데이터 구동부를 설명하기 위한 도면이다.

도 2를 참조하면 본 발명의 한 실시예에 따른 데이터 구동부(140)는 복수의 드라이버 유닛(200)을 포함한다. 각 드라이버 유닛(200)은 드라이버 IC 또는 소스 IC로 불릴 수도 있다.

복수의 드라이버 유닛(200)은 하나의 피드백 라인(DSF)을 공통 버스 라인으로 이용할 수 있고, 하나의 클록 트레이닝 알림 라인(SFC)을 공통 버스 라인으로 이용할 수 있다.

예를 들어, 타이밍 제어부(110)는 클록 트레이닝 패턴을 공급한다는 알림 신호를 하나의 클록 트레이닝 알림 라인(SFC)을 통해서 전체 드라이버 유닛(200)에 동시에 전달할 수 있다.

또한 예를 들어, 복수의 드라이버 유닛(200)은 시분할적으로 하나의 피드백 라인(DSF)을 통해서 드라이버 유닛 정보 또는 클록 신호의 잠금 실패 여부를 타이밍 제어부(110)로 피드백할 수 있다. 어떤 드라이버 유닛(200)이 어느 시점에 피드백 라인(DSF)을 점유할 것인지는 타이밍 제어부(110)에서 공급되는 데이터 제어 신호에 미리 기록되어 있을 수 있다.

복수의 드라이버 유닛(200)은 각자 전용의 데이터/클록 신호 라인(DCSL)으로 타이밍 제어부(110)와 연결될 수 있다. 각 드라이버 유닛(200)의 전용 데이터/클록 신호 라인(DCSL)은 최소 한 개 이상일 수 있다. 예를 들어, 하나의 데이터/클록 신호 라인(DCSL)의 대역폭이 부족한 경우에 이를 보충하기 위하여 각 드라이버 유닛(200)에 복수의 전용 데이터/클록 신호 라인(DCSL)이 구성될 수 있다. 또한, 공통 모드 노이즈 제거를 위해 전용 데이터/클록 신호 라인(DCSL)을 차동 신호 라인으로 구성하는 경우에도, 각 드라이버 유닛(200)은 짝수 개의 데이터/클록 신호 라인(DCSL)이 필요할 수 있다.

도 3은 본 발명의 한 실시예에 따른 드라이버 유닛을 설명하기 위한 도면이고, 도 4는 본 발명의 한 실시예에 따른 전압 제어 발진기의 동작을 설명하기 위한 도면이다.

도 3을 참조하면, 각 드라이버 유닛(200)은 클록 신호 생성기(310)와 데이터 추출기(320)를 포함할 수 있다.

데이터 추출기(320)는 클록 신호 생성기(310)에서 생성된 클록 신호(CLK)를 이용하여 데이터/클록 신호 라인(DCSL)을 통해 공급된 복수의 픽셀 데이터를 샘플링하여 대응하는 복수의 데이터 전압을 생성하고, 이를 화소부(150)에 공급할 수 있다.

클록 신호 생성기(310)는 위상 주파수 검출기(PFD), 잠금 검출기(LD), 위상 검출기(PD), 천이 검출기(ED), 멀티플렉서(MUX), 차지 펌프(CP), 루프 필터(LPF), 및 전압 제어 발진기(VCO)를 포함할 수 있다. 클록 신호 생성기(310)는 클록 데이터 복원 회로(clock data recovery circuit, CDR circuit)일 수 있다.

잠금 검출기(lock detector, LD)는 제1 기간 내에 피드백 라인(DSF)과 연결되고 클록 신호(CLK)의 잠금 여부를 출력할 수 있다. 예를 들어, 제1 기간 중 클록 트레이닝 패턴이 공급되는 기간 동안 클록 트레이닝 알림 라인(SFC)을 통해서 로우 레벨의 알림 신호가 공급되면, 잠금 검출기(LD)와 피드백 라인(DSF) 사이의 스위치(SW1)가 도통되어 잠금 검출기(LD)의 출력 신호(FLOCK1)가 피드백 라인(DSF)을 통해 타이밍 제어부(110)로 전달될 수 있다. 예를 들어, 출력 신호(FLOCK1)가 제1 레벨인 경우 클록 잠금 실패를 가리킬 수 있고, 출력 신호(FLOCK1)가 제2 레벨인 경우 클록 잠금 성공을 가리킬 수 있다.

천이 검출기(edge detector, ED)는 제2 기간 내에 피드백 라인(DSF)과 연결되고 클록 신호(CLK)의 잠금 여부를 출력할 수 있다. 예를 들어, 클록 트레이닝 패턴이 공급되지 않는 제2 기간에는 클록 트레이닝 알림 라인(SFC)을 통해서 하이 레벨의 알림 신호가 공급될 수 있다. 이때, 천이 검출기(ED)와 피드백 라인(DSF) 사이의 스위치(SW2)가 도통되어 천이 검출기(ED)의 출력 신호(FLOCK2)가 피드백 라인(DSF)을 통해 타이밍 제어부(110)로 전달될 수 있다. 예를 들어, 출력 신호(FLOCK2)가 제1 레벨인 경우 클록 잠금 실패를 가리킬 수 있고, 출력 신호(FLOCK2)가 제2 레벨인 경우 클록 잠금 성공을 가리킬 수 있다. 천이 검출기(ED)는 제1 기간 중 클록 트레이닝 패턴이 공급되지 않는 기간 동안에도 스위치(SW2)를 통해 피드백 라인(DSF)과 연결될 수도 있다.

전압 제어 발진기(voltage controlled oscillator, VCO)는 제1 기간 내에 클록 트레이닝 패턴과 주파수가 대응하는 복수의 위상 신호를 생성하고, 복수의 위상 신호를 이용하여 클록 신호(CLK)를 생성할 수 있다. 도 5를 참조하면, 전압 제어 발진기(VCO)는 클록 트레이닝 패턴(CTP)과 주파수가 대응하는 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5)를 생성하고, 비교적 저주파 신호인 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5)를 조합하거나 순차적으로 이용하여 비교적 고주파 신호인 클록 신호(CLK)를 생성할 수 있다.

도 4에 도시된 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5)는 다섯 개로 도시되었지만, 그 개수는 제품에 따라 달라질 수 있다. 예를 들어, 10개 이상의 위상 신호가 사용될 수도 있다.

복수의 위상 신호(PS1, PS2, PS3, PS4, PS5) 중 하나(PS3)는 클록 트레이닝 패턴(CTP)과 위상이 동일하거나, 실질적으로 동일할 수 있다. 이러한 위상 신호를 본 실시예에서는 제1 위상 신호(PS3)라고 한다. 제1 위상 신호(PS3)는 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5) 중 클록 트레이닝 패턴(CTP)과 가장 유사한 위상을 가진 신호일 수 있다.

다시 도 3를 참조하면, 천이 검출기(ED)는 제2 기간 내에 이러한 제1 위상 신호(PS3)를 이용하여 클록 신호(CLK)의 잠금 실패 여부를 검출할 수 있다. 제2 기간 내에 데이터 및 클록 신호선(DCSL)에서 공급되는 복수의 픽셀 데이터 및 복수의 데이터 제어 신호는 각 단위 데이터열마다 천이 비트를 포함할 수 있고, 단위 데이터열의 주기는 제1 위상 신호(PS3)의 주기와 대응할 수 있다. 단위 데이터열 및 천이 비트에 대해서는 도 6 이하를 참조하여 후술한다. 천이 검출기(ED)는 이러한 천이 비트와 제1 위상 신호(CS3)의 천이 시점의 대응 여부를 검출함으로써 클록 신호(CLK)의 잠금 실패 여부를 검출할 수 있다.

위상 주파수 검출기(phase frequency detector, PFD)는 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5) 중 적어도 하나와 클록 트레이닝 패턴(CTP)을 비교하여 제1 업(up) 신호 또는 제1 다운(down) 신호를 생성할 수 있다. 클록 트레이닝 패턴(CTP)은 데이터/클록 신호 라인(DCSL)을 통해서 제1 기간 내에 공급될 수 있다. 이후 제2 기간에서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호가 공급될 수 있지만, 이에 따른 위상 주파수 검출기(PFD)의 출력은 멀티플렉서(MUX)를 통과하지 않는다.

위상 검출기(phase detector, PD)는 클록 신호(CLK)와 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 비교하여 제2 업 신호 또는 제2 다운 신호를 생성할 수 있다. 복수의 픽셀 데이터 및 복수의 데이터 제어 신호는 데이터/클록 신호 라인(DCSL)을 통해서 제2 기간 내에 공급될 수 있다. 이후 제1 기간에서 클록 트레이닝 패턴(CTP)이 데이터/클록 신호 라인(DCSL)을 통해서 공급될 수 있지만, 이에 따른 위상 검출기(PD)의 출력은 멀티플렉서(MUX)를 통과하지 않는다.

멀티플렉서(MUX)는 잠금 검출기(LD)의 출력 신호(FLOCK1)에 따라, 위상 주파수 검출기(PFD)의 출력 신호 및 위상 검출기(PD)의 출력 신호 중 하나를 선택적으로 출력한다. 예를 들어, 잠금 검출기(LD)가 클록 잠금 실패를 의미하는 제1 레벨의 출력 신호(FLOCK1)를 출력하는 경우 멀티플렉서(MUX)는 위상 주파수 검출기(PFD)의 출력을 통과시켜 출력할 수 있다. 예를 들어, 잠금 검출기(LD)가 클록 잠금 성공을 의미하는 제2 레벨의 출력 신호(FLOCK1)를 출력하는 경우 멀티플렉서(MUX)는 위상 검출기(PD)의 출력을 통과시켜 출력할 수 있다.

차지 펌프(charge pump, CP)는 멀티플렉서(MUX)로부터 출력되는 제1 및 제2 업 신호에 따라 전하 공급을 증가시키고, 제1 및 제2 다운 신호에 따라 전하 공급을 감소시킬 수 있다.

루프 필터(loop filter, LPF)는, 예를 들어 커패시터를 포함할 수 있는데, 차지 펌프(CP)의 전하 공급량에 맞춰 커패시터 일단에 그라운드 대비 제어 전압을 생성하게 된다. 이러한 제어 전압은 전압 제어 발진기(VCO)에 인가되고, 전압 제어 발진기(VCO)는 제어 전압에 따라 주파수 또는 위상이 제어된 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5)를 생성할 수 있다.

위상 검출기(PD)와 천이 검출기(ED)는 동 시간대에 동작하며 액티브 데이터 기간(제2 기간)에서 데이터/클록 신호 라인(DCSL)의 공급 신호의 위상을 검출한다는 점에서 유사하다. 하지만, 클록 신호(CLK)의 한 주기를 벗어나도록 큰 위상 변경을 일으키는 외부 정전기가 발생하는 경우, 가장 인접한 천이만 비교하는 위상 검출기(PD)는 클록 신호가 틀어졌음을 검출하지 못한다. 또한 위상 검출기(PD)는 데이터/클록 신호 라인(DCSL)에서 공급되는 신호의 천이와 클록 신호(CLK)의 천이를 비교하여 위상을 검출하는데, 데이터/클록 신호 라인(DCSL)에서 공급되는 신호의 각 비트 별 천이가 항상 보장되지는 않는다.

이에 반해, 천이 검출기(ED)는 클록 신호(CLK) 대신 제1 위상 신호(PS3)와 데이터/클록 신호 라인(DCSL)에서 공급되는 신호의 위상을 비교한다. 이때, 제1 위상 신호(PS3)는 그 주기가 단위 데이터열에 대응할 수 있고, 단위 데이터열은 제품마다 다르지만 예를 들어 10 비트일 수 있다.

실시예에 따라 단위 데이터열은 최초 비트로 천이 비트를 항상 포함할 수 있기 때문에, 단위 데이터열의 천이는 항상 보장될 수 있는 장점이 있다.

그 뿐만이 아니라, 단위 데이터열에 대응하는 클록 신호의 복수 주기, 예를 들어 10 주기를 벗어나도록 위상 변경을 일으키는 외부 정전기가 발생하지 않는 이상, 천이 검출기(ED)는 클록 신호가 틀어졌음을 여전히 검출할 수 있는 장점이 있다.

결과적으로, 위상 검출기(PD)는 제2 기간 및 제1 기간의 일부 동안 클록 신호(CLK)의 위상을 전압 제어 발진기(VCO)를 통해서 계속해서 조정하되, 외부 정전기 등으로 인해 위상 검출기(PD)가 검출하지 못하는 큰 위상 틀어짐은 천이 검출기(ED)가 검출하여 타이밍 제어부(110)에 알림으로써, 타이밍 제어부(110)는 클록 트레이닝 패턴(CTP)을 재공급하여 클록 신호(CLK)를 재조정하게 된다.

도 5는 본 발명의 한 실시예에 따른 1 프레임 동안 데이터/클록 신호 라인을 통해서 공급되는 신호를 설명하기 위한 도면이다.

1 프레임은 화소부(150)가 하나의 정지 화상을 표시하는 단위 기간을 의미하며, 복수 개의 프레임이 조합됨으로써 움직이는 동화상이 표시 장치(10)를 통해 표시될 수 있다.

1 프레임은 크게 제1 기간(수직 블랭크 기간) 및 제2 기간(액티브 데이터 기간)을 포함할 수 있다. 전술한 바와 같이, 액티브 데이터 기간은 화소부(150)가 표시할 영상에 대응하는 픽셀 데이터(PXD)의 공급 기간이고, 수직 블랭크 기간은 이러한 픽셀 데이터(PXD)가 공급되지 않고 다음 프레임으로 전환되는 과도기적인 기간일 수 있다.

제1 기간 중에 클록 트레이닝 패턴(CTP)이 데이터 구동부(140)로 공급될 수 있다. 타이밍 제어부(110)는 클록 트레이닝 알림 라인(SFC)에 로우 레벨의 알림 신호를 공급함으로써, 데이터/클록 신호 라인(DCSL)을 통해 클록 트레이닝 패턴(CTP)이 공급됨을 데이터 구동부(140)에 알릴 수 있다. 타이밍 제어부(110)는 나머지 기간에 클록 트레이닝 알림 라인(SFC)에 하이 레벨의 알림 신호를 공급한다.

제2 기간 중에 각 액티브 라인에 대한 복수의 픽셀 데이터(PXD) 및 북수의 데이터 제어 신호(SOL, CONF, HBP)가 데이터 구동부(140)로 공급될 수 있다.

이때 각 액티브 라인은 각 스캔 라인(S1, S2, S3, S4, ..., Sn-1, Sn)에 대응하는 한 화소행의 복수의 픽셀(PX)에 해당할 수 있다.

외부 정전기(ESD1)가 제1 기간 중 클록 트레이닝 패턴(CTP)의 공급 기간 동안에 발생하는 경우, 위상 주파수 검출기(PFD) 및 잠금 검출기(LD)에 의해 클록 신호(CLK)의 잠금이 수행될 수 있다. 잠금 검출(lock detecting)은 제1 위상 신호(PS3)와 클록 트레이닝 패턴(CTP)의 주파수 및 위상이 오차 범위 이내로 대응하는지 여부로 판별할 수 있다.

외부 정전기(ESD2)가 제2 기간 및 클록 트레이닝 패턴(CTP)이 공급되지 않는 제1 기간 동안에 발생하는 경우, 위상 검출기(PD) 또는 천이 검출기(ED)에 의해 클록 신호(CLK)의 잠금이 수행될 수 있다. 잠금 수행 과정은 도 3 및 4에서 전술한 바와 같다.

도 6은 본 발명의 한 실시예에 따른 클록 트레이닝 패턴을 설명하기 위한 도면이다.

도 6을 참조하면 예시적인 클록 트레이닝 패턴(CTP)이 도시되어 있는데, 10 비트(AD, D0, D1, D2, D3, D4, D5, D6, D7, D8)가 단위 데이터열을 이룬다. 각 단위 데이터열은 하이 레벨 대 로우 레벨의 비가 6대 4 및 4대 6을 반복하고 있다. 클록 트레이닝 패턴(CTP)은 제품에 따라 달리 설정될 수 있다.

도 7은 본 발명의 한 실시예에 따른 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 설명하기 위한 도면이다.

도 7을 참조하면 예시적인 픽셀 데이터(PXD) 및 복수의 데이터 제어 신호(HBP, SOL, CONF)가 도시되어 있으며, 10 비트(AD, D0, D1, D2, D3, D4, D5, D6, D7, D8)가 단위 데이터열을 이룬다. 단위 데이터열은 천이 비트(AD)를 포함하고 있다. 제품에 따라 달리 설정될 수 있지만, 천이 비트(AD)는 직전 비트와 레벨이 다르도록 설정될 수 있다. 제품에 따라, 픽셀 데이터(PXD)에 한해서는 이후 비트와 레벨이 다르도록 설정될 수도 있다.

데이터 제어 신호(horizontal blank period, HBP)는 액티브 라인을 변경하는 과도기임을 드라이버 유닛(200)에 알릴 수 있다. 본 실시예에서는 데이터 제어 신호(HBP)의 단위 데이터열이 1110011000으로 구성되었지만, 이는 제품에 따라 달라질 수 있다.

데이터 제어 신호(start of line, SOL)는 변경된 액티브 라인에 대한 신호의 공급이 시작됨을 드라이버 유닛(200)에 알릴 수 있다. 본 실시예에서는 데이터 제어 신호(SOL)의 단위 데이터열이 1111111111로 구성되었지만, 이는 제품에 따라 달라질 수 있다.

데이터 제어 신호(CONF)는 드라이버 유닛(200)의 동작 옵션(option)을 정의할 수 있다. 동작 옵션은 전원 관련 옵션, 반전 출력 관련 옵션 등을 포함할 수 있으며, 특히 본 실시예에서는 피드백 라인(DSF)을 통해 천이 검출기(ED)의 출력 신호(FLOCK2)를 타이밍 제어부(110)에 공급할 드라이버 유닛(200)을 지정하는 옵션이 포함될 수 있다. 따라서, 2 개 이상의 드라이버 유닛(200)이 피드백 라인(DSF)을 동시에 점유하는 충돌 문제는 발생하지 않을 수 있다. 본 실시예에서는 데이터 제어 신호(CONF)의 단위 데이터열이 001(동작 옵션)1로 구성되었지만. 이는 제품에 따라 달라질 수 있다.

픽셀 데이터(PXD)는 단위 데이터열의 천이 비트(AD)를 제외한 나머지 비트(D0, D1, D2, D3, D4, D5, D6, D7, D8)가 대응하는 화소의 계조를 표현할 수 있다. 픽셀 데이터(PXD)의 구성은 제품에 따라 달라질 수 있다.

도 8은 본 발명의 한 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다.

먼저, 타이밍 제어부(110)가 클록 트레이닝 패턴(CTP)을 공급하는 동안, 클록 신호 생성기(310)의 전압 제어 발진기(VCO)는 클록 트레이닝 패턴(CTP)과 주파수가 대응하는 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5)를 생성한다(S110).

다음으로, 클록 트레이닝 패턴(CTP)이 공급되지 않는 나머지 제1 기간과 제2 기간 동안, 천이 검출기(ED)는 복수의 위상 신호(PS1, PS2, PS3, PS4, PS5) 중 클록 트레이닝 패턴(CTP)과 위상이 대응하는 제1 위상 신호(PS3)를 이용하여 클록 잠금 여부를 검출한다(S120).

즉, 천이 검출기(ED)는 출력 신호(FLOCK2)를 피드백 라인(DSF)을 통해 타이밍 제어부(110)로 전달하며, 출력 신호(FLOCK2)가 클록 잠금 실패를 알리는 제1 레벨인 경우(S130), 타이밍 제어부(110)는 클록 트레이닝 패턴(CTP)을 재공급하고 데이터 구동부(140)는 클록 신호(CLK)를 재조정할 수 있다(S140).

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

10: 표시 장치
110: 타이밍 제어부
120: 주사 구동부
140: 데이터 구동부
150: 화소부
PX: 화소

Claims

제1 기간 내에 데이터/클록 신호 라인을 통해서 클록 트레이닝 패턴을 공급하고, 제2 기간 내에 상기 데이터/클록 신호 라인을 통해서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 공급하는 타이밍 제어부;
상기 제1 기간 내에 상기 클록 트레이닝 패턴을 이용하여 클록 신호를 생성하고, 상기 제2 기간 내에 상기 클록 신호를 이용하여 상기 복수의 픽셀 데이터를 추출하여 복수의 데이터 전압을 생성하는 데이터 구동부; 및
상기 복수의 데이터 전압에 대응하는 계조로 발광하는 복수의 화소를 포함하는 화소부를 포함하고,
상기 데이터 구동부는 상기 제2 기간 내에 상기 클록 신호의 잠금 실패 여부를 피드백 라인을 통해서 상기 타이밍 제어부로 피드백 하고,
상기 타이밍 제어부는 상기 클록 신호의 잠금 실패를 피드백 받는 경우 상기 클록 트레이닝 패턴을 재공급하고,
상기 데이터 구동부는 상기 제1 기간 내에 상기 클록 트레이닝 패턴과 주파수가 대응하는 복수의 위상 신호를 생성하고, 상기 복수의 위상 신호를 이용하여 상기 클록 신호를 생성하는,
표시 장치.
삭제
제1 항에 있어서,
상기 데이터 구동부는 상기 제2 기간 내에 상기 복수의 위상 신호 중 상기 클록 트레이닝 패턴과 위상이 대응하는 제1 위상 신호를 이용하여 상기 클록 신호의 잠금 실패 여부를 검출하는,
표시 장치.
제3 항에 있어서,
상기 복수의 픽셀 데이터 및 상기 복수의 데이터 제어 신호는 각 단위 데이터열 마다 천이 비트를 포함하고,
상기 단위 데이터열의 주기는 상기 제1 위상 신호의 주기와 대응하는,
표시 장치.
제4 항에 있어서,
상기 데이터 구동부는 상기 천이 비트와 상기 제1 위상 신호의 천이 시점의 대응 여부를 검출함으로써 상기 클록 신호의 잠금 실패 여부를 검출하는,
표시 장치.
제1 항에 있어서,
상기 데이터 구동부는
상기 제1 기간 내에 상기 피드백 라인과 연결되고 상기 클록 신호의 잠금 여부를 출력하는 잠금 검출기; 및
상기 제2 기간 내에 상기 피드백 라인과 연결되고 상기 클록 신호의 잠금 여부를 출력하는 천이 검출기를 포함하는,
표시 장치.
제6 항에 있어서,
상기 데이터 구동부는
상기 제1 기간 내에 상기 클록 트레이닝 패턴과 주파수가 대응하는 복수의 위상 신호를 생성하고, 상기 복수의 위상 신호를 이용하여 상기 클록 신호를 생성하는 전압 제어 발진기를 더 포함하는,
표시 장치.
제7 항에 있어서,
상기 데이터 구동부는
상기 복수의 위상 신호 중 적어도 하나와 상기 클록 트레이닝 패턴을 비교하여 제1 업(up) 신호 또는 제1 다운(down) 신호를 생성하는 위상 주파수 검출기; 및
상기 클록 신호와 상기 복수의 픽셀 데이터 및 상기 복수의 데이터 제어 신호를 비교하여 제2 업 신호 또는 제2 다운 신호를 생성하는 위상 검출기를 더 포함하는,
표시 장치.
제8 항에 있어서,
상기 데이터 구동부는
상기 잠금 검출기의 출력 신호에 따라, 상기 위상 주파수 검출기의 출력 신호 및 상기 위상 검출기의 출력 신호 중 하나를 선택적으로 출력하는 멀티플렉서를 더 포함하는,
표시 장치.
제9 항에 있어서,
상기 데이터 구동부는
상기 멀티플렉서로부터 출력되는 상기 제1 및 상기 제2 업 신호에 따라 전하 공급을 증가시키고, 상기 제1 및 제2 다운 신호에 따라 전하 공급을 감소시키는 차지 펌프를 더 포함하는,
표시 장치.
제10 항에 있어서,
상기 데이터 구동부는 상기 전하 공급에 따라 제어 전압을 생성하는 루프 필터를 더 포함하고,
상기 전압 제어 발진기는 상기 제어 전압에 따라 상기 복수의 위상 신호를 생성하는,
표시 장치.
제1 기간 내에 타이밍 제어부가 데이터/클록 신호 라인을 통해서 클록 트레이닝 패턴을 공급하고, 데이터 구동부가 상기 클록 트레이닝 패턴을 이용하여 클록 신호를 생성하는 단계;
제2 기간 내에 상기 타이밍 제어부가 상기 데이터/클록 신호 라인을 통해서 복수의 픽셀 데이터 및 복수의 데이터 제어 신호를 공급하고, 상기 데이터 구동부가 상기 클록 신호를 이용하여 상기 복수의 픽셀 데이터를 추출하여 복수의 데이터 전압을 생성하는 단계; 및
화소부가 상기 복수의 데이터 전압에 대응하는 계조로 복수의 화소를 발광 시키는 단계를 포함하고,
상기 데이터 구동부는 상기 제2 기간 내에 상기 클록 신호의 잠금 실패 여부를 피드백 라인을 통해서 상기 타이밍 제어부로 피드백 하고,
상기 타이밍 제어부는 상기 클록 신호의 잠금 실패를 피드백 받는 경우 상기 클록 트레이닝 패턴을 재공급하고,
상기 데이터 구동부는 상기 제1 기간 내에 상기 클록 트레이닝 패턴과 주파수가 대응하는 복수의 위상 신호를 생성하고, 상기 복수의 위상 신호를 이용하여 상기 클록 신호를 생성하는,
표시 장치의 구동 방법.
삭제
제12 항에 있어서,
상기 데이터 구동부는 상기 제2 기간 내에 상기 복수의 위상 신호 중 상기 클록 트레이닝 패턴과 위상이 대응하는 제1 위상 신호를 이용하여 상기 클록 신호의 잠금 실패 여부를 검출하는,
표시 장치의 구동 방법.
제14 항에 있어서,
상기 복수의 픽셀 데이터 및 상기 복수의 데이터 제어 신호는 각 단위 데이터열 마다 천이 비트를 포함하고,
상기 단위 데이터열의 주기는 상기 제1 위상 신호의 주기와 대응하는,
표시 장치의 구동 방법.
제15 항에 있어서,
상기 데이터 구동부는 상기 천이 비트와 상기 제1 위상 신호의 천이 시점의 대응 여부를 검출함으로써 상기 클록 신호의 잠금 실패 여부를 검출하는,
표시 장치의 구동 방법.