KR102423645B1 - 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치 - Google Patents

신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR102423645B1
KR102423645B1 KR1020170152595A KR20170152595A KR102423645B1 KR 102423645 B1 KR102423645 B1 KR 102423645B1 KR 1020170152595 A KR1020170152595 A KR 1020170152595A KR 20170152595 A KR20170152595 A KR 20170152595A KR 102423645 B1 KR102423645 B1 KR 102423645B1
Authority
KR
South Korea
Prior art keywords
signal
outputting
receiving
information signal
state information
Prior art date
Application number
KR1020170152595A
Other languages
English (en)
Other versions
KR20190055876A (ko
Inventor
편기현
김성준
김윤미
김주현
박민영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170152595A priority Critical patent/KR102423645B1/ko
Priority to US16/016,437 priority patent/US10593288B2/en
Publication of KR20190055876A publication Critical patent/KR20190055876A/ko
Application granted granted Critical
Publication of KR102423645B1 publication Critical patent/KR102423645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

표시 장치에 구비되는 소스 드라이버는, 제1 상태 정보 신호를 수신하고, 제2 상태 정보 신호를 출력하는 수신 컨트롤러 및 상기 제2 상태 정보 신호에 응답해서 전송 신호를 수신하고, 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함한다. 상기 수신 컨트롤러는, 상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로, 상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로, 및 상기 지연된 검출 신호에 동기해서 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력하는 출력 회로를 포함한다.

Description

신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치{APPARATUS FOR TRANSMITTING AND RECEIVING A SIGNAL, SOURCE DRIVER FOR RECEIVING A STATUS INFORMATION SIGNAL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 신호를 송수신하는 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널, 표시 패널을 구동하기 위한 타이밍 컨트롤러, 데이터 드라이버 및 게이트 드라이버를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 데이터 드라이버는 데이터 라인들에 데이터 신호를 출력하고, 게이트 드라이버는 게이트 라인들을 구동하기 위한 게이트 신호를 출력한다. 타이밍 컨트롤러는 데이터 드라이버 및 게이트 드라이버를 제어할 수 있다.
이러한 표시 장치는 게이트 드라이버에 의해서 소정 게이트 라인으로 게이트 온 전압 레벨의 게이트 신호를 인가한 후, 데이터 드라이버에 의해서 영상 신호에 대응하는 데이터 신호를 데이터 라인들로 제공하는 것에 의해서 영상을 표시할 수 있다.
본 발명은 전송 채널을 통해 수신된 신호의 글리치를 제거할 수 있는 수신기를 포함하는 송수신 장치를 제공하는데 있다.
본 발명은 상태 정보 신호의 글리치를 제거할 수 있는 소스 드라이버 및 그것을 포함하는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 송수신 장치는, 전송 데이터를 전송 신호로 변환하고, 상기 전송 신호 및 제1 상태 정보 신호를 전송 채널로 전송하는 전송기 및 상기 전송 신호 및 상기 제1 상태 정보 신호를 수신하는 수신기를 포함한다. 상기 수신기는, 상기 전송 채널을 통해 수신되는 상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로, 상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로, 상기 지연된 검출 신호에 동기해서 상기 제1 상태 정보 신호를 제2 상태 정보 신호로 출력하는 출력 회로, 및 상기 제2 상태 정보 신호에 응답해서 상기 전송 채널을 통해 수신되는 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함한다.
이 실시예에 있어서, 상기 전송 데이터는 영상 데이터 신호를 포함한다.
이 실시예에 있어서, 상기 트랜지션 검출 회로는, 상기 제1 상태 정보 신호를 수신하고 클럭 신호에 동기해서 제1 신호를 출력하는 제1 지연 유닛;
상기 제1 신호를 수신하고, 상기 클럭 신호에 동기해서 제2 신호를 출력하는 제2 지연 유닛 및 상기 제1 신호 및 상기 제2 신호를 수신하고, 상기 트랜지션 검출 신호를 출력하는 로직 회로를 포함한다.
이 실시예에 있어서, 상기 로직 회로는, 상기 제1 신호와 상기 제2 신호가 서로 다른 신호 레벨일 때 제1 레벨의 상기 트랜지션 검출 신호를 출력한다.
이 실시예에 있어서, 상기 제1 지연 유닛 및 상기 제2 지연 유닛 각각은 플립플롭을 포함한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 지연된 검출 신호가 제2 레벨에서 제1 레벨로 천이할 때 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 제1 상태 정보 신호를 수신하는 입력단, 상기 지연된 검출 신호를 수신하는 클럭 입력단 및 상기 제2 상태 정보 신호를 출력하는 출력단을 포함하는 플립플롭을 포함한다.
본 발명의 다른 특징에 따른 소스 드라이버는, 제1 상태 정보 신호를 수신하고, 제2 상태 정보 신호를 출력하는 수신 컨트롤러 및 상기 제2 상태 정보 신호에 응답해서 전송 신호를 수신하고, 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함한다. 상기 수신 컨트롤러는, 상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로, 상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로, 및 상기 제1 상태 정보 신호를 수신하고, 상기 지연된 검출 신호에 동기해서 상기 제2 상태 정보 신호를 출력하는 출력 회로를 포함한다.
이 실시예에 있어서, 상기 수신 데이터는 수신 데이터 신호 및 메인 클럭 신호를 포함한다.
이 실시예에 있어서, 상기 수신 데이터 중 상기 수신 데이터 신호를 복원하는 데이터 복원 회로, 상기 수신 데이터 중 상기 메인 클럭 신호를 복원하는 클럭 복원 회로, 및 상기 메인 클럭 신호에 동기해서 상기 수신 데이터 신호를 복수의 데이터 라인들로 제공될 데이터 구동 신호들로 출력하는 데이터 출력 회로를 더 포함한다.
이 실시예에 있어서, 상기 트랜지션 검출 회로는, 상기 제1 상태 정보 신호를 수신하고 클럭 신호에 동기해서 제1 신호를 출력하는 제1 지연 유닛, 상기 제1 신호를 수신하고, 상기 클럭 신호에 동기해서 제2 신호를 출력하는 제2 지연 유닛 및 상기 제1 신호 및 상기 제2 신호를 수신하고, 상기 트랜지션 검출 신호를 출력하는 로직 회로를 포함한다.
이 실시예에 있어서, 상기 로직 회로는, 상기 제1 신호와 상기 제2 신호가 서로 다른 신호 레벨일 때 제1 레벨의 상기 트랜지션 검출 신호를 출력한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 지연된 검출 신호가 제2 레벨에서 제1 레벨로 천이할 때 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 제1 상태 정보 신호를 수신하는 입력단, 상기 지연된 검출 신호를 수신하는 클럭 입력단 및 상기 제2 상태 정보 신호를 출력하는 출력단을 포함하는 플립플롭을 포함한다.
본 발명의 다른 특징에 따른 표시 장치는, 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들을 구동하는 게이트 드라이버, 상기 복수의 데이터 라인들을 구동하는 소스 드라이버, 및 외부로부터 제공되는 제어 신호 및 영상 입력 신호에 응답해서 상기 게이트 드라이버 및 상기 소스 드라이버를 제어하되, 상기 영상 입력 신호를 전송 신호로 변환하고, 상기 전송 신호 및 제1 상태 정보 신호를 상기 소스 드라이버로 전송하는 타이밍 컨트롤러를 포함한다. 상기 소스 드라이버는, 상기 제1 상태 정보 신호를 수신하고, 제2 상태 정보 신호를 출력하는 수신 컨트롤러, 및 상기 제2 상태 정보 신호에 응답해서 전송 신호를 수신하고, 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함한다. 상기 수신 컨트롤러는, 상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로, 상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로, 및 상기 지연된 검출 신호에 동기해서 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력하는 출력 회로를 포함한다.
이 실시예에 있어서, 상기 수신 데이터는 수신 데이터 신호 및 메인 클럭 신호를 포함한다.
이 실시예에 있어서, 상기 소스 드라이버는, 상기 수신 데이터 중 상기 수신 데이터 신호를 복원하는 데이터 복원 회로, 상기 수신 데이터 중 상기 메인 클럭 신호를 복원하는 클럭 복원 회로 및 상기 메인 클럭 신호에 동기해서 상기 수신 데이터 신호를 상기 복수의 데이터 라인들로 제공될 데이터 구동 신호들로 출력하는 데이터 출력 회로를 더 포함한다.
이 실시예에 있어서, 상기 트랜지션 검출 회로는, 상기 제1 상태 정보 신호를 수신하고 클럭 신호에 동기해서 제1 신호를 출력하는 제1 지연 유닛, 상기 제1 신호를 수신하고, 상기 클럭 신호에 동기해서 제2 신호를 출력하는 제2 지연 유닛 및 상기 제1 신호 및 상기 제2 신호를 수신하고, 상기 트랜지션 검출 신호를 출력하는 로직 회로를 포함한다.
이 실시예에 있어서, 상기 로직 회로는, 상기 제1 신호와 상기 제2 신호가 서로 다른 신호 레벨일 때 제1 레벨의 상기 트랜지션 검출 신호를 출력한다.
이 실시예에 있어서, 상기 출력 회로는, 상기 제1 상태 정보 신호를 수신하는 입력단, 상기 지연된 검출 신호를 수신하는 클럭 입력단 및 상기 제2 제1 상태 정보 신호를 출력하는 출력단을 포함하는 플립플롭을 포함한다.
이와 같은 구성을 갖는 송수신 장치의 수신기는 수신된 신호의 글리치를 제거할 수 있다. 소스 드라이버는 외부로부터 수신된 상태 정보 신호의 글리치를 제거하여 오동작을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 송수신 장치의 구성을 보여주는 블록도이다.
도 2는 전송 채널을 통해 수신기에서 수신된 제1 상태 정보 신호를 예시적으로 보여주는 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 수신기의 구성을 보여주는 블록도이다.
도 4는 전송 채널을 통해 수신기에서 수신된 제1 상태 정보 신호에 글리치가 포함되지 않는 경우를 예시적으로 보여주는 타이밍도이다.
도 5는 전송 채널을 통해 수신기에서 수신된 제1 상태 정보 신호에 글리치가 포함된 경우를 예시적으로 보여주는 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 구성을 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 따는 소스 드라이버의 구성을 보여주는 도면이다.
도 8은 본 발명의 일 실시예 따른 소스 드라이버에서 수신되는 신호들을 보여주는 타이밍도이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명하며, 동일한 참조 부호들은 동일한 엘리먼트들을 지칭한다. 그러나, 본 발명은 다양한 형태들로 구체화될 수 있으며, 여기에 예시된 실시예들에만 한정되는 것으로 해석되어서는 안된다. 오히려, 이들 실시예들은 본 개시가 세부적이고 완전할 것이고, 당업자에게 본 발명의 양상들 및 특징들을 충분히 전달할 수 있도록 예들로서 제공된다. 따라서, 본 발명의 양상들 및 특징들의 완전한 이해를 위해 당업자에게 불필요한 프로세스들, 요소들, 및 기술들은 설명되지 않을 수 있다. 다른 언급이 없는 한, 동일한 도면 부호는 첨부된 도면 및 상세한 설명 전반에 걸쳐 동일한 요소를 나타내므로, 그 설명은 반복되지 않을 수 있다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술 및/또는 본 명세서와 관련하여 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의되지 않은 한 이상적이거나 지나치게 형식적인 의미로 해석되지 않아야 한다.
도 1은 본 발명의 일 실시예에 따른 송수신 장치의 구성을 보여주는 블록도이다.
도 1을 참조하면, 송수신 장치(100)는 송신기(110), 수신기(120) 및 전송 채널들(10, 20)을 포함할 수 있다. 송수신 장치(100)는 디스플레이 장치, 오디오 장치, 홈 네트워크, 방송 네트워크, 유무선 통신 시스템 등과 같은 다양한 전자 시스템에 적용될 수 있다.
전송 채널들(10, 20)은 데이터 전송 채널(10) 및 상태 전송 채널(20)을 포함할 수 있으며, 데이터 전송 채널(10)은 메인 링크라고 지칭되고, 상태 전송 채널(20)은 보조 링크라고 지칭될 수 있다.
송신기(110)는 송수신 장치(100)의 인터페이스 방식에 따라 전송 데이터(TD)를 전송 신호(TS)로 변환하고, 전송 신호(TS)를 데이터 전송 채널(10)을 통해 수신기(120)로 전송할 수 있다. 예를 들어, 송수신 장치(100)가 디스플레이 장치에 구비되는 경우, 상기 전송 신호(TS)는 영상 데이터 신호일 수 있다. 송신기(110)는 송신 유닛(111)를 포함할 수 있으며, 송신 유닛(111)는 전송 데이터(TD)를 인터페이스 방식 및 데이터 전송 채널(10)의 특성에 따른 전송 신호(TS)로 변환하여 데이터 전송 채널(10)에 제공할 수 있다.
다른 실시예들에 있어서, 송신 유닛(111)는 전송 데이터(TD)를 인터페이스 방식에 따라 직렬 신호인 전송 신호(TS)로 변환할 수 있다. 전송 데이터(TD)는 클럭 신호가 임베디드된(embedded) 신호일 수 있다. 다른 실시예에서, 송신 유닛(111)는 전송 데이터(TD)에 클럭 신호를 임베디드한 후 전송 신호(TS)로 변환할 수 있다. 다른 실시예들에 있어서, 데이터 전송 채널(10)이 두 개의 신호 라인들을 포함하는 경우, 송신 유닛(111)는 전송 데이터(TD)를 차동 신호쌍으로 이루어진 전송 신호(TS)로 변환할 수 있다. 송신 유닛(111)는 제1 상태 정보 신호(SFC)를 상태 전송 채널(20)을 통해 수신기(120)로 더 제공할 수 있다.
이 실시예에서, 송신기(110)와 수신기(120) 사이의 인터페이스 방식은 USI(Univalsal Serial Interface), CPU 인터페이스, RGB 인터페이스, MIPI(mobile industry processor interface), MDDI(mobile display digital interface), CDP(compactdisplay port), MPL(mobile pixel link), CMADS(current mode advanced differential signaling), SPI(serialperipheral interface), I2C(inter-Integrated Circuit) 인터페이스, DP(displayport) 및 eDP (embedded displayport) 인터페이스, CCI(camera control interface), CSI(camera serial interface), MCU(microcontroller unit) 인터페이스, HDMI(highdefinition multimedia interface) 중 하나일 수 있다. 이외에도, 인터페이스 방식은 다양한 고속 직렬 인터페이스(high speed serial interface) 방식 중 하나일 수 있다.
수신기(120)는 송신기(110)로부터 전송되는 데이터를 수신할 수 있다. 수신기(120)는 수신 유닛(121) 및 수신 컨트롤러(122)를 포함할 수 있다. 수신 유닛(121)은 데이터 전송 채널(10)을 통해 전송 신호(TS)를 수신하고, 전송 신호(TS)로부터 수신 데이터(RD)를 복원할 수 있다. 복원된 수신 데이터(RD)는 데이터만 포함하거나 또는 임베디드된 클럭 신호도 포함할 수 있다.
수신 컨트롤러(122)는 신호 수신 효율이 증가되도록 수신 유닛(121)을 제어할 수 있다. 수신 컨트롤러(122)는 수신 유닛(121)의 초기화를 제어할 수 있다. 이 실시예에서, 수신 컨트롤러(122)는 상태 전송 채널(20)을 통해 제1 상태 정보 신호(SFC)를 수신하고, 제1 상태 정보 신호(SFC)의 글리치를 제거한 제2 상태 정보 신호(SFC_D)를 출력한다. 수신 유닛(121)은 제2 상태 정보 신호(SFC_D)에 응답해서 전송 신호(TS)를 수신 데이터(RD)로 복원한다. 제2 상태 정보 신호(SFC_D)는 제1 상태 정보 신호(SFC)를 소정 시간 지연시킨 신호일 수 있다.
도 2는 전송 채널을 통해 수신기에서 수신된 제1 상태 정보 신호를 예시적으로 보여주는 타이밍도이다.
도 1 및 도 2를 참조하면, 수신 컨트롤러(122)로 수신되는 제1 상태 정보 신호(SFC)는 제1 레벨(예를 들면, 하이 레벨)과 제2 레벨(예를 들면) 사이를 스윙하는 신호이다. 제1 상태 정보 신호(SFC)가 제1 레벨에서 제2 레벨로 천이할 때 또는 제2 레벨에서 제1 레벨로 천이할 때 글리치 성분이 포함될 수 있다.
수신 컨트롤러(122)는 수신된 제1 상태 정보 신호(SFC)의 전압 레벨이 제1 기준 레벨(L1)보다 높으면 제1 레벨(예를 들면, 하이 레벨)의 감지 상태 정보 신호(SFC_S)를 출력한다. 수신 컨트롤러(122)는 수신된 제1 상태 정보 신호(SFC)의 전압 레벨이 제2 기준 레벨(L2)보다 낮으면 제2 레벨(예를 들면, 로우 레벨)의 감지 상태 정보 신호(SFC_S)를 출력한다.
예를 들어, 제1 상태 정보 신호(SFC)의 제1 레벨이 3.3V이고, 제2 레벨이 0V인 경우, 제1 기준 레벨(L1)은 3.3V x 0.6인 1.98V이고, 제2 기준 레벨(L2)은 3.3V x 0.4인 1.32V일 수 있다.
상태 전송 채널(20)을 통해 수신되는 제1 상태 정보 신호(SFC)에 포함된 글리치 성분의 변화 폭이 큰 경우, 도 2에 도시된 바와 같이, 감지 상태 정보 신호(SFC_S)는 송신기(110)으로부터 전송된 제1 상태 정보 신호(SFC)와 다른 파형일 수 있다.
도 3은 본 발명의 일 실시예에 따른 수신기의 구성을 보여주는 블록도이다.
도 3을 참조하면, 수신 컨트롤러(122)는 슈미트 트리거 회로(210), 트랜지션 검출 회로(220), 지연 회로(230) 및 출력 회로(240)를 포함한다.
슈미트 트리거 회로(210)는 도 1에 도시된 상태 전송 채널(20)을 통해 제1 상태 정보 신호(SFC)를 수신한다. 슈미트 트리거 회로(210)는 제1 상태 정보 신호(SFC)의 전압 상태 변화를 감지하고, 제1 레벨과 제2 레벨 사이로 천이하는 감지 상태 정보 신호(SFC_S)를 출력한다. 예를 들어, 슈미트 트리거 회로(210)로 입력되는 제1 상태 정보 신호(SFC) 및 슈미트 트리거 회로(210)로부터 출력되는 감지 상태 정보 신호(SFC_S)는 도 2에 도시된 파형과 동일할 수 있다.
트랜지션 검출 회로(220)는 슈미트 트리거 회로(210)로부터 출력되는 감지 상태 정보 신호(SFC_S)의 트랜지션을 검출하고, 트랜지션 검출 신호(T_DET)를 출력한다. 트랜지션 검출 회로(220)는 제1 및 제2 지연 유닛들(221, 222) 및 로직 회로(223)를 포함한다.
제1 및 제2 지연 유닛들(221, 222) 각각은 D-플릅플롭일 수 있다. 제1 지연 유닛(221)은 클럭 신호(CLK)에 동기해서 감지 상태 정보 신호(SFC_S)를 제1 지연 신호(DS1)로 출력한다. 제2 지연 유닛(222)은 클럭 신호(CLK)에 동기해서 제1 지연 신호(DS1)를 제2 지연 신호(DS2)로 출력한다. 도면에 도시되지 않았으나, 클럭 신호(CLK)는 수신기(120)에 구비된 기준 클럭 발생기에 의해서 발생된 클럭 신호일 수 있다. 다른 실시예에서, 클럭 신호(CLK)는 수신기(120)의 외부로부터 제공될 수 있다.
로직 회로(223)는 제1 지연 유닛(221)으로부터의 제1 지연 신호(DS1)와 제2 지연 유닛(222)으로부터의 제2 지연 신호(DS2)를 수신하고, 트랜지션 검출 신호(T_DET)를 출력한다. 로직 회로(223)는 익스클루시브-오아(XOR) 게이트 회로일 수 있다. 예를 들어, 제1 지연 신호(DS1)와 제2 지연 신호(DS2)가 서로 다른 신호 레벨일 때 로직 회로(223)는 제1 레벨(예를 들면, 하이 레벨)의 트랜지션 검출 신호(T_DET)를 출력한다. 제1 지연 신호(DS1)와 제2 지연 신호(DS2)가 서로 같은 신호 레벨일 때 로직 회로(223)는 제2 레벨(예를 들면, 로우 레벨)의 트랜지션 검출 신호(T_DET)를 출력한다.
지연 회로(230)는 트랜지션 검출 신호(T_DET)를 소정 시간 지연시킨 지연된 검출 신호(DET_D)를 출력한다. 예를 들어, 지연 회로(230)는 직렬로 연결된 복수의 인버터들을 포함할 수 있다. 다른 실시예에서, 지연 회로(230)는 직렬로 연결된 복수의 플립플롭들을 포함할 수 있다. 지연 회로(230)는 지연 제어 신호(D_CTRL)에 응답해서 지연 시간을 조절할 수 있다.
출력 회로(240)는 지연 회로(230)로부터의 지연된 검출 신호(DET_D)에 동기해서 감지 상태 정보 신호(SFC_S)를 제2 상태 정보 신호(SFC_D)로 출력한다. 출력 회로(240)는 D-플립플롭으로 구성될 수 있다. 지연된 검출 신호(DET_D)가 제2 레벨에서 제1 레벨로 천이할 때 감지 상태 정보 신호(SFC_S)가 제1 레벨이면, 출력 회로(240)는 제1 레벨의 제2 상태 정보 신호(SFC_D)를 출력한다. 지연된 검출 신호(DET_D)가 제2 레벨에서 제1 레벨로 천이할 때 감지 상태 정보 신호(SFC_S)가 제2 레벨이면, 출력 회로(240)는 제2 레벨의 제2 상태 정보 신호(SFC_D)를 출력한다. 수신 유닛(121)은 제2 상태 정보 신호(SFC_D)에 응답해서 전송 신호(TS)를 수신 데이터(RD)로 복원한다.
도 4는 전송 채널을 통해 수신기에서 수신된 제1 상태 정보 신호에 글리치가 포함되지 않는 경우를 예시적으로 보여주는 타이밍도이다.
도 3 및 도 4를 참조하면, 트랜지션 검출 회로(220)는 제1 지연 유닛(221)으로부터의 제1 지연 신호(DS1)와 제2 지연 유닛(222)으로부터의 제2 지연 신호(DS2)가 서로 다른 신호 레벨일 때 제1 레벨의 트랜지션 검출 신호(T_DET)를 출력한다. 즉, 트랜지션 검출 회로(220)는 감지 상태 정보 신호(SFC_S)가 하이 레벨에서 로우 레벨로 또는 로우 레벨에서 하이 레벨로 천이할 때 제1 레벨의 트랜지션 검출 신호(T_DET)를 출력할 수 있다.
트랜지션 검출 회로(220)는 슈미트 트리거 회로(210)로부터 출력되는 감지 상태 정보 신호(SFC_S)의 트랜지션을 검출하고, 트랜지션 검출 신호(T_DET)를 출력한다. 지연 회로(230)는 트랜지션 검출 신호(T_DET)를 소정 시간 지연시킨 지연된 검출 신호(DET_D)를 출력한다. 지연된 검출 신호(DET_D)가 제2 레벨(로우 레벨)에서 제1 레벨(하이 레벨)로 천이할 때(t11) 감지 상태 정보 신호(SFC_S)가 제2 레벨(로우 레벨)이면 출력 회로(240)는 제2 레벨(로우 레벨)의 제2 상태 정보 신호(SFC_D)를 출력한다. 도 4에 도시된 예에서, 출력 회로(240)로부터 출력되는 제2 상태 정보 신호(SFC_D)는 감지 상태 정보 신호(SFC_S)를 소정 시간(DLY)동안 지연시킨 신호이다.
도 5는 전송 채널을 통해 수신기에서 수신된 상태 정보 신호에 글리치가 포함된 경우를 예시적으로 보여주는 타이밍도이다.
도 3 및 도 5를 참조하면, 트랜지션 검출 회로(220)로부터 출력되는 트랜지션 검출 신호(T_DET) 및 지연된 검출 신호(DET_D)는 감지 상태 정보 신호(SFC_S)의 상태 천이에 따라 변화하는 신호들이다.
지연된 검출 신호(DET_D)가 제2 레벨(로우 레벨)에서 제1 레벨(하이 레벨)로 천이하는 제1 포인트(t21)에서, 감지 상태 정보 신호(SFC_S)가 제2 레벨(로우 레벨)이므로 출력 회로(240)는 제2 레벨(로우 레벨)의 제2 상태 정보 신호(SFC_D)를 출력한다. 지연된 검출 신호(DET_D)가 제2 레벨(로우 레벨)에서 제1 레벨(하이 레벨)로 천이하는 제2 포인트(t22)에서, 감지 상태 정보 신호(SFC_S)가 제2 레벨(로우 레벨)이므로 출력 회로(240)로부터 출력되는 제2 상태 정보 신호(SFC_D)는 제2 레벨(로우 레벨)로 유지된다.
도 5에 도시된 예에서, 감지 상태 정보 신호(SFC_S)가 제2 레벨에서 제1 레벨로 또는 제1 레벨에서 제2 레벨로 천이할 때 글리치 성분이 포함될 수 있다. 수신 컨트롤러(122)는 감지 상태 정보 신호(SFC_S)에 포함된 글리치 성분을 제거한 제2 상태 정보 신호(SFC_D)를 출력할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 구성을 보여주는 도면이다.
도 6을 참조하면, 표시 장치(300)는 표시 패널(310), 타이밍 컨트롤러(320), 게이트 드라이버(330), 소스 드라이버(340)를 포함한다.
표시 패널(110)은 제1 방향(DR1)으로 신장된 복수의 게이트 라인들(GL1~GLn)과 제2 방향(DR2)으로 신장된 복수의 데이터 라인들(DL1~DLm) 그리고 복수의 게이트 라인들(GL1~GLn)과 복수의 데이터 라인들(DL1~DLm)이 교차하는 교차 영역에 배열된 복수의 픽셀들(PX)을 포함한다. 복수의 데이터 라인들(DL1~DLm)과 복수의 게이트 라인들(GL1~GLn)은 서로 절연되어 있다.
타이밍 컨트롤러(320)는 외부로부터 영상 신호(RGB) 및 제어 신호들(CTRL)을 입력받는다. 제어 신호들(CTRL)은 예를 들면, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 포함한다. 타이밍 컨트롤러(320)는 제어 신호들(CTRL)에 기초하여 소스 드라이버(340) 및 게이트 드라이버(330)를 제어할 수 있다.
타이밍 컨트롤러(320)는 전송 신호(TS) 및 제1 상태 정보 신호(SFC)를 소스 드라이버(340)로 제공한다. 타이밍 컨트롤러(320)는 영상 신호(RGB)를 표시 패널(110)의 동작 조건에 맞게 처리한 영상 데이터 신호 및 제1 제어 신호를 생성할 수 있다. 생성된 영상 데이터 신호 및 제1 제어 신호는 전송 신호(TS)로서 소스 드라이버(340)로 제공될 수 있다. 타이밍 컨트롤러(320)는 제2 제어 신호(CONT)를 게이트 드라이버(330)로 제공된다.
전송 신호(TS)에 포함되는 제1 제어 신호는 클럭 신호를 포함하고, 제2 제어 신호(CONT)는 수직 동기 시작 신호, 출력 인에이블 신호, 게이트 펄스 신호를 포함할 수 있다.
게이트 드라이버(330)는 타이밍 컨트롤러(320)로부터의 제2 제어 신호(CONT)에 응답해서 게이트 라인들(GL1~GLn)을 구동한다. 게이트 드라이버(330)는 게이트 구동 IC(Integrated circuit)를 포함할 수 있다. 다른 실시예에서, 게이트 드라이버(330)는 산화물 반도체, 비정질 반도체, 결정질 반도체, 다결정 반도체 등을 이용한 회로로도 구현되어 표시 패널(110)의 소정 영역에 형성될 수 있다. 이 경우, 게이트 드라이버(330)는 박막 공정을 통해 픽셀들(PX)과 동시에 형성될 수 있다.
소스 드라이버(340)는 타이밍 컨트롤러(320)로부터의 전송 신호(TS) 및 제1 상태 정보 신호(SFC)에 응답해서 데이터 라인들(DL1~DLm)을 구동한다.
도 7은 본 발명의 일 실시예에 따는 소스 드라이버의 구성을 보여주는 도면이다.
도 7을 참조하면, 소스 드라이버(340)는 수신 유닛(341), 수신 컨트롤러(342), 데이터 복원 회로(343), 클럭 복원 회로(344) 및 데이터 출력 회로(345)를 포함한다.
도 7을 참조하면, 수신 컨트롤러(342)는 도 6에 도시된 타이밍 컨트롤러(320)로부터 수신된 제1 상태 정보 신호(SFC)의 트랜지션을 검출하고, 제1 상태 정보 신호(SFC)를 제2 상태 정보 신호(SFC_D)로 출력한다. 이 실시예에서, 수신 컨트롤러(342)는 상태 전송 채널(20)을 통해 수신된 제1 상태 정보 신호(SFC)에 포함된 글리치 성분을 제거한 제2 상태 정보 신호(SFC_D)로 출력할 수 있다. 제2 상태 정보 신호(SFC_D)는 제1 상태 정보 신호(SFC)를 소정 시간 지연시킨 신호일 수 있다.
수신 유닛(341)은 수신 컨트롤러(342)로부터의 제2 상태 정보 신호(SFC_D)에 응답해서 전송 신호(TS)를 수신 데이터(RD)로 복원한다. 복원된 수신 데이터(RD)는 영상 데이터 신호 및 클럭 신호를 포함할 수 있다.
데이터 복원 회로(343)는 수신 데이터(RD)에 포함된 영상 데이터 신호(DATA)를 복원한다. 클럭 복원 회로(344)는 수신 데이터(RD)에 포함된 클럭 신호(MCLK)를 복원한다. 데이터 출력 회로(345)는 영상 데이터 신호(DATA)를 데이터 신호들(D1-Dm)로 변환하고, 클럭 신호(MCLK)에 동기해서 데이터 신호들(D1-Dm)을 도 1에 도시된 데이터 라인들(DL1-DLm)로 제공한다.
도 8은 본 발명의 일 실시예 따른 소스 드라이버에서 수신되는 신호들을 보여주는 타이밍도이다.
도 7 및 도 8을 참조하면, 제1 프레임(F1)은 액티브 구간(AP1)과 블랭크 구간(BP1)을 포함하고, 제2 프레임(F2)은 액티브 구간(AP2)과 블랭크 구간(BP2)을 포함한다. 제1 상태 정보 신호(SFC)는 제1 및 제2 프레임들(F1, F2) 각각의 액티브 구간(AP1, AP2)이 끝나고 블랭크 구간(BP1, BP2)이 시작되는 시점에 제1 레벨(하이 레벨)에서 제2 레벨(로우 레벨)로 천이하고, 블랭크 구간(BP1, BP2)이 끝나고 액티브 구간(AP1, AP2)이 시작되는 시점에 제2 레벨에서 제1 레벨로 천이한다.
제1 상태 정보 신호(SFC)가 로우 레벨인 동안 도 1에 도시된 타이밍 컨트롤러(320)는 소정의 클럭 트레이닝 패턴을 전송 신호(TS)로서 소스 드라이버(340)로 제공할 수 있다. 소스 드라이버(340)는 제1 상태 정보 신호(SFC)가 로우 레벨인 동안 즉, 블랭크 구간동안 수신되는 클럭 트레이닝 패턴을 클럭 신호(MCLK)로 복원해서 주파수 고정(frequency lock)를 달성할 수 있다. 제1 상태 정보 신호(SFC)가 로우 레벨로 유지되는 구간동안 주파수 고정을 위한 동작이 완료되어야 하며, 주파수 고정 동작이 완료되지 못하는 경우, 표시 패널(310)에 불안정한 영상이 표시될 수 있다.
만일 도 2에 도시된 바와 같이, 제1 상태 정보 신호(SFC)에 글리치가 포함되는 경우, 제1 상태 정보 신호(SFC)가 로우 레벨로 유지되는 구간이 짧아질 수 있다.
도 7에 도시된 수신 컨트롤러(342)는 도 3에 도시된 수신 컨트롤러(122)와 동일한 회로 구성을 포함하여 제1 상태 정보 신호(SFC)의 글리치를 제거한 제2 상태 정보 신호(SFC_D)를 출력할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 20: 전송 채널
100: 송수신 장치
110: 송신기
120: 수신기
111: 송신 유닛
121: 수신 유닛
122: 수신 컨트롤러
210: 슈미트 트리거 회로
220: 트랜지션 검출 회로
230: 지연 회로
240: 출력 회로

Claims (20)

  1. 전송 데이터를 전송 신호로 변환하고, 상기 전송 신호 및 제1 상태 정보 신호를 전송 채널로 전송하는 전송기; 및
    상기 전송 신호 및 상기 제1 상태 정보 신호를 수신하는 수신기를 포함하되,
    상기 수신기는,
    상기 전송 채널을 통해 수신되는 상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로;
    상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로;
    상기 지연된 검출 신호에 동기해서 상기 제1 상태 정보 신호를 제2 상태 정보 신호로 출력하는 출력 회로; 및
    상기 제2 상태 정보 신호에 응답해서 상기 전송 채널을 통해 수신되는 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함하는 것을 특징으로 하는 송수신 장치.
  2. 제 1 항에 있어서,
    상기 전송 데이터는 영상 데이터 신호를 포함하는 것을 특징으로 하는 송수신 장치.
  3. 제 1 항에 있어서,
    상기 트랜지션 검출 회로는,
    상기 제1 상태 정보 신호를 수신하고 클럭 신호에 동기해서 제1 신호를 출력하는 제1 지연 유닛;
    상기 제1 신호를 수신하고, 상기 클럭 신호에 동기해서 제2 신호를 출력하는 제2 지연 유닛; 및
    상기 제1 신호 및 상기 제2 신호를 수신하고, 상기 트랜지션 검출 신호를 출력하는 로직 회로를 포함하는 것을 특징으로 하는 송수신 장치.
  4. 제 3 항에 있어서,
    상기 로직 회로는,
    상기 제1 신호와 상기 제2 신호가 서로 다른 신호 레벨일 때 제1 레벨의 상기 트랜지션 검출 신호를 출력하는 것을 특징으로 하는 송수신 장치.
  5. 제 3 항에 있어서,
    상기 제1 지연 유닛 및 상기 제2 지연 유닛 각각은 플립플롭을 포함하는 것을 특징으로 하는 송수신 장치.
  6. 제 1 항에 있어서,
    상기 출력 회로는,
    상기 지연된 검출 신호가 제2 레벨에서 제1 레벨로 천이할 때 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력하는 것을 특징으로 하는 송수신 장치.
  7. 제 6 항에 있어서,
    상기 출력 회로는,
    상기 제1 상태 정보 신호를 수신하는 입력단, 상기 지연된 검출 신호를 수신하는 클럭 입력단 및 상기 제2 상태 정보 신호를 출력하는 출력단을 포함하는 플립플롭을 포함하는 것을 특징으로 하는 송수신 장치.
  8. 제1 상태 정보 신호를 수신하고, 제2 상태 정보 신호를 출력하는 수신 컨트롤러; 및
    상기 제2 상태 정보 신호에 응답해서 전송 신호를 수신하고, 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함하되,
    상기 수신 컨트롤러는,
    상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로;
    상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로; 및
    상기 제1 상태 정보 신호를 수신하고, 상기 지연된 검출 신호에 동기해서 상기 제2 상태 정보 신호를 출력하는 출력 회로를 포함하는 것을 특징으로 하는 소스 드라이버.
  9. 제 8 항에 있어서,
    상기 수신 데이터는 수신 데이터 신호 및 메인 클럭 신호를 포함하는 것을 특징으로 하는 소스 드라이버.
  10. 제 9 항에 있어서,
    상기 수신 데이터 중 상기 수신 데이터 신호를 복원하는 데이터 복원 회로;
    상기 수신 데이터 중 상기 메인 클럭 신호를 복원하는 클럭 복원 회로; 및
    상기 메인 클럭 신호에 동기해서 상기 수신 데이터 신호를 복수의 데이터 라인들로 제공될 데이터 구동 신호들로 출력하는 데이터 출력 회로를 더 포함하는 것을 특징으로 하는 소스 드라이버.
  11. 제 8 항에 있어서,
    상기 트랜지션 검출 회로는,
    상기 제1 상태 정보 신호를 수신하고 클럭 신호에 동기해서 제1 신호를 출력하는 제1 지연 유닛;
    상기 제1 신호를 수신하고, 상기 클럭 신호에 동기해서 제2 신호를 출력하는 제2 지연 유닛; 및
    상기 제1 신호 및 상기 제2 신호를 수신하고, 상기 트랜지션 검출 신호를 출력하는 로직 회로를 포함하는 것을 특징으로 하는 소스 드라이버.
  12. 제 11 항에 있어서,
    상기 로직 회로는,
    상기 제1 신호와 상기 제2 신호가 서로 다른 신호 레벨일 때 제1 레벨의 상기 트랜지션 검출 신호를 출력하는 것을 특징으로 하는 소스 드라이버.
  13. 제 8 항에 있어서,
    상기 출력 회로는,
    상기 지연된 검출 신호가 제2 레벨에서 제1 레벨로 천이할 때 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력하는 것을 특징으로 하는 소스 드라이버.
  14. 제 13 항에 있어서,
    상기 출력 회로는,
    상기 제1 상태 정보 신호를 수신하는 입력단, 상기 지연된 검출 신호를 수신하는 클럭 입력단 및 상기 제2 상태 정보 신호를 출력하는 출력단을 포함하는 플립플롭을 포함하는 것을 특징으로 하는 소스 드라이버.
  15. 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 라인들을 구동하는 게이트 드라이버;
    상기 복수의 데이터 라인들을 구동하는 소스 드라이버; 및
    외부로부터 제공되는 제어 신호 및 영상 입력 신호에 응답해서 상기 게이트 드라이버 및 상기 소스 드라이버를 제어하되, 상기 영상 입력 신호를 전송 신호로 변환하고, 상기 전송 신호 및 제1 상태 정보 신호를 상기 소스 드라이버로 전송하는 타이밍 컨트롤러를 포함하되;
    상기 소스 드라이버는,
    상기 제1 상태 정보 신호를 수신하고, 제2 상태 정보 신호를 출력하는 수신 컨트롤러; 및
    상기 제2 상태 정보 신호에 응답해서 전송 신호를 수신하고, 상기 전송 신호를 수신 데이터로 복원하는 수신 유닛을 포함하되,
    상기 수신 컨트롤러는,
    상기 제1 상태 정보 신호의 트랜지션을 검출하고, 트랜지션 검출 신호를 출력하는 트랜지션 검출 회로;
    상기 트랜지션 검출 신호를 소정 시간 지연시킨 지연된 검출 신호를 출력하는 지연 회로; 및
    상기 지연된 검출 신호에 동기해서 상기 제1 상태 정보 신호를 상기 제2 상태 정보 신호로 출력하는 출력 회로를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 수신 데이터는 수신 데이터 신호 및 메인 클럭 신호를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 소스 드라이버는,
    상기 수신 데이터 중 상기 수신 데이터 신호를 복원하는 데이터 복원 회로;
    상기 수신 데이터 중 상기 메인 클럭 신호를 복원하는 클럭 복원 회로; 및
    상기 메인 클럭 신호에 동기해서 상기 수신 데이터 신호를 상기 복수의 데이터 라인들로 제공될 데이터 구동 신호들로 출력하는 데이터 출력 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 15 항에 있어서,
    상기 트랜지션 검출 회로는,
    상기 제1 상태 정보 신호를 수신하고 클럭 신호에 동기해서 제1 신호를 출력하는 제1 지연 유닛;
    상기 제1 신호를 수신하고, 상기 클럭 신호에 동기해서 제2 신호를 출력하는 제2 지연 유닛; 및
    상기 제1 신호 및 상기 제2 신호를 수신하고, 상기 트랜지션 검출 신호를 출력하는 로직 회로를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 로직 회로는,
    상기 제1 신호와 상기 제2 신호가 서로 다른 신호 레벨일 때 제1 레벨의 상기 트랜지션 검출 신호를 출력하는 것을 특징으로 하는 표시 장치.
  20. 제 15 항에 있어서,
    상기 출력 회로는,
    상기 제1 상태 정보 신호를 수신하는 입력단, 상기 지연된 검출 신호를 수신하는 클럭 입력단 및 상기 제2 상태 정보 신호를 출력하는 출력단을 포함하는 플립플롭을 포함하는 것을 특징으로 하는 표시 장치.
KR1020170152595A 2017-11-15 2017-11-15 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치 KR102423645B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170152595A KR102423645B1 (ko) 2017-11-15 2017-11-15 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
US16/016,437 US10593288B2 (en) 2017-11-15 2018-06-22 Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152595A KR102423645B1 (ko) 2017-11-15 2017-11-15 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20190055876A KR20190055876A (ko) 2019-05-24
KR102423645B1 true KR102423645B1 (ko) 2022-07-22

Family

ID=66432264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152595A KR102423645B1 (ko) 2017-11-15 2017-11-15 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10593288B2 (ko)
KR (1) KR102423645B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102418971B1 (ko) * 2017-11-15 2022-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111477149B (zh) * 2020-04-22 2023-06-20 京东方科技集团股份有限公司 数据输出电路及数据输出方法、显示装置
KR20230083851A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016056A1 (en) 2001-07-19 2003-01-23 Fujitsu Limited Input/output interface and semiconductor integrated circuit having input/output interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152928B1 (ko) * 1995-10-19 1998-10-15 문정환 시스템의 연산 시간 가변 장치
KR100328849B1 (ko) 1998-09-29 2002-11-22 주식회사 현대 디스플레이 테크놀로지 액정표시소자의모드선택회로
US6998889B2 (en) * 2003-08-11 2006-02-14 Rambus Inc. Circuit, apparatus and method for obtaining a lock state value
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
IN2014CH00439A (ko) 2014-01-30 2015-08-07 Mentor Graphics Corp
KR20170015706A (ko) 2015-07-30 2017-02-09 삼성전자주식회사 글리치 검출기, 그것을 포함하는 전자 장치 및 그것의 알람 신호 발생 방법
KR102482393B1 (ko) 2016-04-26 2022-12-29 삼성디스플레이 주식회사 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016056A1 (en) 2001-07-19 2003-01-23 Fujitsu Limited Input/output interface and semiconductor integrated circuit having input/output interface

Also Published As

Publication number Publication date
KR20190055876A (ko) 2019-05-24
US10593288B2 (en) 2020-03-17
US20190147830A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR101266067B1 (ko) 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
US9940869B2 (en) Internal clock signal control for display device, display driver and display device system
TWI500009B (zh) 用以在空白週期傳送時脈信號之顯示裝置與方法
TWI781134B (zh) 電路裝置、電子機器及束線器
KR102423645B1 (ko) 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
US9203599B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
JP2017516353A (ja) 集積回路間（ｉ２ｃ）バス上でインバンドで追加情報を送信するための方法
KR102505197B1 (ko) 표시 장치 및 그것의 구동 방법
KR20160067990A (ko) 심볼 트랜지션에 기초한 아이 패턴 트리거링
US9240157B2 (en) Timing controller, source driving device, panel driving device, display device and driving method for reducing power consumption through reducing standby durations
CN105938712B (zh) 用于传输显示信号的装置和方法
US9621332B2 (en) Clock and data recovery for pulse based multi-wire link
US10580387B2 (en) Data driving device and display device including the same
KR20160057483A (ko) N 계승 듀얼 데이터 레이트 클록 및 데이터 복구
CN112204919A (zh) 用于多线多相接口中的时钟数据恢复的校准图案和占空比失真校正
US9054939B2 (en) Method of processing data and a display apparatus performing the method
US7876130B2 (en) Data transmitting device and data receiving device
JP2017512436A (ja) 複数のワイヤデータ信号のためのクロック復元回路
KR102362877B1 (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
CN106941344A (zh) 信号自校准电路和方法
KR100883778B1 (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
TW201421251A (zh) 傳輸器電路、接收器電路及傳輸／接收系統
CN104978068A (zh) 触摸显示驱动方法、系统、显示装置和应用处理器
CN106952600B (zh) 时序控制器及其信号输出方法
KR20090101053A (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant