KR102482393B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102482393B1
KR102482393B1 KR1020160051094A KR20160051094A KR102482393B1 KR 102482393 B1 KR102482393 B1 KR 102482393B1 KR 1020160051094 A KR1020160051094 A KR 1020160051094A KR 20160051094 A KR20160051094 A KR 20160051094A KR 102482393 B1 KR102482393 B1 KR 102482393B1
Authority
KR
South Korea
Prior art keywords
signal
level
frequency control
control signal
data
Prior art date
Application number
KR1020160051094A
Other languages
English (en)
Other versions
KR20170122357A (ko
Inventor
김원태
임태곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160051094A priority Critical patent/KR102482393B1/ko
Priority to US15/496,517 priority patent/US10504411B2/en
Publication of KR20170122357A publication Critical patent/KR20170122357A/ko
Priority to US16/707,402 priority patent/US10909906B2/en
Application granted granted Critical
Publication of KR102482393B1 publication Critical patent/KR102482393B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 일 실시 예에 따른 표시장치는, 데이터 구동부, 게이트 구동부, 상기 데이터 구동부와 상기 게이트 구동부의 구동을 제어하는 신호 제어부 및 표시패널을 포함한다. 상기 데이터 구동부는, 영상 데이터에 대응되는 데이터 전압 출력을 위한 내부 클럭 신호를 생성하고, 상기 표시패널은, 상기 게이트 구동부로부터 출력된 게이트 구동 신호에 응답하여, 상기 데이터 전압에 대응되는 영상을 표시한다. 상기 데이터 구동부는, 상기 신호 제어부로부터 수신한 제1 주파수 제어 신호를 변환하여 제2 주파수 신호를 생성하는 필터부 및 상기 제2 주파수 제어 신호에 응답하여 상기 신호 제어부로부터 수신한 클럭 신호를 트레이닝하여 상기 내부 클럭 신호로 생성하는 클럭 트레이닝부를 포함하는 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 좀 더 상세하게는 신호 제어부 및 데이터 구동부 간의 인터페이스에 따른 표시장치에 관한 것이다.
표시장치는 영상을 표시하는 표시패널, 표시패널을 구동하는 게이트 구동부 및 데이터 구동부를 포함한다. 표시패널은 복수의 게이트 라인, 복수의 데이터 라인, 및 게이트 라인들 및 데이터 라인들에 각각 연결된 복수의 화소를 포함한다. 복수의 화소는 데이터 구동부로부터 제공된 데이터 전압들에 대응하는 계조를 표시한다. 따라서, 표시패널에는 영상이 표시된다.
또한, 표시장치는 게이트 구동부 및 데이터 구동부를 제어하는 신호 제어부를 포함한다. 신호 제어부는 외부 제어신호에 응답하여, 게이트 구동부 및 데이터 구동부를 제어하는 복수의 구동 신호를 생성한다. 신호 제어부는 데이터 구동부와의 인터페이스를 통해, 데이터 구동부에 데이터 구동 신호 및 복수의 영상 신호를 전달한다.
한편, 신호 제어부로부터 데이터 구동부로 데이터 구동 신호 및 복수의 영상 신호가 전달되는 때, 노이즈 등에 의하여 데이터 구동부의 구동에 오류가 발생하는 경우가 있다.
본 발명의 일 목적은 데이터 구동부의 구동 신뢰성이 향상된 표시장치를 제공하는 것이다.
본 발명의 일 실시 예에 따른 표시장치는, 게이트 구동 신호, 주파수 정보를 포함하는 클럭 신호, 복수의 프레임 영상에 대응되는 복수의 영상 데이터 및 상기 복수의 프레임 영상이 각각 표시되는 복수의 프레임 구간을 정의하는 제1 주파수 제어 신호를 출력하는 신호 제어부, 상기 신호 제어부로부터 수신한 상기 클럭 신호를 트레이닝하여 내부 클럭 신호로 생성하는 신호 처리부 및 상기 내부 클럭 신호에 응답하여 상기 복수의 영상 데이터를 복수의 데이터 전압으로 변환하여 출력하는 데이터 변환부를 포함하는 데이터 구동부, 상기 신호 제어부로부터 수신된 상기 게이트 구동 신호에 응답하여 게이트 신호를 출력하는 게이트 구동부 및 상기 게이트 신호에 응답하여 상기 복수의 데이터 전압 각각에 대응되는 상기 복수의 프레임 영상을 표시하는 표시패널을 포함하고, 상기 신호 처리부는, 상기 제1 주파수 제어 신호를 수신하고, 상기 제1 주파수 제어 신호의 레벨이 기 설정된 판단 구간 동안 제1 레벨로 유지될 때 상기 제1 레벨을 갖고, 상기 제1 주파수 제어 신호의 레벨이 상기 판단 구간 동안 제2 레벨로 유지될 때 상기 제2 레벨을 갖는 제2 주파수 제어 신호를 생성하는 필터부 및 상기 제2 주파수 제어 신호에 응답하여 상기 내부 클럭 신호 생성을 위한 클럭 트레이닝을 수행하는 클럭 트레이닝부를 포함할 수 있다.
일 실시 예에 있어서, 상기 데이터 구동부는, 상기 판단 구간을 결정하는 기준 클럭 신호를 생성하는 기준 클럭 신호 생성부를 더 포함하고, 상기 필터부는, 상기 기준 클럭 신호의 하나의 주기 단위로 상기 제1 주파수 제어 신호의 레벨을 비교하고, 상기 기준 클럭 신호의 적어도 n개의 주기(n은 2 이상의 자연수) 동안 상기 제1 주파수 제어 신호가 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 유지되면, n+1번째 주기부터 상기 제2 주파수 제어 신호의 레벨을 상기 제1 주파수 제어 신호의 상기 레벨로 변환할 수 있다.
일 실시 예에 있어서, 상기 필터부는, 상기 제1 주파수 제어 신호의 레벨이 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 상기 n개의 주기 동안 일정하게 유지되지 않으면, 상기 n+1번째 주기에 상기 제2 주파수 제어 신호의 레벨을 변환시키지 않을 수 있다.
일 실시 예에 있어서, 상기 필터부는, 상기 n개의 주기 중 각 주기에서 상기 제1 주파수 제어 신호의 레벨 정보를 포함하는 n개의 입력 신호들을 출력하는 신호 생성부, 상기 n개의 입력 신호들을 비교하여 상기 n개의 주기 동안 상기 제1 주파수 제어 신호의 레벨이 일정한지 여부를 판단하는 비교부 및 상기 비교부에 의하여 상기 n개의 주기 동안 상기 제1 주파수 제어 신호의 레벨이 일정하게 유지된다 판단되면, 상기 n+1번째 주기에 해당 레벨을 갖는 상기 제2 주파수 제어 신호를 출력하는 출력부를 포함할 수 있다.
일 실시 예에 있어서, 상기 신호 생성부는, 상기 n개의 입력 신호들 및 상기 n개의 입력 신호들의 레벨값들 각각에서 반전된 레벨값들을 갖는 n개의 반전 신호들을 생성하는 n개의 플립플롭들을 포함할 수 있다.
일 실시 예에 있어서, 상기 비교부는, 상기 n개의 입력 신호들을 조합하여 제1 비교 신호를 출력하는 제1 부정곱 회로, 상기 n개의 반전 신호들을 조합하여 제2 비교 신호를 출력하는 제2 부정곱 회로 및 상기 제1 부정곱 회로 및 상기 제2 부정곱 회로 각각과 연결되고, 상기 제1 비교 신호 및 상기 제2 비교 신호에 근거하여 상기 제1 레벨 및 상기 제2 레벨 중 어느 하나의 레벨을 갖는 결과 신호를 출력하는 래치부를 포함할 수 있다.
일 실시 예에 있어서, 상기 출력부는, 상기 결과 신호의 레벨이 반전된 반전 결과 신호를 출력하는 제1 인버터, 상기 반전 결과 신호를 상기 결과 신호로 다시 반전시키는 제2 인버터 및 상기 n+1번째 주기에 상기 결과 신호가 갖는 레벨로 상기 제2 주파수 제어 신호의 레벨을 전환시키는 출력 플립플롭을 포함할 수 있다.
일 실시 예에 있어서, 상기 신호 제어부는, 복수의 블랭크 데이터를 출력하고, 상기 복수의 영상 데이터는, 상기 복수의 프레임 구간에 출력되고, 상기 복수의 블랭크 데이터는, 상기 복수의 프레임 구간 각각과 교대로 반복되는 복수의 블랭크 구간에 출력될 수 있다.
일 실시 예에 있어서, 상기 복수의 블랭크 데이터 각각에는 상기 클럭 트레이닝을 위한 패턴 데이터가 포함되고, 상기 클럭 트레이닝부는, 상기 패턴 데이터를 이용하여 상기 클럭 트레이닝을 수행할 수 있다.
일 실시 예에 있어서, 상기 복수의 영상 데이터 각각은, 더미 데이터 및 액티브 데이터를 포함하고, 상기 복수의 프레임 구간 중 하나의 프레임 구간은 제1 블랭크 구간 및 제2 블랭크 구간 사이에 배치되며, 상기 하나의 프레임 구간에 포함된 더미 데이터 구간은, 제1 블랭크 구간 및 제2 블랭크 구간 중 적어도 하나와 인접하게 배치될 수 있다.
본 발명의 일 실시 예에 따른 데이터 구동 회로는, 신호 제어부로부터 제1 주파수 제어 신호를 수신하고, 상기 제1 주파수 제어 신호의 레벨이 기 설정된 판단 구간 동안 제1 레벨 및 제2 레벨 중 어느 하나의 레벨로 동일하게 유지되는 것에 근거하여 상기 어느 하나의 레벨과 동일한 레벨을 갖도록 변환된 제2 주파수 제어 신호를 생성하는 필터부, 상기 타이밍 컨트롤러로부터 주파수 정보를 포함하는 클럭 신호를 수신하고, 상기 제2 주파수 제어 신호에 응답하여 상기 클럭 신호의 트레이닝을 수행하면서 상기 클럭 신호에 대응되는 내부 클럭 신호를 생성하는 클럭 트레이닝부 및 상기 내부 클럭 신호에 응답하여 복수의 프레임 영상에 대응되는 복수의 영상 데이터를 복수의 데이터 전압으로 변환하여 출력하는 데이터 변환부를 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시장치의 구동 방법은, 주파수 정보를 포함하는 클럭 신호, 게이트 구동 신호, 복수의 프레임 영상에 대응되는 복수의 영상 데이터 및 상기 복수의 프레임 영상이 각각 표시되는 복수의 프레임 구간을 정의하는 제1 주파수 제어 신호를 출력하는 단계, 상기 제1 주파수 제어 신호의 레벨이 기 설정된 판단 구간 동안 제1 레벨로 유지될 때 상기 제1 레벨을 갖고, 상기 제1 주파수 제어 신호의 레벨이 상기 판단 구간 동안 제2 레벨로 유지될 때 상기 제2 레벨을 갖는 제2 주파수 제어 신호를 생성하는 단계, 상기 제2 주파수 제어 신호에 응답하여 상기 클럭 신호를 트레이닝하여 내부 클럭 신호를 생성하는 단계, 상기 내부 클럭 신호에 응답하여 상기 복수의 영상 데이터를 복수의 데이터 전압으로 변환하여 출력하는 단계, 상기 게이트 구동 신호에 응답하여 게이트 신호를 출력하는 단계 및 상기 게이트 신호에 응답하여 상기 복수의 데이터 전압 각각에 대응되는 상기 복수의 프레임 영상을 표시하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 제2 주파수 제어 신호를 생성하는 단계는, 상기 판단 구간을 결정하는 기준 클럭 신호를 생성하는 단계 및 상기 기준 클럭 신호의 하나의 주기 단위로 상기 제1 주파수 제어 신호의 레벨을 비교하고, 상기 기준 클럭 신호의 적어도 n개의 주기(n은 2 이상의 자연수) 동안 상기 제1 주파수 제어 신호가 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 유지되면, n+1번째 주기부터 상기 제2 주파수 제어 신호의 레벨을 상기 제1 주파수 제어 신호의 상기 레벨로 변환하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 제1 주파수 제어 신호의 레벨이 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 상기 n개의 주기 동안 일정하게 유지되지 않으면, 상기 n+1번째 주기에 상기 제2 주파수 제어 신호의 레벨을 변환시키지 않을 수 있다.
본 발명의 일 실시 예에 따르면, 신호 제어부에서 데이터 구동부로의 송신 과정에서 노이즈 등의 이유로 제어 신호에 글리치가 발생되더라도, 데이터 구동부에서 제어 신호에 포함된 글리치를 제거할 수 있는 바, 표시장치의 구동 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 데이터 구동부를 도시한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 제1 주파수 제어 신호와 제2 주파수 제어 신호를 도시한 개념도이다.
도 4는 본 발명의 일 실시 예에 따른 필터부를 도시한 블록도이다.
도 5는 도 4에 따른 필터부의 내부 회로 구성을 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 복수의 영상 데이터 및 제1 주파수 제어 신호를 도시한 개념도이다.
도 7은 본 발명의 다른 일 실시 예에 따른 표시장치의 블록도이다.
도 8은 도 7의 표시장치의 신호 제어부에서 출력되는 영상 데이터를 도시한 도면이다.
도 9는 본 발명의 다른 실시 예에 따른 제1 주파수 제어 신호 및 제2 주파수 제어 신호들을 도시한 파형도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들을 보다 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 블록도이다.
도 1을 참조하면, 표시장치(1000)는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300) 및 표시패널(400)을 포함할 수 있다.
표시패널(400)은 복수의 게이트 라인(GL1~GLn) 및 복수의 데이터 라인(DL1~DLm) 을 포함할 수 있다. 보다 구체적으로, 복수의 게이트 라인(GL1~GLn)은 행 방향으로 연장되어 열 방향으로 연장된 복수의 데이터 라인(DL1~DLm) 각각과 서로 교차하도록 배치될 수 있다.
또한, 표시패널(400)은 복수의 게이트 라인(GL1~GLn) 및 복수의 데이터 라인(DL1~DLm) 중 각각 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된 복수의 화소(PX11~PXnm)를 포함할 수 있다.
신호 제어부(100)는 표시장치(1000)의 외부로부터 복수의 프레임 영상에 대응되는 복수의 입력 영상 데이터(DATA) 및 복수의 제어신호(CS)를 수신할 수 있다. 복수의 제어신호(CS)는 일 예로, 복수의 입력 영상 데이터(DATA)를 제어하는 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 포함할 수 있다.
신호 제어부(100)는 데이터 구동부(300)와의 인터페이스 사양에 맞도록 복수의 영상 데이터(DATA)의 데이터 포맷을 변환할 수 있다. 데이터 포맷이 변환된 복수의 영상 데이터(DAT)는 데이터 구동부(300)로 제공될 수 있다.
신호 제어부(100)는 복수의 제어신호(CS)에 응답하여 복수의 구동 신호를 출력할 수 있다. 신호 제어부(100)는 복수의 구동 신호로써, 제1 주파수 제어 신호(SFC), 데이터 구동신호(D-CS) 및 게이트 구동신호(G-CS)를 생성할 수 있다.
데이터 구동신호(D-CS)는 일 예로, 출력개시신호, 수평개시신호 등을 포함할 수 있다. 본 발명의 일 실시 예에 따른 데이터 구동신호(D-CS)는 데이터 포맷이 변환된 복수의 영상 데이터(DAT) 및 주파수 정보를 포함하는 클럭 신호(CLK)를 포함할 수 있다.
게이트 구동신호(G-CS)는 일 예로, 수직개시신호 및 수직클럭신호 등을 포함할 수 있다. 신호 출력부(100)는 데이터 구동신호(D-CS)를 데이터 구동부(300)에 전달하고, 게이트 구동신호(G-CS)를 게이트 구동부(200)에 전달한다.
게이트 구동부(200)는 복수의 게이트 라인(GL1~GLn) 각각과 연결될 수 있다. 게이트 구동부(200)는 신호 제어부(100)로부터 제공되는 게이트 구동신호(G-CS)에 응답해서 복수의 게이트 라인(GL1~GLn) 각각에 복수의 게이트 신호를 순차적으로 출력할 수 있다.
데이터 구동부(300)는 복수의 데이터 라인(DL1~DLm) 각각과 연결될 수 있다. 데이터 구동부(300)는 신호 제어부(100)로부터 제공되는 데이터 구동신호(D-CS)에 응답해서 복수의 영상 데이터(DAT')를 복수의 데이터 전압으로 변환할 수 있다. 또한, 데이터 구동부(300)는 복수의 영상 데이터(DAT')에 포함된 클럭 신호로부터 내부 클럭 신호를 생성하고, 내부 클럭 신호에 응답하여 복수의 데이터 전압을 복수의 데이터 라인(DL1~DLm) 각각에 출력할 수 있다.
따라서, 표시패널(400)은 게이트 구동부(200)로부터 수신한 복수의 게이트 신호 및 데이터 구동부(300)로부터 수신한 복수의 데이터 전압을 이용하여 복수의 프레임 영상을 출력할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 데이터 구동부(300)를 도시한 블록도이고, 도 3은 본 발명의 일 실시 예에 따른 제1 주파수 제어 신호(SFC)와 제2 주파수 제어 신호(SFC')를 도시한 개념도이다.
데이터 구동부(300)는 수신부(310), 기준 클럭 신호 생성부(320), 신호 처리부(330) 및 데이터 변환부(340)를 포함할 수 있다. 또한, 본 발명의 일 실시 예에 따른 신호 처리부(330)는, 필터부(331) 및 클럭 트레이닝부(332)를 포함할 수 있다.
수신부(310)는 신호 제어부(100)로부터 수신된 신호들을 필터부(331), 클럭 트레이닝부(332) 및 데이터 변환부(340) 각각으로 분리하여 출력할 수 있다. 보다 구체적으로, 수신부(310)는 제1 주파수 제어 신호(SFC)를 분리하여 필터부(331)로 출력하고, 데이터 구동 신호(D-CS)에 포함된 복수의 영상 데이터(DAT)로부터 클럭 신호(CLK)를 추출하여 클럭 트레이닝부(332)로 출력할 수 있다. 또한, 수신부(310)는 복수의 영상 데이터(DAT)를 데이터 변환부(340)로 출력할 수 있다.
도 2에서는 데이터 구동 신호(D-CS)로, 복수의 영상 데이터(DAT) 및 클럭 신호(CLK)만을 도시하였으나, 본 발명의 실시 예에 따른 데이터 구동 신호(D-CS)는 영상 데이터의 출력과 관련된 수평 동기 신호, 데이터 인에이블 신호 등을 더 포함할 수 있다.
기준 클럭 신호 생성부(320)는, 데이터 구동부(300)의 구동에 기준이 되는 기준 클럭 신호(RCLK)를 생성할 수 있다. 일 예로, 기준 클럭 신호 생성부(320)는 기 설정된 주파수를 갖는 기준 클럭 신호(RCLK)를 생성하고, 신호 처리부(330)로 기준 클럭 신호(RCLK)를 제공할 수 있다.
신호 처리부(330)는 제1 주파수 제어 신호(SFC)를 필터링하는 필터부(331)와 클럭 신호(CLK)로부터 내부 클럭 신호(CLK')를 생성하는 클럭 트레이닝부(332)를 포함할 수 있다.
필터부(331)는 제1 주파수 제어 신호(SFC)의 레벨 분석에 근거하여 제1 주파수 제어 신호(SFC)를 변환한 제2 주파수 제어 신호(SFC')를 생성할 수 있다. 본 발명의 일 실시 예에 따른 제1 주파수 제어 신호(SFC)는 내부 클럭 신호가 트레이닝되는 구간을 결정하는 클럭 트레이닝(clock training)의 제어 신호일 수 있다.
필터부(331)는 기준 클럭 신호 생성부(320)로부터 제공받은 기준 클럭 신호(RCLK)를 이용하여 제1 주파수 제어 신호(SFC)의 레벨을 분석할 수 있다. 일 예로, 필터부(331)는 기준 클럭 신호(RCLK)의 기 설정된 판단 구간 동안 제1 주파수 제어 신호(SFC)의 레벨을 분석할 수 있다.
보다 구체적으로, 필터부(331)는 기준 클럭 신호(RCLK)의 하나의 주기(1T) 단위로 제1 주파수 제어 신호(SFC)의 레벨을 판단할 수 있다. 여기에서, 제1 주파수 제어 신호(SFC)의 레벨은 제1 주파수 제어 신호(SFC)의 전압 레벨을 의미할 수 있다. 일 예로, 도 3에 도시된 바와 같이, 필터부(331)는 제1 주파수 제어 신호(SFC)의 레벨이 기준 전압(Vcc)의 0.7배보다 높은 전압 레벨을 갖는 경우, 제1 레벨(H)이라 판단할 수 있다. 또한, 필터부(331)는 제1 주파수 제어 신호(SFC)의 레벨이 기준 전압(Vcc)의 0.3배보다 낮은 전압 레벨을 갖는 경우, 제2 레벨(L)이라 판단할 수 있다.
또한, 필터부(331)는 기준 클럭 신호(RCLK)에 따른 기 설정된 개수(n개, n은 2 이상의 정수)의 주기(nT)에 대응되는 임의의 구간을 기 설정된 판단 구간으로 하여 제1 주파수 제어 신호(SFC)의 레벨을 비교할 수 있다. 그리고, 필터부(331)는 기 설정된 판단 구간 동안 제1 주파수 제어 신호(SFC)의 레벨이 제1 레벨(H)로 유지될 때 제1 레벨(H)을 갖고, 제2 레벨(L)로 유지될 때 제2 레벨(L)을 갖는 제2 주파수 제어 신호(SFC')를 생성할 수 있다.
보다 구체적인 예로, 필터부(331)는 기준 클럭 신호(RCLK)의 적어도 n개의 주기 동안 제1 주파수 제어 신호(SFC)의 레벨이 제1 레벨(H) 및 제2 레벨(L) 중 어느 하나의 레벨로 유지되면, n+1번째 주기부터 제2 주파수 제어 신호(SFC')의 레벨을 제1 주파수 제어 신호의 해당 레벨로 변환할 수 있다. 또한, 필터부(331)는 제1 주파수 제어 신호(SFC)의 레벨이 n개의 주기 동안 제1 레벨(H) 및 제2 레벨(L) 중 어느 하나의 레벨로 일정하게 유지되지 않으면, n+1번째 주기에 제2 주파수 제어 신호(SFC')의 레벨을 변환시키지 않을 수 있다. 즉, n+1번째 주기에도 n번째와 동일한 레벨을 갖는 제2 주파수 제어 신호(SFC')를 생성할 수 있다.
도 3을 참조하면, 본 발명의 일 실시 예로, 기 설정된 판단 구간은 기준 클럭 신호(RCLK)의 4개의 주기(4T)에 대응되는 구간으로 설정될 수 있다. 필터부(331)는 기준 클럭 신호(RCLK)의 4개의 주기(4T) 동안 제1 주파수 제어 신호(SFC)의 레벨을 분석할 수 있다. 제1 주파수 제어 신호(SFC)가 기 설정된 판단 구간(4T) 동안 제1 레벨(H)로 유지되면, 제2 주파수 제어 신호(SFC')는 제1 레벨(H)을 가질 수 있다.
제1 주파수 제어 신호(SFC)에는 노이즈(예를 들어, ESD(Electrostatic Discharge))나 입력 전원의 변동 등의 이유로 글리치(glitch)가 발생될 수 있다. 특히, 제1 주파수 제어 신호(SFC)가 제1 레벨(H)에서 제2 레벨(L)로 전환되는 폴링(falling) 시점 및 제2 레벨(L)에서 제1 레벨(H)로 전환되는 라이징(rising) 시점 부근에서 글리치 현상이 발생될 수 있다. 설명의 편의를 위하여 폴링 시점에서 글리치가 발생된 구간을 제1 글리치 구간(GT-1)이라 정의하고, 라이징 시점에서 글리치가 발생된 구간을 제2 글리치 구간(GT-2)이라 정의한다. 제1 및 제2 글리치 구간(GT-1, GT-2)에서는 제1 주파수 제어 신호(SFC)의 레벨이 안정적이지 않을 수 있다.
먼저, 제1 글리치 구간(GT-1)에서의 기 설정된 판단 구간(4T) 동안 제1 주파수 제어 신호(SFC)의 레벨이 일정하게 유지되지 않으면, 글리치 발생 구간으로 판단하여 레벨의 변환 없이 제1 레벨(H)로 유지되는 제2 주파수 제어 신호(SFC')를 생성할 수 있다. 그리고, 필터부(331)는 제1 글리치 구간(GT-1)이 종료되고 제1 주파수 제어 신호(SFC)가 적어도 기 설정된 판단 구간(4T) 동안 제2 레벨(L)로 유지되면 그 다음 주기부터 제2 주파수 제어 신호(SFC')를 제2 레벨(L)로 변환시킬 수 있다.
마찬가지로, 필터부(331)는 제2 글리치 구간(GT-2)에서의 기 설정된 판단 구간(4T) 동안 제1 주파수 제어 신호(SFC)의 레벨이 일정하게 유지되지 않으면, 글리치 발생 구간으로 판단하여, 레벨의 변환 없이 제2 레벨(L)로 유지되는 제2 주파수 제어 신호(SFC')를 생성할 수 있다. 이후, 제2 글리치 구간(GT-2)이 종료되고 제1 주파수 제어 신호(SFC)가 적어도 기 설정된 판단 구간(4T) 동안 제1 레벨(H)로 유지되면, 그 다음 주기부터 제2 주파수 제어 신호(SFC')를 제1 레벨(H)로 변환시킬 수 있다.
따라서, 본 발명의 일 실시 예에 따른 필터부(331)는 제1 주파수 제어 신호(SFC)에 글리치 현상이 발생되더라도, 글리치가 제거된 제2 주파수 제어 신호(SFC')를 생성할 수 있다.
이와 같이, 제2 주파수 제어 신호(SFC')가 생성되면, 필터부(331)는 제2 주파수 제어 신호(SFC')를 클럭 트레이닝부(332)에 전달할 수 있다.
클럭 트레이닝부(332)는 기준 클럭 신호 생성부(320)로부터 제공받은 기준 클럭 신호(RCLK)를 이용하여 수신부(310)로부터 제공받은 클럭 신호(CLK)를 트레이닝하여 내부 클럭 신호(CLK')를 생성할 수 있다.
또한, 클럭 트레이닝부(332)는 제2 주파수 제어 신호(SFC')에 응답하여 제2 주파수 제어 신호(SFC')의 특정 구간에서 내부 클럭 신호(CLK') 생성을 위한 클럭 트레이닝(clock training)을 수행할 수 있다. 상술한 바와 같이, 필터부(331)를 통하여 글리치가 제거된 제2 주파수 제어 신호(SFC')가 클럭 트레이닝부(332)로 제공되므로, 클럭 트레이닝부(332)는 오류 없이 클럭 트레이닝을 수행할 수 있다.
본 발명의 일 실시 예에 따른 클럭 트레이닝부(332)는 도 2에 도시된 바와 같이, 위상 고정 루프(Phase Locked Loop, PLL) 회로(332A)를 포함할 수 있다.
클럭 트레이닝부(332)는 데이터 변환부(340)로 내부 클럭 신호(CLK')를 제공할 수 있다.
데이터 변환부(340)는 내부 클럭 신호(CLK')를 응답하여 수신부(310)로부터 제공된 복수의 영상 데이터(DAT')를 샘플링하고, 샘플링된 복수의 영상 데이터(DAT')를 복수의 데이터 전압으로 변환할 수 있다. 또한, 데이터 변환부(340)는 데이터 구동 신호(D-CS)에 포함된 로드 신호(도면 미도시)에 응답하여 복수의 데이터 전압을 복수의 데이터 라인(DL1~DLm, 도 1 참조)으로 출력할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 필터부(330)를 도시한 블록도이고, 도 5는 도 4에 따른 필터부(330)의 내부 회로 구성을 도시한 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 필터부(331)는 신호 생성부(331A), 비교부(331B) 및 출력부(331C)를 포함할 수 있다.
신호 생성부(331A)는 수신부(310, 도 2 참조)로부터 제1 주파수 제어 신호(SFC)를 수신하고, 기준 클럭 신호 생성부(320, 도 2 참조)로부터 기준 클럭 신호(RCLK)를 수신할 수 있다.
신호 생성부(331A)는 기준 클럭 신호(RCLK)의 n개의 주기 중 각 주기에서 제1 주파수 제어 신호(SFC)의 레벨 정보를 포함하는 n개의 입력 신호들을 생성할 수 있다. 이후, 도 4 및 도 5에서는, 본 발명의 일 실시 예에 따라 n이 4인 경우에 대하여 설명하기로 한다. 다만, n은 이에 한정되지 않으며 2이상의 자연수 중에서 설정될 수 있다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 신호 생성부(331A)는 제1 내지 제4 입력 신호들(Q1~Q4)을 기준 클럭 신호(RCLK)에 응답하여 각각 출력하는 제1 내지 제4 플립플롭들(11, 12, 13, 14)을 포함할 수 있다. 본 발명의 일 실시 예에 따른 신호 생성부(331A)에 포함된 플립플롭은, 제1 및 제2 입력 단자와 제1 및 제2 출력 단자를 가지는 D-플립플롭(delay flip-flop)일 수 있다.
도 5에 도시된 바와 같이, 제1 내지 제4 플립플롭들(11, 12, 13, 14)은 중 제1 플립플롭(11)은 제1 입력단자를 통해 제1 주파수 제어 신호(SFC)를 수신하고, 제2 입력단자를 통해 기준 클럭 신호(RCLK)를 수신할 수 있다. 제1 플립플롭(11)은 기준 클럭 신호(RCLK)에 응답하여 제1 출력단자(Q)를 통해 제1 입력신호(Q1)를 출력하고, 제2 출력단자(QB)를 통해 제1 반전신호(QB1)를 출력할 수 있다. 제1 반전신호(QB1)는 제1 입력신호(Q1)과 반전된 레벨을 가질 수 있다.
제1 내지 제4 플립플롭들(11, 12, 13, 14) 중 제2 플립플롭(12)은 제1 입력단자를 통해 제1 입력신호(Q1)를 수신하고, 제2 입력단자를 통해 기준 클럭 신호(RCLK)를 수신할 수 있다. 제2 플립플롭(12)은 기준 클럭 신호(RCLK)에 응답하여 제1 출력단자(Q)를 통해 제2 입력신호(Q2)를 출력하고, 제2 출력단자(QB)를 통해 제2 반전신호(QB2)를 출력할 수 있다. 제2 반전신호(QB2)는 제2 입력신호(Q2)와 반전된 레벨을 가질 수 있다.
제1 내지 제4 플립플롭들(11, 12, 13, 14) 중 제3 플립플롭(13)은 제1 입력단자를 통해 제2 입력신호(Q2)를 수신하고, 제2 입력단자를 통해 기준 클럭 신호(RCLK)를 수신할 수 있다. 제3 플립플롭(13)은 기준 클럭 신호(RCLK)에 응답하여 제1 출력단자(Q)를 통해 제3 입력신호(Q3)를 출력하고, 제2 출력단자(QB)를 통해 제3 반전신호(QB3)를 출력할 수 있다. 제3 반전신호(QB3)는 제3 입력신호(Q3)와 반전된 레벨을 가질 수 있다.
제1 내지 제4 플립플롭들(11, 12, 13, 14) 중 제4 플립플롭(14)은 제1 입력단자를 통해 제3 입력신호(Q3)를 수신하고, 제2 입력단자를 통해 기준 클럭 신호(RCLK)를 수신할 수 있다. 제4 플립플롭(14)은 기준 클럭 신호(RCLK)에 응답하여 제1 출력단자(Q)를 통해 제4 입력신호(Q4)를 출력하고, 제2 출력단자를 통해 제4 반전신호(QB4)를 출력할 수 있다. 제4 반전신호(QB4)는 제4 입력신호(Q4)와 반전된 레벨을 가질 수 있다.
따라서, 제4 입력신호(Q4)는 판단 구간(4T) 중 첫 번째 주기에서의 제1 주파수 제어 신호(SFC)의 레벨 정보를 가지고, 제3 입력 신호(Q3)는 판단 구간(4T) 중 두 번째 주기에서의 제1 주파수 제어 신호(SFC)의 레벨 정보를 가지며, 제2 입력 신호(Q2)는 판단 구간(4T) 중 세 번째 주기에서의 제1 주파수 제어 신호(SFC)의 레벨 정보를 가지고, 제1 입력 신호(Q1)는 판단 구간(4T) 중 네 번째 주기에서의 제1 주파수 제어 신호(SFC)의 레벨 정보를 가질 수 있다.
도 4를 참조하면, 비교부(331B)는 신호 생성부(331A) 로부터 제1 내지 제4 입력 신호들(Q1~Q4) 및 제1 내지 제4 반전 신호들(QB1~QB4)을 각각 수신할 수 있다. 비교부(331B)는 제1 내지 제4 입력 신호들(Q1~Q4)을 서로 비교하고, 제1 내지 제4 반전 신호들(QB1~QB4)을 서로 비교하여 4개의 주기 동안 제1 주파수 제어 신호(SFC)의 레벨이 일정하게 유지되는지 여부를 판단할 수 있다.
보다 구체적으로, 본 발명의 일 실시 예에 따른 비교부(331B)는 도 5에 도시된 바와 같이, 제1 부정곱 회로(21), 제2 부정곱 회로(22) 및 래치부(23)를 포함할 수 있다. 제1 부정곱 회로(21)는 제1 내지 제4 플립플롭들(11, 12, 13, 14) 각각의 제1 출력단자(Q)에 연결되어 제1 내지 제4 입력 신호들(Q1~Q4)을 수신할 수 있다. 제2 부정곱 회로(22)는 제1 내지 제4 플립플롭들(11, 12, 13, 14) 각각의 제2 출력단자(QB)에 연결되어 제1 내지 제4 반전 신호들(QB1~QB4)을 수신할 수 있다.
제1 부정곱 회로(21)는 제1 내지 제4의 입력 신호들(Q1~Q4)을 조합하여 제1 비교 신호(CP-1)를 출력할 수 있다. 예를 들어, 제1 내지 제4의 입력 신호들(Q1~Q4)이 모두 제1 레벨 정보를 포함하는 경우, 제1 부정곱 회로(21)는 제2 레벨 정보를 포함하는 제1 비교 신호(CP-1)를 출력할 수 있다.
제2 부정곱 회로(22)는 제1 내지 제4의 반전 신호들(QB1~QB4)을 조합하여 제2 비교 신호(CP-2)를 출력할 수 있다. 예를 들어, 제1 내지 제4의 반전 신호들(QB1~QB4)이 모두 제2 레벨 정보를 포함하는 경우, 제2 부정곱 회로(22)는 제1 레벨 정보를 포함하는 제2 비교 신호(CP-2)를 출력할 수 있다.
래치부(23)는 제1 부정곱 회로(21)의 출력단 및 제2 부정곱 회로(22)의 출력단 각각과 연결되어 제1 비교 신호(CP-1) 및 제2 비교 신호(CP-2)에 근거하여 제1 레벨 및 제2 레벨 중 어느 하나의 레벨을 갖는 결과 신호(RS)를 출력할 수 있다. 도 5에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 래치부(23)는 제3 부정곱 회로(23a) 및 제4 부정곱 회로(23b)를 포함할 수 있다.
보다 구체적으로, 제3 부정곱 회로(23a)는 제1 입력단자를 통해 제1 부정곱 회로(21)로부터 제1 비교 신호(CP-1)를 수신하고, 제2 입력단자를 통해 제4 부정곱 회로(23b)의 출력 신호를 수신할 수 있다. 제4 부정곱 회로(23b)는 제1 입력단자를 통해 제2 부정곱 회로(22)로부터 제2 비교 신호(CP-2)를 수신하고, 제2 입력단자를 통해 제3 부정곱 회로(23a)의 출력 신호를 수신할 수 있다. 또한, 제3 부정곱 회로(23a)의 출력 신호는 결과 신호(RS)로써 출력부(331C)로 제공될 수 있다.
일 예로, 래치부(23)는 제1 비교 신호(CP-1)가 제2 레벨 정보를 포함하고, 제2 비교 신호(CP-2)가 제1 레벨 정보를 포함하는 경우, 제1 레벨을 갖는 결과 신호(RS)를 출력할 수 있다.
도 4를 참조하면, 출력부(331C)는 비교부(331B)와 연결되어, 결과 신호(RS)에 대응하는 레벨을 갖는 제2 주파수 제어 신호(SFC')를 출력할 수 있다. 본 발명의 일 실시 예에 따른 출력부(331C)는 도 5에 도시된 바와 같이, 제1 인버터(31), 제2 인버터(32) 및 출력 플립플롭(33)을 포함할 수 있다. 본 발명의 일 실시 예에 따른 출력부(331C)에 포함된 출력 플립플롭(33)은 D-플립플롭일 수 있다.
보다 구체적으로, 제1 인버터(31)는 결과 신호(RS)의 레벨이 반전된 반전 결과 신호(RS')를 출력하고, 제2 인버터(32)는 제1 인버터(31)의 출력단에 연결되어, 반전 결과 신호(RS')를 결과 신호(RS)로 다시 반전시킬 수 있다. 출력 플립플롭(33)은 기 설정된 판단 구간(4T)의 다음 주기부터 결과 신호(RS)의 레벨을 갖도록 제2 주파수 제어 신호(SFC')를 출력할 수 있다.
보다 구체적인 예로, 결과 신호(RS)가 제1 레벨을 갖는 경우, 제1 인버터(31)는 제2 레벨을 갖는 반전 결과 신호(RS')를 출력하고, 제2 인버터(32)는 제1 레벨을 갖는 결과 신호(RS)를 출력할 수 있다. 또한, 출력 플립플롭(33)은 기준 클록 신호(RCLK)에 응답하여 5번째 주기에 제1 레벨을 갖는 제2 주파수 제어 신호(SFC')를 출력할 수 있다.
이와 같이, 필터부(331)는 기 설정된 판단 구간 동안 제1 주파수 제어 신호(SFC)의 레벨이 n개의 주기 동안 일정한 값으로 유지되는지를 판단하여 제2 주파수 제어 신호(SFC')를 생성함으로써, 제1 주파수 제어 신호(SFC)에 포함된 글리치 구간을 제거할 수 있다. 이를 위하여, 본 발명의 일 실시 예에 따른 필터부(331)는 n개의 주기 동안 n개의 입력 신호들을 서로 비교하고, n개의 입력 신호들 각각의 레벨에서 반전된 반전 신호들을 서로 비교함으로써, 제1 주파수 제어 신호(SFC)로부터 글리치가 제거된 제2 주파수 제어 신호(SFC')를 효과적으로 생성할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 복수의 영상 데이터(DAT) 및 제1 주파수 제어 신호(SFC)를 도시한 개념도이다.
도 2 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 신호 제어부(100)는 복수의 프레임 영상에 대응되는 복수의 영상 데이터(DAT)를 복수의 프레임 구간(FS-1, FS-2)에 출력할 수 있다. 복수의 프레임 구간(FS-1, FS-2) 각각은 복수의 블랭크 구간(BLS-1, BLS-2) 각각과 교대로 반복될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 제1 프레임 구간(FS-1) 다음에 제1 블랭크 구간(BLS-1)이 발생하고, 제1 블랭크 구간(BLS-1) 다음에 제2 프레임 구간(FS-2)이 발생하며, 제2 프레임 구간(FS-2) 다음에 제2 블랭크 구간(BLS-2)이 발생할 수 있다.
또한, 본 발명의 일 실시 예에 따른 신호 제어부(100)는 복수의 블랭크 구간(BLS-1, BLS-2)에 복수의 블랭크 데이터(BD)를 출력할 수 있다. 복수의 블랭크 데이터(BD) 각각은 클럭 트레이닝을 위한 패턴 데이터(CTP)를 포함할 수 있다. 도 2 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 클럭 트레이닝부(332)는 패턴 데이터(CTP)를 이용하여 클럭 트레이닝을 수행할 수 있다.
도 6에 도시된 바와 같이, 제1 주파수 제어 신호(SFC)는 블랭크 데이터 구간들(BLS-1, BLS-2)에서 클럭 트레이닝이 수행되도록 블랭크 데이터 구간들(BLS-1, BLS-2)에 대응되는 천이 구간들(TRS)을 포함할 수 있다. 예를 들어, 제1 주파수 제어 신호(SFC)는 블랭크 데이터 구간들(BLS-1, BLS-2)이 시작되는 지점에 제1 레벨에서 제2 레벨로 전환되는 폴링 지점(falling edge)을 가지고, 블랭크 데이터 구간들(BLS-1, BLS-2)이 끝나는 지점에 제2 레벨에서 제1 레벨로 전환되는 라이징 지점(rising edge)을 가지는 신호일 수 있다.
제2 주파수 제어 신호(SFC')는, 제1 주파수 제어 신호(SFC)에 발생된 글리치 현상이 제거된 신호일 수 있다. 일 예로, 제1 주파수 제어 신호(SFC)가 도 3에 도시된 바와 같이, 폴링 지점 및 라이징 지점 각각에서 글리치 현상이 발생된 신호이면, 제1 주파수 제어 신호(SFC)의 폴링 지점과 라이징 지점 각각이 소정의 시간(IS)만큼 지연됨으로써 글리치 현상으로 인한 노이즈가 제거될 수 있다. 즉, 도 6에 도시된 바와 같이, 제2 주파수 제어 신호(SFC')는, 제1 주파수 제어 신호(SFC)의 천이 구간(TRS)이 소정의 시간(IS)만큼 지연된 신호일 수 있다.
본 발명의 일 실시 예에 따르면, 제1 주파수 제어 신호(SFC)에 포함된 천이 구간(TRS)이 소정의 시간(IS)만큼 지연되어도, 다음 프레임 동작에는 크게 영향을 미치지 않을 수 있다.
도 7은 본 발명의 다른 일 실시 예에 따른 표시장치(1000')의 블록도이고, 도 8은 도 7의 표시장치(1000')의 신호 제어부(100)에서 출력되는 영상 데이터를 도시한 도면이다. 도 1에서 상술한 구성과 중복되는 설명은 생략하기로 한다.
도 7을 참조하면, 표시패널(400')은 액티브 영역(401), 제1 및 제2 더미 영역들(402a, 402b)을 포함할 수 있다. 제1 및 제2 더미 영역들(402a, 402b)은 액티브 영역(401)의 제1 게이트 라인(GL1)이 위치한 상부 및 제n 게이트 라인(GLn)이 위치한 하부에 각각 인접하게 배치될 수 있다. 도 7에서는 표시패널(400')에 제1 및 제2 더미 영역(402a, 402b)이 포함되는 예를 도시하였으나, 더미 영역은 표시패널의 상부 및 하부 중 어느 하나의 영역에만 배치될 수 있다.
액티브 영역(401)은 복수의 게이트 라인(GL1~GLn) 및 복수의 데이터 라인(DL1~DLm)에 의하여 정의되는 복수의 화소(PX11~PXnm)를 포함할 수 있다.
제1 더미 영역(402a)은 제1 더미 게이트 라인(GLD1) 및 복수의 데이터 라인(DL1~DLm)에 의하여 정의되는 복수의 더미 화소(PXD1~PXD1m)를 포함하고, 제2 더미 영역(402b)은 제2 더미 게이트 라인(GLD2) 및 복수의 데이터 라인(DL1~DLm)에 의하여 정의되는 복수의 더미 화소(PXD2~PXD2m)를 포함할 수 있다.
본 발명의 일 실시 예에 따른 신호 제어부(100)는 복수의 영상 데이터(DAT)에 제1 더미 영역(402a) 및 제2 더미 영역(402b) 각각에 출력할 더미 데이터들을 포함하여 출력할 수 있다. 예를 들어, 신호 제어부(100)는 복수의 화소(PX11~PXnm) 각각에 출력할 복수의 액티브 데이터와 복수의 더미 화소(PXD1~PXD1m, PXD2~PXD2m)에 출력할 복수의 더미 데이터를 포함하는 복수의 영상 데이터(DAT)를 출력할 수 있다.
보다 구체적인 예로, 본 발명의 일 실시 예에 따른 복수의 영상 데이터(DAT) 각각은 적어도 하나의 더미 데이터 및 액티브 데이터를 포함할 수 있다. 도 8을 참조하면, 하나의 프레임에 대응되는 액티브 데이터(ACD), 제1 및 제2 더미 데이터들(DUD-1, DUD-2)이 하나의 프레임 영상 데이터(DT)를 정의할 수 있다. 즉, 하나의 프레임 영상 데이터 구간(FS-1)은 제1 더미 데이터 구간(DUS-1), 액티브 데이터 구간(ACS) 및 제2 더미 데이터 구간(DUS-2)으로 이루어질 수 있다.
한 프레임 영상 데이터 구간(FS-1)의 전단 및 후단에는 제1 및 제2 블랭크 구간(BLS-1, BLS-2)이 각각 위치할 수 있다. 보다 구체적인 예로, 제1 더미 데이터 구간(DUS-1)은 제1 블랭크 구간(BLS-1)과 액티브 데이터 구간(ACS) 사이에 위치하고, 제2 더미 데이터 구간(DUS-2)은 액티브 데이터 구간(ACS)과 제2 블랭크 구간(BLS-2) 사이에 위치할 수 있다.
제1 블랭크 데이터 구간(BLS-1)에 대응되는 천이 구간(TRS)을 갖는 제1 주파수 제어 신호(SFC)가 소정의 시간(IS)만큼 지연되어도, 지연 구간(IS)은 제1 더미 데이터 구간(DUS-1)에 위치할 수 있다. 따라서, 데이터 구동부(300)의 액티브 구간(ACS)에서의 동작에는 영향을 미치지 않는 효과가 있다.
이상에서는, 제1 주파수 제어 신호(SFC)의 폴링 지점 및 라이징 지점 각각이 소정의 시간(IS)만큼 지연된 제2 주파수 제어 신호(SFC')의 실시 예에 대하여 설명하였다. 그러나, 본 발명의 다른 실시 예에 따르면, 제2 주파수 제어 신호(SFC')는 제1 주파수 제어 신호(SFC)의 폴링 지점 및 라이징 지점 중 어느 하나만 소정의 시간(IS)만큼 지연된 신호일 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 제1 주파수 제어 신호(SFC) 및 제2 주파수 제어 신호(SFC-1)를 도시한 파형도이다.
본 발명의 다른 일 실시 예에 따른 필터부는 소정의 주기 동안 제1 주파수 제어 신호(SFC)의 레벨을 판단하여, 제1 주파수 제어 신호(SFC)의 폴링 지점이 소정의 시간(IS)만큼 지연된 제2 주파수 제어 신호(SFC-1)를 생성할 수 있다. 제2 주파수 제어 신호(SFC-1)의 라이징 지점은 제1 주파수 제어 신호(SFC)의 라이징 지점과 동기화될 수 있다. 이 경우, 제2 주파수 제어 신호(SFC-1)의 천이 구간(TRS-1)은 제1 주파수 제어 신호(SFC)의 천이 구간(TRS)보다 길 수 있다.
클럭 트레이닝부는 제2 주파수 제어 신호(SFC-1)의 천이 구간(TRS-1) 동안 클럭 트레이닝을 수행할 수 있다.
이상에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 신호 제어부 200: 게이트 구동부
300: 데이터 구동부 330: 필터부
340: 클럭 트레이닝부 SFC: 제1 주파수 제어 신호
SFC’: 제2 주파수 제어 신호

Claims (20)

  1. 게이트 구동 신호, 주파수 정보를 포함하는 클럭 신호, 복수의 프레임 영상에 대응되는 복수의 영상 데이터 및 상기 복수의 프레임 영상이 각각 표시되는 복수의 프레임 구간을 정의하는 제1 주파수 제어 신호를 출력하는 신호 제어부;
    상기 신호 제어부로부터 수신한 상기 클럭 신호를 트레이닝하여 내부 클럭 신호로 생성하는 신호 처리부 및 상기 내부 클럭 신호에 응답하여 상기 복수의 영상 데이터를 복수의 데이터 전압으로 변환하여 출력하는 데이터 변환부를 포함하는 데이터 구동부;
    상기 신호 제어부로부터 수신된 상기 게이트 구동 신호에 응답하여 게이트 신호를 출력하는 게이트 구동부; 및
    상기 게이트 신호에 응답하여 상기 복수의 데이터 전압 각각에 대응되는 상기 복수의 프레임 영상을 표시하는 표시패널을 포함하고,
    상기 신호 처리부는,
    상기 제1 주파수 제어 신호를 수신하고, 상기 제1 주파수 제어 신호의 레벨이 기 설정된 판단 구간 동안 제1 레벨로 유지될 때 상기 제1 레벨을 갖고, 상기 제1 주파수 제어 신호의 레벨이 상기 판단 구간 동안 제2 레벨로 유지될 때 상기 제2 레벨을 갖는 제2 주파수 제어 신호를 생성하는 필터부; 및
    상기 제2 주파수 제어 신호에 응답하여 상기 내부 클럭 신호 생성을 위한 클럭 트레이닝을 수행하는 클럭 트레이닝부를 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 데이터 구동부는, 상기 판단 구간을 결정하는 기준 클럭 신호를 생성하는 기준 클럭 신호 생성부를 더 포함하고,
    상기 필터부는, 상기 기준 클럭 신호의 하나의 주기 단위로 상기 제1 주파수 제어 신호의 레벨을 비교하고, 상기 기준 클럭 신호의 적어도 n개의 주기(n은 2 이상의 자연수) 동안 상기 제1 주파수 제어 신호가 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 유지되면, n+1번째 주기부터 상기 제2 주파수 제어 신호의 레벨을 상기 제1 주파수 제어 신호의 상기 레벨로 변환하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 필터부는,
    상기 제1 주파수 제어 신호의 레벨이 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 상기 n개의 주기 동안 일정하게 유지되지 않으면, 상기 n+1번째 주기에 상기 제2 주파수 제어 신호의 레벨을 변환시키지 않는 것을 특징으로 하는 표시장치.
  4. 제2항에 있어서,
    상기 필터부는,
    상기 n개의 주기 중 각 주기에서 상기 제1 주파수 제어 신호의 레벨 정보를 포함하는 n개의 입력 신호들을 출력하는 신호 생성부;
    상기 n개의 입력 신호들을 비교하여 상기 n개의 주기 동안 상기 제1 주파수 제어 신호의 레벨이 일정한지 여부를 판단하는 비교부; 및
    상기 비교부에 의하여 상기 n개의 주기 동안 상기 제1 주파수 제어 신호의 레벨이 일정하게 유지된다 판단되면, 상기 n+1번째 주기에 해당 레벨을 갖는 상기 제2 주파수 제어 신호를 출력하는 출력부를 포함하는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 신호 생성부는,
    상기 n개의 입력 신호들 및 상기 n개의 입력 신호들의 레벨값들 각각에서 반전된 레벨값들을 갖는 n개의 반전 신호들을 생성하는 n개의 플립플롭들을 포함하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 비교부는,
    상기 n개의 입력 신호들을 조합하여 제1 비교 신호를 출력하는 제1 부정곱 회로;
    상기 n개의 반전 신호들을 조합하여 제2 비교 신호를 출력하는 제2 부정곱 회로; 및
    상기 제1 부정곱 회로 및 상기 제2 부정곱 회로 각각과 연결되고, 상기 제1 비교 신호 및 상기 제2 비교 신호에 근거하여 상기 제1 레벨 및 상기 제2 레벨 중 어느 하나의 레벨을 갖는 결과 신호를 출력하는 래치부를 포함하는 것을 특징으로 하는 표시장치.
  7. 제6항에 있어서,
    상기 출력부는,
    상기 결과 신호의 레벨이 반전된 반전 결과 신호를 출력하는 제1 인버터;
    상기 반전 결과 신호를 상기 결과 신호로 다시 반전시키는 제2 인버터; 및
    상기 n+1번째 주기에 상기 결과 신호가 갖는 레벨로 상기 제2 주파수 제어 신호의 레벨을 전환시키는 출력 플립플롭을 포함하는 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서,
    상기 신호 제어부는, 복수의 블랭크 데이터를 더 출력하고,
    상기 복수의 영상 데이터는, 상기 복수의 프레임 구간에 출력되고,
    상기 복수의 블랭크 데이터는, 상기 복수의 프레임 구간 각각과 교대로 반복되는 복수의 블랭크 구간에 출력되는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 복수의 블랭크 데이터 각각에는 상기 클럭 트레이닝을 위한 패턴 데이터가 포함되고,
    상기 클럭 트레이닝부는, 상기 패턴 데이터를 이용하여 상기 클럭 트레이닝을 수행하는 것을 특징으로 하는 표시장치.
  10. 제8항에 있어서,
    상기 복수의 영상 데이터 각각은, 더미 데이터 및 액티브 데이터를 포함하고,
    상기 복수의 프레임 구간 중 하나의 프레임 구간은 제1 블랭크 구간 및 제2 블랭크 구간 사이에 배치되며,
    상기 하나의 프레임 구간에 포함된 더미 데이터 구간은, 제1 블랭크 구간 및 제2 블랭크 구간 중 적어도 하나와 인접하게 배치되는 것을 특징으로 하는 표시장치.
  11. 타이밍 컨트롤러로부터 제1 주파수 제어 신호를 수신하고, 상기 제1 주파수 제어 신호의 레벨이 기 설정된 판단 구간 동안 제1 레벨 및 제2 레벨 중 어느 하나의 레벨로 동일하게 유지되는 것에 근거하여 상기 어느 하나의 레벨과 동일한 레벨을 갖도록 변환된 제2 주파수 제어 신호를 생성하는 필터부;
    상기 타이밍 컨트롤러로부터 주파수 정보를 포함하는 클럭 신호를 수신하고, 상기 제2 주파수 제어 신호에 응답하여 상기 클럭 신호의 트레이닝을 수행하면서 상기 클럭 신호에 대응되는 내부 클럭 신호를 생성하는 클럭 트레이닝부; 및
    상기 내부 클럭 신호에 응답하여 복수의 프레임 영상에 대응되는 복수의 영상 데이터를 복수의 데이터 전압으로 변환하여 출력하는 데이터 변환부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  12. 제11항에 있어서,
    상기 데이터 구동 회로는, 상기 판단 구간을 결정하는 기준 클럭 신호를 생성하는 기준 클럭 신호 생성부를 더 포함하고,
    상기 필터부는, 상기 기준 클럭 신호의 하나의 주기 단위로 상기 제1 주파수 제어 신호의 레벨을 비교하고, 상기 기준 클럭 신호의 적어도 n개의 주기(n은 2 이상의 자연수) 동안 상기 제1 주파수 제어 신호가 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 유지되면, n+1번째 주기부터 상기 제2 주파수 제어 신호의 레벨을 상기 제1 주파수 제어 신호의 상기 레벨로 변환하는 것을 특징으로 하는 데이터 구동 회로.
  13. 제12항에 있어서,
    상기 필터부는,
    상기 제1 주파수 제어 신호의 레벨이 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 상기 n개의 주기 동안 일정하게 유지되지 않으면, 상기 n+1번째 주기에 상기 제2 주파수 제어 신호의 레벨을 변환시키지 않는 것을 특징으로 하는 데이터 구동 회로.
  14. 제12항에 있어서,
    상기 필터부는,
    상기 n개의 주기 중 각 주기에서 상기 제1 주파수 제어 신호의 레벨 정보를 포함하는 n개의 입력 신호들을 출력하는 신호 생성부;
    상기 n개의 입력 신호들을 비교하여 상기 n개의 주기 동안 상기 제1 주파수 제어 신호의 레벨이 일정한지 여부를 판단하는 비교부; 및
    상기 비교부에 의하여 상기 n개의 주기 동안 상기 제1 주파수 제어 신호의 레벨이 일정하게 유지된다 판단되면, 상기 n+1번째 주기에 해당 레벨을 갖는 상기 제2 주파수 제어 신호를 출력하는 출력부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  15. 제14항에 있어서,
    상기 신호 생성부는,
    상기 n개의 입력 신호들 및 상기 n개의 입력 신호들의 레벨값들 각각에서 반전된 레벨값들을 갖는 n개의 반전 신호들을 생성하는 n개의 플립플롭들을 포함하는 것을 특징으로 하는 데이터 구동 회로.
  16. 제15항에 있어서,
    상기 비교부는,
    상기 n개의 입력 신호들을 조합하여 제1 비교 신호를 출력하는 제1 부정곱 회로;
    상기 n개의 반전 신호들을 조합하여 제2 비교 신호를 출력하는 제2 부정곱 회로; 및
    상기 제1 부정곱 회로 및 상기 제2 부정곱 회로 각각과 연결되고, 상기 제1 비교 신호 및 상기 제2 비교 신호에 근거하여 상기 제1 레벨 및 상기 제2 레벨 중 어느 하나의 레벨을 갖는 결과 신호를 출력하는 래치부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  17. 제16항에 있어서,
    상기 출력부는,
    상기 결과 신호의 레벨이 반전된 반전 결과 신호를 출력하는 제1 인버터;
    상기 반전 결과 신호를 상기 결과 신호로 다시 반전시키는 제2 인버터; 및
    상기 n+1번째 주기에 상기 결과 신호가 갖는 레벨로 상기 제2 주파수 제어 신호의 레벨을 전환시키는 출력 플립플롭을 포함하는 것을 특징으로 하는 데이터 구동 회로.
  18. 주파수 정보를 포함하는 클럭 신호, 게이트 구동 신호, 복수의 프레임 영상에 대응되는 복수의 영상 데이터 및 상기 복수의 프레임 영상이 각각 표시되는 복수의 프레임 구간을 정의하는 제1 주파수 제어 신호를 출력하는 단계;
    상기 제1 주파수 제어 신호의 레벨이 기 설정된 판단 구간 동안 제1 레벨로 유지될 때 상기 제1 레벨을 갖고, 상기 제1 주파수 제어 신호의 레벨이 상기 판단 구간 동안 제2 레벨로 유지될 때 상기 제2 레벨을 갖는 제2 주파수 제어 신호를 생성하는 단계;
    상기 제2 주파수 제어 신호에 응답하여 상기 클럭 신호를 트레이닝하면서 내부 클럭 신호를 생성하는 단계;
    상기 내부 클럭 신호에 응답하여 상기 복수의 영상 데이터를 복수의 데이터 전압으로 변환하여 출력하고, 상기 게이트 구동 신호에 응답하여 게이트 신호를 출력하는 단계; 및
    상기 게이트 신호에 응답하여 상기 복수의 데이터 전압 각각에 대응되는 상기 복수의 프레임 영상을 표시하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동 방법.
  19. 제18항에 있어서,
    상기 제2 주파수 제어 신호를 생성하는 단계는,
    상기 판단 구간을 결정하는 기준 클럭 신호를 생성하는 단계; 및
    상기 기준 클럭 신호의 하나의 주기 단위로 상기 제1 주파수 제어 신호의 레벨을 비교하고, 상기 기준 클럭 신호의 적어도 n개의 주기(n은 2 이상의 자연수) 동안 상기 제1 주파수 제어 신호가 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 유지되면, n+1번째 주기부터 상기 제2 주파수 제어 신호의 레벨을 상기 제1 주파수 제어 신호의 상기 레벨로 변환하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동 방법.
  20. 제19항에 있어서,
    상기 제1 주파수 제어 신호의 레벨이 상기 제1 및 제2 레벨 중 어느 하나의 레벨로 상기 n개의 주기 동안 일정하게 유지되지 않으면, 상기 n+1번째 주기에 상기 제2 주파수 제어 신호의 레벨을 변환시키지 않는 것을 특징으로 하는 표시장치의 구동 방법.
KR1020160051094A 2016-04-26 2016-04-26 표시장치 KR102482393B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160051094A KR102482393B1 (ko) 2016-04-26 2016-04-26 표시장치
US15/496,517 US10504411B2 (en) 2016-04-26 2017-04-25 Display device
US16/707,402 US10909906B2 (en) 2016-04-26 2019-12-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160051094A KR102482393B1 (ko) 2016-04-26 2016-04-26 표시장치

Publications (2)

Publication Number Publication Date
KR20170122357A KR20170122357A (ko) 2017-11-06
KR102482393B1 true KR102482393B1 (ko) 2022-12-29

Family

ID=60088519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160051094A KR102482393B1 (ko) 2016-04-26 2016-04-26 표시장치

Country Status (2)

Country Link
US (2) US10504411B2 (ko)
KR (1) KR102482393B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423645B1 (ko) 2017-11-15 2022-07-22 삼성디스플레이 주식회사 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
KR20200070497A (ko) 2018-12-07 2020-06-18 삼성디스플레이 주식회사 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060119086A (ko) 2005-05-18 2006-11-24 삼성전자주식회사 노이즈 방지 회로를 가지는 메모리 장치
KR100807077B1 (ko) 2006-05-11 2008-02-25 주식회사 하이닉스반도체 지연 동기 루프 회로
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
KR20110133356A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 디스플레이 장치에서 케이블의 플러그 상태를 검출하는 방법 및 장치
KR20140140939A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치용 신호 처리 방법
KR20160091518A (ko) * 2015-01-23 2016-08-03 삼성디스플레이 주식회사 표시장치
KR102362877B1 (ko) * 2015-06-24 2022-02-15 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR20170037774A (ko) * 2015-09-25 2017-04-05 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US10909906B2 (en) 2021-02-02
KR20170122357A (ko) 2017-11-06
US20170309220A1 (en) 2017-10-26
US20200111406A1 (en) 2020-04-09
US10504411B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
US4713621A (en) Phase synchronization circuit
US7333151B2 (en) Dot clock synchronization generator circuit
JP5989239B2 (ja) 信号処理装置
KR102482393B1 (ko) 표시장치
KR20160091518A (ko) 표시장치
JP2014140110A (ja) 変換回路、画像処理装置および変換方法
JP5987371B2 (ja) データ受信回路、電子機器、及びデータ受信方法
CN111211774A (zh) 除弹跳电路
JP2006318315A (ja) 画像処理パイプライン回路
JP4175982B2 (ja) レベル比較器
JP4239475B2 (ja) 走査線変換装置
JPH09247574A (ja) 走査線変換装置
JP5061000B2 (ja) 位相調整回路
KR100590915B1 (ko) 액정 표시 장치의 액정 극성 반전 신호 제어 장치
JP6367878B2 (ja) 受信回路及び受信方法
JP5513179B2 (ja) 画像処理システム
JP3101510B2 (ja) Ｏｓｄ信号挿入回路
KR100425687B1 (ko) 평판표시장치의 합성동기신호 분리회로
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
CN115421554A (zh) 数据处理方法以及驱动芯片、系统和显示模组
JPH0918741A (ja) 表示制御方法及び表示制御回路
JP2005531973A (ja) ビデオ信号中の同期信号を抽出するための方法および回路
JP2005017960A (ja) 液晶表示装置におけるドットクロックの自動位相調整方式
JPS6058479B2 (ja) 文字等の表示方法
JPH10340074A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right