JP2005531973A - ビデオ信号中の同期信号を抽出するための方法および回路 - Google Patents

ビデオ信号中の同期信号を抽出するための方法および回路 Download PDF

Info

Publication number
JP2005531973A
JP2005531973A JP2004517142A JP2004517142A JP2005531973A JP 2005531973 A JP2005531973 A JP 2005531973A JP 2004517142 A JP2004517142 A JP 2004517142A JP 2004517142 A JP2004517142 A JP 2004517142A JP 2005531973 A JP2005531973 A JP 2005531973A
Authority
JP
Japan
Prior art keywords
signal
duration
video signal
input video
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004517142A
Other languages
English (en)
Inventor
フィリップ、ベリン
ニコラス、ギレーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2005531973A publication Critical patent/JP2005531973A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

この発明は、水平同期信号(Hsync)を生成するために、ビデオ・ラインの開始での水平同期パルスを含む入力ビデオ信号(Csync)から同期信号を抽出する方法に関し、この方法は、−前記入力ビデオ信号(Csync)中の前記ビデオ・ラインの持続時間(D)を計算するための計算ステップ(105)と、−入力ビデオ信号(Csync)を強制的に出力レベルにする強制ステップであって、出力レベルが水平同期パルス後の前記入力ビデオ信号(Csync)のレベルに対応して、水平同期信号(Hsync)を生成するために、入力信号を、各水平同期パルスの終わりとライン持続時間(D)の第1のパーセント値(X1)によって定義される瞬間との間にあるように強制する強制ステップ(108)と、を備える。
【用途】 同期信号の抽出。

Description

本発明は、水平および垂直同期信号を生成するために、水平および垂直同期パルスを含む入力ビデオ信号から同期信号を抽出する方法に関する。
本発明は、ビデオ画面で使用されるビデオ同期信号を取得するため、またはLCD画面上で表示されるビデオ信号をデジタル化する際にそれを使用するための集積回路における複数の応用例を含む。
LCDタイプのデジタル画面上にビデオ信号の内容を表示することは、1組の基本のデジタル信号を取得するために、主要クロック信号を用いて所与の周波数でこのビデオ信号をデジタル化することを可能にする。こうした基本のデジタル信号は、ビデオ信号の視覚内容が再生されるように、LCD画面を構成する画素、すなわちピクセルに適用される。
こうした変換に必要な主要クロック信号は通常、位相ロック・ループ(PLL)によって生成され、この位相ロック・ループは、その入力で、デジタル化されるビデオ信号のライン周波数をその周波数として含む第1のクロック信号、およびデジタル化されるビデオ信号のフレーム周波数をその周波数として含む第2のクロック信号を受信する。第1クロック信号は主要クロック信号の周波数の定義を可能にし、その周波数は、第1クロック周波数の周波数倍数である。第2クロック周波数は、その目的として、詳細にはPLLを垂直同期パルス時にオープン・ループで動作させるために、2つのビデオ・フレームの間のPLLの動作に作用しなければならない。
一方では、その信号が水平同期信号(Hsync)とも言われるライン周波数の前記第1クロック信号を提供し、他方では、その信号が垂直同期信号(Vsync)とも言われるフレーム周波数の前記第2クロック信号を提供する必要がある。
ビデオ信号は、その符号化形式が何であり得るかに関係なく、ビデオ・コンテンツに加えて、同期情報を含む。詳細には、それはそれぞれのビデオ・ラインの開始に印を付ける水平同期パルス、およびそれぞれのビデオ・フレームの開始に印を付ける垂直同期パルスを含み、水平および垂直同期信号の生成のためには、後者は別個に抽出されなければならない。
アナログ装置[Analog Devices]からAD9888として引用された回路内で実施される方法がビデオ信号からこれらの同期信号を抽出するために周知である。
この方法は、ビデオ信号のレベルが第1の論理状態(例えば同期パルスに対応する「ロー」論理状態)のときに減分されて、ビデオ信号のレベルが第2の論理状態(例えば「ハイ」論理状態)のときに増分されるカウンタについて述べている。基準期間よりも長い期間中にカウンタによって減分カウントすることによって、同期パルスの存在が示されるものであり、このカウンタの値は、ビデオ信号の符号化形式に帰属する同期パルスの持続時間に直結している。
ビデオ信号から同期信号を抽出するために従来技術で周知の方法には、いくつかの制限がある。
同期パルスの持続時間はビデオ形式によって変化するので、前記基準期間の値は、ビデオ信号の符号化形式が変化するときはいつでも修正されなければならない。
この方法はビデオ信号の符号化形式を識別することを含み、複数の符号化形式が存在することに鑑みて、これは、この方法の実施を複雑にする。したがって、同期信号を抽出するこの方法は、ビデオ信号の周知の各形式について新しいパラメータ設定を必要とするので、何にでも適用できるものではない。
一方、同期パルスの持続時間がある符号化形式と別の符号化形式では大きく異なることによって、カウンタのサイズ決めは難しくなる。
最後に、この方法は、たとえば独自の符号化が存在するときにビデオ信号の符号化形式が認識されない場合は、前記基準期間を定義することができないので使用され得ない。
本発明の一目的は、入力ビデオ信号中の同期信号を自動的にまた符号化形式とは独立に抽出することである。
このために、本発明による方法は、
前記入力ビデオ信号中のビデオ・ラインの持続時間を計算するための計算ステップと、
前記入力ビデオ信号を強制的に出力レベルにする強制ステップであって、前記出力レベルが水平同期パルス後の前記入力ビデオ信号のレベルに対応し、前記入力信号が、各水平同期パルスの終わりと前記ライン持続時間の第1のパーセント値によって定義される瞬間との間にあるように強制的にされ、水平同期信号Hsyncを生成するステップとを備える。
同期信号を抽出する難しさは、入力ビデオ信号が水平および垂直同期信号を含むだけでなく、除去されるべき寄生パルス[parasitic pulse]を含むことにある。この寄生パルスは、詳細には、ビデオ・コンテンツの知的財産権を保護するに当たって目的とするパルス、または垂直同期パルスのいずれかの側にインターレース・モードで挿入されるいわゆる等化パルスに相当する。
この方法は、現在知られているビデオ符号化形式の寄生パルスが、水平同期パルスの終わりと、ビデオ・ラインの持続時間Δのパーセント値X1によって定義される瞬間の間にある時間間隔Δ1に常に位置するという事実に基づく。入力ビデオ信号のレベルを強制的に前記時間間隔の間にすることによって、水平同期パルスだけが存在し、寄生パルスが抑制される同期信号を生成することができる。
この方法は、ビデオ信号中の水平同期パルスの幅のどんな変化の影響も受けない。この方法は、強制操作が行われる間の時間間隔が一定の値ではなく、ラインの持続時間のパーセント値として表現された最終値として定義されるので、ビデオ・ラインの持続時間の変動、たとえば入力ビデオ信号中のライン周波数の変化後の影響も同様に受けない。
この方法は、詳細には1600×1200ピクセルの解像度を有するUXGA符号化形式、プログレッシブおよびインターレース符号化および3レベル符号化形式について、各ビデオ・ラインの開始を示す水平同期信号(Hsync)をビデオ信号内で抽出することを可能にする。
本発明によるこの方法は、計算ステップの事前のステップをも含み、前記事前ステップは、入力ビデオ信号の1組の立ち上がりエッジから選ばれた2つの連続した立ち上がりエッジの間で、前記入力ビデオ信号のロー・レベルの持続時間およびハイ・レベルの持続時間を測定するための第1の測定サブステップと、
前記第1測定サブステップで実施された1組の連続した測定について、前記ロー・レベル持続時間対前記ハイ・レベル持続時間の比が1より大きい場合、前記入力ビデオ信号のレベルを反転させる反転サブステップと、を含む。
この方法は、同期パルスの極性の自動検出を提供する。この特徴によって、入力ビデオ信号の同期化の極性がどうであれ、同期パルス時に正のレベルを有する出力同期信号を生成することができる。
本発明による方法は、計算ステップが、
前記入力ビデオ信号の1組の立ち上がりエッジのうちから2つずつ取られた連続する立ち上がりエッジの間の持続時間を測定するための第2の測定サブステップと、
前記第2測定サブステップで測定された持続時間のうちから、ビデオ・ラインの前記持続時間に対応する最大値を抽出するための処理サブステップと、を備えることを特徴とする。
ビデオ・ラインの持続時間の計算は、第2測定サブステップで実施された多数の測定に基づく。処理サブステップによって、ビデオ・フレームの終わりとその次のビデオ・フレームの開始の間の寄生パルスおよび水平同期パルスに関するエッジを考慮しないことができる。したがって、この方法によって、ライン持続時間の信用できる値を生成することができる。
本発明による方法は、ビデオ・ラインの持続時間の値を更新するため、ビデオ・ラインの持続時間を計算するための計算ステップが周期的に活性化され得ることも特徴とする。
これによって、入力ビデオ信号の形式にどんな変化が生じた場合でも、同期パルスのための抽出プロセスを自動的に適応させることができる。
本発明による方法は、抽出された水平同期信号から垂直同期信号を生成するステップをも含む。
水平同期の極性は、2つのビデオ・フレーム間で、すなわち垂直同期パルスの生成時にビデオ信号中で反転される。したがって、垂直同期パルスVsyncの抽出は、ビデオ・ラインの特定の時間範囲のレベルが一定であり、また水平同期パルスのレベルと同じであり、すなわちこの時間範囲中にロー・レベルである場合、それが水平同期パルスの存在を特徴付けるという事実に基づく。
垂直同期パルスを抽出するこの方法によって、現在知られているそれぞれ異なるビデオ符号化形式に適応させることができる。
本発明は、上述の本発明による方法のステップおよびサブステップを実施するためのハードウェアおよび/またはソフトウェア手段を含む集積回路にも関する。
この集積回路は、入力ビデオ信号から水平Hsyncおよび垂直Vsync同期信号を抽出および生成することを可能にする。有利には、こうした集積回路は、上述のPLLが1つまたは複数のアナログ・デジタル・ビデオ変換器を駆動するように設計された主要出力クロック信号の生成を可能にするように、前記PLLについて水平および垂直同期信号を生成するために使用される。
本発明についての具体的な諸側面について、以下で説明され、また添付の図面と併せて考慮される諸実施形態を参照して次に説明する。図面では、同一の部分またはサブステップは、同じように表されている。
図1は、入力ビデオ信号から水平および垂直同期パルスを導出するための本発明による方法で使用される諸ステップのブロック図である。
入力ビデオ信号の交流成分を抑制するために、この方法は、ブランキング・レベルより高いレベルのすべての情報を除外できるようにする処理ステップ101を含む。もちろん、このステップ101は、入力ビデオ信号が複合同期信号に対応しない場合にだけ実施される。このように修正された入力ビデオ信号は、同期パルスまたは寄生パルスを含む合成同期信号Csyncに対応する。
RGB(赤緑青)形式の入力信号の場合、同期情報は、通常SOG[Synchronization On Green―グリーン上の同期―]として周知の緑成分中に含まれ、YcrCb形式の入力信号の場合、同期情報は、輝度成分Y中に含まれる。本発明による方法は、水平および垂直同期パルスを抽出するために、同期信号を含む入力信号のこうした成分だけを解析する。
この方法は、入力ビデオ信号のレベルを条件的に反転させるための事前ステップ102を含む。このために、事前ステップ102は、以下のステップを含む。
信号Csyncの1組の立ち上がりエッジから選ばれた2つの連続した立ち上がりエッジ間の入力ビデオ信号中のロー・レベルの持続時間およびハイ・レベルの持続時間を測定するための第1測定サブステップ103。都合の良いことには、この第1測定サブステップ103は、1組の連続する64個の立ち上がりエッジ、すなわち2つのビデオ・フレーム間に挿入された寄生パルスまたは水平同期パルスを定義する立ち上がりエッジを考慮するのではなく、あるビデオ・フレーム内の水平同期パルスを定義する立ち上がりエッジを確実に考慮できるほど十分に長い合計時間に対して実施される。
前記第1測定サブステップにより実施されたこの1組の連続する64の測定について、ハイ・レベル持続時間対ロー・レベル持続時間の比が1より大きい場合、前記入力ビデオ信号のレベルを反転させるための反転サブステップ104。信号Csync中の同期パルスの極性がマイナスと検出される場合、入力ビデオ信号Csyncは反転される。
この方法は、前記入力ビデオ信号Csync中のビデオ・ラインの持続時間Δを計算するための計算ステップ105を含む。この計算は、反転サブステップ104で極性が反転された可能性がある複合同期信号Csyncに対して実施される。
この計算ステップ105は、前記入力ビデオ信号の1組の立ち上がりエッジのうちから2つずつ取られた連続する立ち上がりエッジ間の持続時間を測定するための第2の測定サブステップ106を含む。好都合なことには、このステップはそれぞれが特定の条件を満たさなければならない1024個の一連の測定を実施する。詳細にはPは整数である。
この1組の1024個の値を定義する測定値が考慮される場合、N番の測定は、その直前のN−1番の測定値と±P%の差があってはならない。
N−1番の測定値はその直前のN−2番の測定値と±P%の差があってはならない。
N−2番の測定値はその直前のN−3番の測定値と±P%の差があってはならない。
N番の測定値がその直前のN−1番の測定値と±P%以上の差がある場合、このN番の測定値は考慮されず、またその3つの連続する測定値も考慮されない。
この計算ステップ105は、前記第2測定サブステップ106で測定された1組の前記1024個の持続時間のうちから最大値を抽出するための処理サブステップ107をも含み、この最大値は、ビデオ・ラインの持続時間Δに対応する最大値である。
有利には、計算ステップ105は、ビデオ・ライン持続時間Δの値を更新するために周期的に活性化される。
この方法は、信号Csyncを強制的に、水平同期パルス後の前記信号Csyncのレベルに対応する出力レベルにする強制ステップ108を含み、水平同期信号Hsyncを生成するために、前記信号が(各水平同期パルスの終わりと、前記ライン持続時間Δの第1のパーセント値X1によって表現される瞬間との間の持続時間と定義される)時間範囲Δ1上にあるように強制的にされる。持続時間Δ1の間に信号Csync中にいくらかの寄生パルスが存在する場合、それらは、水平同期信号Hsyncを形成するために除去される。
ライン開始時に同期させるため、信号Csyncの立ち上がりエッジが、持続時間Δ1の計算を開始するために使用される。最初に、除去される予定のパルスに属する立ち上がりエッジが持続時間Δ1の計算開始のために使用される場合、ライン開始での同期は、以下の立ち上がりエッジなどで実施される。
この方法は、ビデオ・ラインの持続時間の最大20%の水平同期パルス幅で、プログレッシブ・モード(すなわち非インターレース)とインターレース・モードで入力ビデオ信号Csyncにおける垂直同期パルスを抽出する際に垂直同期信号Vsyncを生成するための生成ステップ109を含む。垂直同期信号の抽出は、以下の情報に基づく。
ライン持続時間Δの25%および75%のCsync信号の状態。
ライン持続時間Δの25%のHsync信号の状態。
ライン持続時間Δの[0+,87.5%]の立ち上がりエッジの数。ただし、0+は、ライン開始時の最初の立ち上がりエッジが考慮されないことを示す。
ライン持続時間Δの範囲[18.75%,75%]のCsync信号の連続的なハイ状態の最大持続時間。
ライン持続時間Δの18.75%の範囲の開始点を選択することによって、Csync信号立ち上がりエッジ後のライン持続時間Δの12.5%より大きい開始パルスは除外される。この方法を簡略化するため、この方法は、Csync信号が、3つのパルス時にロー状態に戻ることなく、ライン持続時間Δの6.25%の乗数(すなわち18.75%,25%,31.25%,…,81.25%,87.5%)で3回連続して安定していることを評価するだけである。
都合の良いことには、この方法は、入力ビデオ信号Csyncの瞬間フィールドを示すフィールド信号をも生成するためのVsync信号抽出のために実施される処理および分析を利用する。
以下の条件のうちの1つが確認される場合、Vsync信号はアクティブであると見なされる。
条件1: 75%のCsync信号がハイであり、25%のHsync信号がローであり、水平ライン持続時間Δの[0+,87.5%]の間のCsync信号立ち上がりエッジの数が3つ以下であり、範囲[18.5%,87.5%]のCsync信号の連続したハイ状態の最大時間が、Csync立ち下がりエッジ後の最初のパルスを除いてライン持続時間Δの12.5%を厳密に上回っている。
Vsync信号は、ライン持続時間Δの87.5%で変化する。
フィールド信号は、ライン持続時間Δの87.5%で変化する。
条件2: 25%のHsync信号はハイである。
フィールド出力信号は、ライン持続時間Δの25%のCsync信号のレベルの反転によって与えられる。
Vsync信号は、ライン持続時間Δの37.5%で変化する。
フィールド出力信号は、ライン持続時間Δの37.5%で変化する。
条件3: 75%のCsync信号がローで、25%のCsync信号がハイであり、25%のHsync信号がローであり、水平ライン持続時間Δの[0+,87.5%]の間のCsync信号立ち上がりエッジの数が範囲[1,2]の間であり、範囲[18.75%,87.5%]のCsync信号の連続したハイ状態の最大時間が、ライン持続時間Δの12.5%以上である。
Vsync信号は、ライン持続時間Δの87.5%で変化する。
フィールド出力信号は、ライン持続時間Δの範囲[0+,87.5%]の立ち上がりエッジの数によって与えられる。実際に、立ち上がりエッジの数が1に等しい場合、フィールド出力信号はローである。立ち上がりエッジの数が2に等しい場合、フィールド出力信号はハイである。フィールドは、ライン持続時間の87.5%で変化する。
図2に、プログレッシブ・モードの入力ビデオ信号Csync、ならびに本発明による方法によって抽出される同期信号HsyncおよびVsyncの時間図を示す。
入力ビデオ信号Csyncは、ブラック・レベルより高いレベルのすべての情報が除外されている処理ステップ101から生じる複合同期信号である。これは、同期パルスの極性が負であるプログレッシブ・モードのビデオ信号である。
各ビデオ・ラインの開始は、灰色の三角で表される。ビデオ信号Csyncの各ラインは、水平同期パルス、詳細には、同期信号Hsyncを生成するために抽出されるべきパルスP1−P2−P3を含む。
すべての寄生パルスは除外されるが、それは、たとえばビデオ・コンテンツの知的財産の保護を目的とするパルスに対応するパルスP4の場合である。強制ステップ108は、それぞれのビデオ・ラインに適用される。寄生パルスが個々のビデオ・ラインの時間範囲Δ1(パルスP3の立ち上がりエッジと、ライン持続時間Δのパーセント値X1として定義された瞬間T1によって区切られる)に存在しない場合、同期信号Hsyncは、信号Csyncの基本コピーである。強制ステップ108は、パルスP4を除外する際にそのすべての機能を用いる。実際に、時間範囲Δ1で生成された信号Hsyncのレベルは、パルスP3の立ち上がりエッジ後の信号CsyncのレベルN1に等しい状態のままである。
同期信号Vsyncは、ライン持続時間Δのパーセント値X4として表現された瞬間T4で負のレベルに、またライン持続時間Δのパーセント値X5として表現された瞬間T5で、正のレベルに変化する。
図3に、インターレース・モードの入力ビデオ信号Csync、ならびに本発明による方法から導出される同期信号HsyncおよびVsyncの入力ビデオ信号Csyncの時間図を示す。
入力ビデオ信号Csyncは、ブラック・レベルより高いレベルのすべての情報が除外されている処理ステップ101から生じる複合同期信号である。これは、同期パルス極性が負であるプログレッシブ・モードのビデオ信号である。
各ビデオ・ラインの開始は、灰色の三角で表される。ビデオ信号Csyncの各ラインは、水平同期パルス、詳細には、同期信号Hsyncを生成するために抽出されるパルスP1−P2を含む。
すべての寄生パルスは除外されるが、それは、垂直同期パルス幅の半分の幅を有する等化パルスに対応するパルスP3の場合に当てはまる。強制ステップ108は、それぞれのビデオ・ラインに適用される。
寄生パルスは、個々のビデオ・ラインの時間範囲Δ1(パルスP2の立ち上がりエッジと、ライン持続時間Δのパーセント値X1として定義された瞬間T1とによって区切られる)に存在しない場合には、強制ステップは、同期信号Hsyncを定義するための信号Csyncの基本コピーを示唆している。強制ステップ108はパルスP3を除外する際にそのすべての機能を用いる。実際に、範囲Δ1で生成された信号HsyncのレベルはパルスP2の立ち上がりエッジ後の信号Csyncの論理レベルN2に等しい状態のままである。
同期信号Vsyncは、ライン持続時間Δのパーセント値X4として表現される瞬間T4で負のレベルに、またライン持続時間Δのパーセント値X5として表現される瞬間T5で正のレベルに変化する。
図4に、入力ビデオ信号Vinから水平および垂直同期パルスを抽出するための本発明による方法の一実施形態を示す。この実施形態は、詳細には集積回路での実装のために設計されている。
それは、ブラック・レベルより高い信号のすべての部分を抑制し、したがってビデオ信号Vinの交流成分を抽出し、したがって複合同期信号Csyncを生成するためのトリガ300を含む。信号Csyncが既に得られている場合、トリガは使用されず、同期信号は、前記複合同期信号から直接に抽出される。
排他的ORタイプの論理ゲート301(XORゲートとも言われる)は、信号Csyncおよびコマンド信号301aを受信する。コマンド信号301aのレベルに応じて、この論理ゲートは、複合同期信号302を生成するため、信号Csyncの論理レベルの反転を引き起こす。したがって、信号301aの論理レベルがハイである場合、信号302は信号Csyncの同期パルスの極性の反転からもたらされ、信号301aの論理レベルがローである場合、信号302は、信号Csyncと同一のものである。したがって、信号302は、同期パルスの極性が常に同じである複合同期信号を定義する。
検出モジュール303によって、信号Csyncの同期パルスの極性を検出することができる。ロー・レベル持続時間対ハイ・レベル持続時間の比が1より大きい場合、モジュール303は、1組の連続した立ち上がりエッジについて信号Csyncの2つの立ち上がりエッジ間でハイ・レベルのコマンド信号301aを生成する。そうでない場合、モジュール303は、ロー・レベルのコマンド信号301aを生成する。有利には、この検出モジュールは、そのクロック入力で、たとえば水晶によって生成された基準クロック信号を受信し、またカウントの方向を示すその入力で信号Csyncを受信する、上/下タイプのカウンタを含む。カウンタは初期値から開始する信号Csyncの2つの連続した立ち上がりエッジ間の信号Csyncのハイ・レベルで減分され、信号Csyncのロー・レベルで増分される。カウンタ値が前記1組の連続した立ち上がりエッジ内の第2立ち上がりエッジで前記初期値より高い場合、これは信号Csyncの極性が反転されなければならないことを示し、カウンタの値が第2立ち上がりエッジで前記初期値より低い場合、これは、信号Csyncの極性が反転される必要がないことを示している。
モジュール305は、信号302のビデオ・ラインの持続時間Δの計算を提供する。このモジュールは、たとえばそのクロック入力で水晶によって生成された基準クロック信号を受信するカウンタを含む。カウンタは、第1立ち上がりエッジでゼロに再設定した後に信号302の2つの立ち上がりエッジ間で増分される。第2立ち上がりエッジで、カウンタの値は、サブステップ105および図1を参照して上記で述べたように、直前の3つの測定値と比較され得るようにローカルに格納される。
モジュール304は、信号302からの瞬間T1−T2−T3−T4−T5のコマンド・パルスP1−P2−P3−P4−P5、およびそれ自体を各水平同期パルスと同期させた後のライン持続時間Δに関する情報を生成する。モジュール304は、水平パルスの各開始時にゼロに再設定され、またそのクロック入力で、モジュール305によって使用される同じクロック信号を受信するカウンタを含む。このカウンタは各水平同期パルスの開始時に増分され、その瞬間値は、比較器によって、前記ライン持続時間Δの分割後に取得された1組の値と比較される。前記瞬間値が分割後に取得された前記値のうちの1つに等しい場合、パルスPiは、モジュール304によって生成される。詳細には、コマンド・パルスP1は、ライン持続時間値Δの87.5%で生成され、コマンド・パルスP2は、カウンタの瞬間値がライン持続時間値Δの18.75%に等しい場合に生成され、コマンド・パルスP3は、カウンタの瞬間値がライン持続時間値Δの25%に等しい場合に生成され、コマンド・パルスP4は、カウンタの瞬間値がライン持続時間値Δの37.5%に等しい場合に生成され、コマンド・パルスP5は、カウンタの瞬間値がライン持続時間値Δの75%に等しい場合に生成される。
状態マシン306によって、信号302およびコマンド・パルスPiに基づいてコマンド信号307を生成することができる。コマンド信号307は、各ビデオ・ラインの水平同期パルスの終わりとコマンド・パルスP1の間のハイの値を取るようにする。コマンド信号307は、その入力データDで信号302を受信するフリップフロップ308のクロック入力に加えられる。その結果、コマンド信号307がハイ・レベルに移るときに、フリップフロップ308の信号Hsyncは、信号302のレベルを取り、信号307がハイ・レベルの状態のままでいる限りそのレベルを保持し、したがって信号302中のすべての寄生パルスを抑制する。したがってフリップフロップ308は、信号302のレベルを強制する機能を果たす。
状態マシン306は、信号Vsyncの生成をももたらす。このために、コマンド・パルスP2−P3とP3−P4によって定義された瞬間の間の信号302の論理状態が、論理機能を実施する回路によって解析される。詳細には、状態マシンによって実施される機能は、論理ゲートのネットワークによって、たとえばFPGAタイプのプロブラマブル回路を用いて状態マシン306によって形成され得る。状態マシンによって実施される機能は、メモリ内に格納されたコンピュータプログラムによって発行された命令コードを受信するマイクロコントローラによって実施されることもできる。
本発明による方法で使用される諸ステップのブロック図である。 プログレッシブ・モードの入力ビデオ信号および本発明による方法から導出された同期信号の時間図である。 本発明による方法の一実施形態を示す図である。 インターレース・モードの入力ビデオ信号および本発明による方法から導出された同期信号の時間図である。

Claims (8)

  1. 水平同期信号を生成するために、ビデオ・ラインの開始での水平同期パルスを含む入力ビデオ信号から同期信号を抽出する方法であって、
    前記入力ビデオ信号中のビデオ・ラインの持続時間を計算するための計算ステップと、
    前記入力ビデオ信号を強制的に出力レベルにする強制ステップであって、前記出力レベルが水平同期パルス後の前記入力ビデオ信号のレベルに対応し、水平同期信号を生成するために、前記入力信号を、各水平同期パルスの終わりと前記ライン持続時間の第1のパーセント値によって定義される瞬間との間にあるように強制する強制ステップと、
    を備える方法。
  2. 前記計算ステップの事前のステップを備え、前記事前のステップは、
    入力ビデオ信号の1組の立ち上がりエッジから選ばれた2つの連続した立ち上がりエッジの間で、前記入力ビデオ信号のロー・レベルの持続時間およびハイ・レベルの持続時間を測定するための第1の測定サブステップと、
    前記第1測定サブステップで実施された1組の連続した測定について、前記ロー・レベル持続時間対前記ハイ・レベル持続時間の比が1より大きい場合、前記入力ビデオ信号のレベルを反転させる反転サブステップと、を備える請求項1に記載の方法。
  3. 前記計算ステップが、
    前記入力ビデオ信号の1組の立ち上がりエッジのうちから2つずつ取られた連続する立ち上がりエッジの間の持続時間を測定するための第2の測定サブステップと、
    前記第2測定サブステップで測定された持続時間のうちから、ビデオ・ラインの前記持続時間に対応する最大値を抽出するための処理サブステップと、を備えることを特徴とする請求項1または請求項2に記載の方法。
  4. 前記計算ステップが、前記ビデオ・ラインの持続時間を計算するための周期的に活性化され得るように意図されていることを特徴とする請求項3に記載の方法。
  5. 水平および垂直同期信号を生成するために、ビデオ・ラインの開始での水平同期パルスを含む入力ビデオ信号から同期信号を抽出する集積回路であって、
    前記入力ビデオ信号中のビデオ・ラインの持続時間を計算するための計算手段と、
    前記入力ビデオ信号を強制的に出力レベルにする強制手段であって、前記出力レベルが前記水平同期パルス後の前記入力ビデオ信号のレベルに対応し、前記水平同期信号を生成するために、前記入力信号を、各水平同期パルスの終わりと前記ライン持続時間の第1のパーセント値によって定義される瞬間との間にあるように強制する強制手段と、を備える集積回路。
  6. 追加手段を備え、前記追加手段は、
    入力ビデオ信号の1組の立ち上がりエッジから選ばれた2つの連続した立ち上がりエッジの間で、前記入力ビデオ信号のロー・レベルの持続時間およびハイ・レベルの持続時間を測定するための測定手段と、
    前記測定手段で実施された1組の連続した測定について、前記ロー・レベル持続時間対前記ハイ・レベル持続時間の比が1より大きい場合、前記入力ビデオ信号のレベルを反転させる手段と、を備える請求項5に記載の集積回路。
  7. 前記ビデオ・ラインの持続時間を計算するための計算手段が、
    前記入力ビデオ信号の1組の立ち上がりエッジのうちから2つずつ取られた連続する立ち上がりエッジの間の持続時間を測定するための測定サブステップと、
    1組の前記持続時間の中から、前記ビデオ・ラインの前記持続時間に対応する最大値を抽出するための処理手段と、を備えることを特徴とする請求項5または請求項6に記載の集積回路。
  8. 前記計算手段を周期的に活性化させるための更新手段を備える請求項7に記載の集積回路。
JP2004517142A 2002-06-28 2003-06-23 ビデオ信号中の同期信号を抽出するための方法および回路 Pending JP2005531973A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0208132A FR2841723A1 (fr) 2002-06-28 2002-06-28 Procede et circuit d'extraction de signaux de synchronisation dans un signal video
PCT/IB2003/002887 WO2004004317A1 (en) 2002-06-28 2003-06-23 Method and circuit for extracting synchronization signals in a video signal.

Publications (1)

Publication Number Publication Date
JP2005531973A true JP2005531973A (ja) 2005-10-20

Family

ID=29724999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004517142A Pending JP2005531973A (ja) 2002-06-28 2003-06-23 ビデオ信号中の同期信号を抽出するための方法および回路

Country Status (7)

Country Link
US (1) US7705917B2 (ja)
EP (1) EP1520398A1 (ja)
JP (1) JP2005531973A (ja)
CN (1) CN1666499A (ja)
AU (1) AU2003244948A1 (ja)
FR (1) FR2841723A1 (ja)
WO (1) WO2004004317A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090080538A1 (en) * 2007-09-20 2009-03-26 Aten International Co., Ltd. Method and Apparatus for Decoding a Video Signal
TW200945909A (en) * 2008-04-22 2009-11-01 Novatek Microelectronics Corp Synchronization signal extraction device and related method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215371A (en) * 1978-12-21 1980-07-29 Rockwell International Corporation Front porch clamping circuit
US4675734A (en) * 1985-06-06 1987-06-23 Polaroid Corporation Sync pulse separator circuit
US5367337A (en) * 1992-04-30 1994-11-22 Image Data Corporation Method and apparatus for capturing video images
US6108043A (en) * 1996-10-23 2000-08-22 Zenith Electronics Corporation Horizontal sync pulse minimum width logic
JPH10233940A (ja) * 1997-02-20 1998-09-02 Fujitsu General Ltd デジタル同期分離回路
US6028642A (en) * 1998-06-02 2000-02-22 Ati Technologies, Inc. Digital horizontal synchronization pulse phase detector circuit and method
JP4017335B2 (ja) * 2000-10-25 2007-12-05 三菱電機株式会社 映像信号の有効期間検出回路

Also Published As

Publication number Publication date
FR2841723A1 (fr) 2004-01-02
WO2004004317A1 (en) 2004-01-08
CN1666499A (zh) 2005-09-07
US7705917B2 (en) 2010-04-27
AU2003244948A1 (en) 2004-01-19
US20050225676A1 (en) 2005-10-13
EP1520398A1 (en) 2005-04-06

Similar Documents

Publication Publication Date Title
US6577322B1 (en) Method and apparatus for converting video signal resolution
US20090122197A1 (en) Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
KR100398423B1 (ko) 영상표시장치 및 그의 표시방법
CN104754272A (zh) 一种vga全分辨率锁定显示系统及方法
JP2005531973A (ja) ビデオ信号中の同期信号を抽出するための方法および回路
US20120019720A1 (en) Video display device
KR102482393B1 (ko) 표시장치
JP2000056752A (ja) ディジタル形式信号の標本化中のクロック再生方法
JP2001083927A (ja) ディスプレイ装置及びその駆動方法
US7091996B2 (en) Method and apparatus for automatic clock synchronization of an analog signal to a digital display
KR100705835B1 (ko) 해상도 판단 장치 및 해상도 판단 방법
JP4675992B2 (ja) 映像信号用同期信号生成装置
JP2002135681A (ja) 映像表示装置
JP4262063B2 (ja) フィールド相関検出回路およびこれを使用したシネマ信号検出回路
JP4906199B2 (ja) 画像フォーマット変換前処理装置及び画像表示装置
US7397294B2 (en) Charge pump clock generating circuit and method thereof
JP3876794B2 (ja) 垂直同期信号処理回路
JPH07219486A (ja) 液晶表示装置
JP5213081B2 (ja) 映像表示装置
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
JP3327968B2 (ja) 表示用半導体集積回路
JP2001324954A (ja) 画面表示位置検出回路
KR20080036418A (ko) 디지털 신호의 노이즈 제거 장치 및 이를 이용한 동기신호보정장치
JP2002354288A (ja) 映像表示装置
JP2003005731A (ja) 映像信号判別装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105