FR2841723A1 - Procede et circuit d'extraction de signaux de synchronisation dans un signal video - Google Patents
Procede et circuit d'extraction de signaux de synchronisation dans un signal video Download PDFInfo
- Publication number
- FR2841723A1 FR2841723A1 FR0208132A FR0208132A FR2841723A1 FR 2841723 A1 FR2841723 A1 FR 2841723A1 FR 0208132 A FR0208132 A FR 0208132A FR 0208132 A FR0208132 A FR 0208132A FR 2841723 A1 FR2841723 A1 FR 2841723A1
- Authority
- FR
- France
- Prior art keywords
- input signal
- video
- duration
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
L'invention concerne un procédé et circuit pour extraire des signaux de synchronisation dans un signal d'entrée vidéo, ledit signal d'entrée vidéo comprenant des impulsions de synchronisation horizontale au début des lignes vidéo et des impulsions de synchronisation verticale au début des trames vidéo. Le procédé selon l'invention comprend :- une première étape de calcul pour calculer la durée des lignes vidéo dans ledit signal d'entrée vidéo,- une deuxième étape de forçage pour forcer ledit signal d'entrée vidéo à un niveau de sortie, ledit niveau de sortie correspondant au niveau pris par ledit signal d'entrée vidéo après les impulsions de synchronisation horizontale, ledit signal d'entrée étant forcé entre la fin de chaque impulsion de synchronisation horizontale et un instant exprimé par un premier pourcentage de ladite durée de ligne, pour générer un signal de synchronisation horizontale.
Description
DOMAINE DE L'INVENTION
L'invention concerne un procédé d'extraction pour extraire des signaux de synchronisation dans un signal d'entrée vidéo, ledit signal d'entrée vidéo comprenant des impulsions de synchronisation horizontale au début des lignes vidéo et des impulsions de synchronisation verticale au début des trames vidéo. L'invention a de nombreuses applications dans des circuits intégrés pour extraire des signaux de synchronisation vidéo en vue de les utiliser pour numériser un signal vidéo à afficher
sur un écran de type LCD.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
La visualisation du contenu d'un signal vidéo sur un écran digital de type LCD nécessite de numériser ce signal vidéo à une fréquence donnée par un signal d'horloge principal pour obtenir un ensemble de signaux élémentaires numériques. Ces signaux élémentaires numériques sont appliqués aux éléments d'image (de l'anglais " picture element " ou " pixel ")
constituant l'écran LCD pour reproduire le contenu visuel du signal vidéo.
Le signal d'horloge principal nécessaire à une telle conversion est habituellement généré par une boucle à verrouillage de phase (en anglais " Phase Locked Loop " ou encore PLL) recevant en entrée un premier signal d'horloge ayant pour fréquence la fréquence ligne du signal vidéo à numériser, ainsi qu'un deuxième signal d'horloge ayant pour fréquence la fréquence trame du signal vidéo à numériser. Le premier signal d'horloge permet de définir la fréquence signal d'horloge principal, la fréquence de ce dernier étant un multiple de la fréquence du premier signal d'horloge. Le deuxième signal d'horloge a pour but d'agir sur le fonctionnement de la PLL entre deux trames vidéo, notamment de faire fonctionner la PLL en
boucle ouverte pendant l'impulsion de synchronisation verticale.
D'une part, il est nécessaire de disposer dudit premier signal d'horloge à fréquence ligne, ce signal étant aussi appelé signal de synchronisation horizontale (Hsync), et d'autre part dudit deuxième signal d'horloge à fréquence trame, ce signal étant aussi appelé signal de
synchronisation verticale (Vsync).
En plus du contenu vidéo et quelque soit son format de codage, le signal vidéo contient des informations de synchronisation. En particulier, il contient des impulsions de synchronisation horizontale marquant le début de chaque ligne vidéo, et des impulsions de synchronisation verticale marquant le début de chaque trame vidéo quil convient d'extraire séparément pour générer les signaux de synchronisation horizontale et de synchronisation verticale. Pour extraire ces signaux de synchronisation du signal vidéo, il est connu un procédé
implémenté dans le circuit de chez Analog Devices portant la référence AD9888.
Ce procédé met en oeuvre un compteur qui est décrémenté lorsque le niveau du signal vidéo est dans un premier état logique (par exemple l'état logique " bas " correspondant aux impulsions de synchronisation), et qui est incrémenté lorsque le niveau du signal vidéo est dans un deuxième état logique (par exemple l'état logique " haut "). Si le compteur décrémente pendant une durée supérieure à une durée de référence dont la valeur est directement liée à la durée des impulsions de synchronisation propre au format de codage du
signal vidéo, cela indique la présence d'une impulsion de synchronisation.
Le procédé connu de l'état de la technique pour extraire les signaux de
synchronisation dans un signal vidéo présente un certain nombre de limitations.
La valeur de ladite durée de référence doit être modifiée à chaque fois que le format
de codage du signal vidéo change.
Ce procédé implique d'identifier le format de codage du signal vidéo, ce qui, compte tenu de la multitude des formats de codage existant, rend ce procédé compliqué à mettre en oeuvre. Ce procédé d'extraction de signaux de synchronisation n'est donc pas universelle
puisqu'il nécessite un nouveau paramétrage pour chaque format connu du signal vidéo.
D'autre part, compte tenu que d'un format de codage à l'autre la durée des impulsions de synchronisation varie dans de large proportions, le dimensionnement du compteur est rendu difficile. Enfin, dans le cas o le format de codage du signal vidéo ne peut pas être reconnu, par exemple en présence d'un codage propriétaire, ce procédé ne peut pas être mis en oeuvre
car il est impossible de définir ladite durée de référence.
RESUME DE L'INVENTION
L'invention a pour but d'extraire des signaux de synchronisation dans un signal
d'entrée vidéo de façon automatique et indépendamment de son format de codage.
Pour cela, le procédé selon l'invention est remarquable en ce qu'il comprend - une première étape de calcul pour calculer la durée des lignes vidéo dans ledit signal d'entrée vidéo, - une deuxième étape de forçage pour forcer ledit signal d'entrée vidéo à un niveau de sortie, ledit niveau de sortie correspondant au niveau pris par ledit signal d'entrée vidéo après les impulsions de synchronisation horizontale, ledit signal d'entrée étant forcé entre la fin de chaque impulsion de synchronisation horizontale et un instant exprimé par un premier pourcentage de ladite durée de ligne, pour générer un signal de
synchronisation horizontale.
La difficulté d'extraction des signaux de synchronisation est liée au fait que le signal d'entrée vidéo comprend non seulement des signaux de synchronisation horizontale et verticale, mais aussi des impulsions "parasites" qu'il convient d'éliminer. Les impulsions parasites correspondent notamment à des impulsions Macrovision pour protéger le contenu vidéo, ou à des impulsions dites "d'equalisation" qui sont insérées en mode entrelacé de part et d'autre des
impulsions de synchronisation verticale.
Ce procédé repose sur le fait que les impulsions parasites, pour les formats de codage vidéo connus à ce jour, sont toujours situées sur un intervalle de temps AI compris entre la fin de l'impulsion de synchronisation horizontale et un instant exprimé par un pourcentage de la durée de la ligne vidéo. Ainsi, forcer le niveau du signal d'entrée vidéo pendant ledit intervalle de temps permet de générer un signal de synchronisation dans lequel seules les impulsions de
synchronisation horizontale sont présentes, les impulsions parasites ayant été supprimées.
Ce procédé est robuste à un éventuel changement de largeur des impulsions de synchronisation horizontale dans le signal vidéo. De même ce procédé est robuste à une variation de la fréquence ligne du signal d'entrée vidéo (c'est à dire de la durée des lignes vidéo) puisque l'intervalle de temps pendant lequel a lieu le forçage est défini par une valeur
finale exprimée par un pourcentage de la durée de la ligne et non pas par une valeur fixe.
Ce procédé permet donc d'extraire dans un signal vidéo, les signaux de synchronisation horizontale (Hsync) indiquant le début de chaque ligne vidéo, notamment pour les formats de codage UXGA ayant une résolution de 1600*1200 éléments d'image, les formats de codage progressif et entrelacés, les formats de codage à trois niveaux ("tri-levels" en anglais). Le procédé selon l'invention est aussi remarquable en ce qu'il comprend une étape préalable à la première étape de calcul pour inverser le niveau logique dudit signal d'entrée vidéo, ladite étape préalable comprenant: - une première sous-étape de mesure pour mesurer, entre deux fronts positifs consécutifs pris parmi un ensemble de fronts positifs du signal d'entrée vidéo, la durée du niveau bas et de la durée du niveau haut dans ledit signal d'entrée vidéo, - une deuxième sous-étape d'inversion pour inverser le niveau logique dudit signal d'entrée vidéo si le rapport entre ladite durée du niveau bas et ladite durée du niveau haut est supérieur à 1 sur un ensemble consécutif de mesures effectuées par ladite
première sous-étape.
Ce procédé permet une détection automatique de la polarité des impulsions de synchronisation. En effet, la plupart des formats de codage vidéo prévoient que les impulsions de synchronisation soient au niveau bas (polarité négative). Dans le cas o les formats de codage vidéo prévoient que les impulsions de synchronisation soient au niveau haut (polarité positive), il est préférable d'inverser la polarité des impulsions de synchronisation pour retrouver
une polarité habituellement utilisée.
Le procédé selon l'invention est aussi remarquable en ce que la première étape de calcul pour calculer la durée des lignes vidéo comprend: - une troisième sous-étape de mesure pour mesurer, parmi un ensemble de fronts positifs dudit signal d'entrée vidéo, les durées entre des fronts positifs consécutifs pris deux à deux, - une quatrième sous-étape de calcul pour extraire la valeur maximum parmi les durées mesurées par ladite troisième sous-étape, ladite valeur maximum correspondant à
ladite durée des lignes vidéo.
Le calcul de la durée des lignes vidéo s'appuie sur de nombreuses mesures effectuées par la troisième sous-étape de mesure. La quatrième sous-étape de calcul permet de ne pas prendre en considération les fronts relatifs aux impulsions parasites et aux impulsions de synchronisation horizontale entre la fin d'une trame vidéo et le début de la trame vidéo
suivante. Ce procédé permet donc de générer une valeur fiable de durée de ligne.
Le procédé selon l'invention est aussi remarquable en ce que la première étape de calcul pour calculer la durée des lignes vidéo est activable périodiquement pour réactualiser la
valeur de la durée des lignes vidéo.
Cette caractéristique permet d'adapter de façon automatique le procédé d'extraction des impulsions de synchronisation lors d'un éventuel changement de format du signal d'entrée vidéo. Le procédé selon l'invention est aussi remarquable en ce qu'il comprend une étape de génération d'un signal binaire reflétant que sur une première plage définie par un deuxième et un troisième pourcentages de ladite durée de ligne, ou que sur une deuxième plage définie par ledit troisième et un quatrième pourcentages de ladite durée de ligne, le niveau du signal d'entrée vidéo est constant et identique au niveau des impulsions de synchronisation
horizontale, ledit signal binaire constituant le signal de synchronisation verticale.
Entre deux trames vidéo, c'est à dire lors de la génération d'une impulsion de synchronisation verticale, la polarité de la synchronisation horizontale est inversée dans le signal vidéo. L'extraction des impulsions de synchronisation verticale (Vsync) repose sur le fait qui si le niveau d'une certaine plage temporelle d'une ligne vidéo est constant et identique au niveau des impulsions de synchronisation horizontale, c'est à dire s'il est à un niveau bas pendant sur cette plage temporelle, cela caractérise la présence d'une impulsion de synchronisation verticale. Ce procédé d'extraction des impulsions de synchronisation verticale permet de
s'adapter aux différents formats de codage vidéo connus à ce jour.
L'invention concerne aussi un circuit intégré comprenant des moyens de type matériels et/ou de type logiciels pour implémenter les étapes et les sous-étapes du procédé
selon l'invention décrit ci-dessus.
Ce circuit intégré permet donc d'extraire et de générer des signaux de synchronisation horizontale et verticale à partir d'un signal d'entrée vidéo. Un tel circuit intégré est avantageusement utilisé pour générer les signaux de synchronisation horizontale et verticale à une PLL telle que décrite précédemment, une telle PLL permettant de générer un signal
d'horloge principal de sortie destiné à cadencer un ou plusieurs convertisseur analogique10 numérique vidéo.
BREVE DESCRIPTIONS DES DESSINS
Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparaîtront plus
clairement grâce à la description suivante, faite en regard des dessins ci-annexés, le tout donné
à titre d'exemple non limitatif, dans lesquels: La figure 1 décrit le bloc diagramme des différentes étapes du procédé selon l'invention, La figure 2 représente les chronogrammes d'un signal d'entrée vidéo en mode progressif et les signaux de synchronisation qui en sont extraits par le procédé selon l'invention, La figure 3 représente les chronogrammes d'un signal d'entrée vidéo en mode entrelacé et les signaux de synchronisation qui en sont extraits par le procédé selon l'invention,
La figure 4 illustre un mode d'implémentation du procédé selon l'invention.
DESCRIPTION DE MODES DE REALISATION DE L'INVENTION
La figure 1 décrit le bloc diagramme des différentes étapes du procédé selon l'invention permettant d'extraire les impulsions de synchronisation horizontale et verticale d'un
signal d'entrée vidéo.
Pour supprimer les composantes alternatives du signal d'entrée vidéo, le procédé comprend une étape de traitement 101 permettant de couper toute information de niveau supérieur au niveau de noir ("blanking level" en anglais). Le signal d'entrée vidéo ainsi modifié correspond à un signal de synchronisation composite (dénommé Csync) ne contenant plus que des impulsions de synchronisation. Cette étape 101 n'est appliquée que si le signal d'entrée
vidéo ne correspond pas à un signal de synchronisation composite.
Dans le cas d'un signal d'entrée au format RGB, les informations de synchronisation sont habituellement contenues dans la composante G (formant le signal dénommé en anglais "Synchronisation on Green", ou SOG), tandis dans le cas d'un signal d'entrée au format YCrCb, les informations de synchronisation sont contenues dans la composante de luminance Y. Seules les composantes du signal d'entrée contenant les informations de synchronisation sont analysées par le procédé selon l'invention pour en extraire les impulsions de synchronisation
horizontale et verticale.
Le procédé comprend également une étape préalable 102 pour inverser le niveau logique dudit signal d'entrée vidéo, c'est à dire pour inverser le niveau logique dudit signal de synchronisation composite Csync. Pour cela, cette étape préalable 102 comprend une première sous-étape de mesure 103 pour mesurer, entre deux fronts positifs consécutifs pris parmi un ensemble de fronts positifs du signal Csync, la durée du niveau bas et de la durée du niveau haut dans ledit signal d'entrée vidéo. Cette première sous-étape 103 est avantageusement faite sur un ensemble de 64 fronts positifs consécutifs, c'est à dire sur une durée totale suffisamment longue pour ne pas prendre en considération que des fronts positifs définissant des impulsions parasites ou des impulsions de synchronisation horizontale insérées entre deux trames vidéo, mais pour être certain de prendre en considération des fronts positifs définissant des impulsions de synchronisation horizontale dans une trame vidéo. Ladite étape préalable comprend aussi une deuxième sous-étape d'inversion 104 pour inverser le niveau logique dudit signal d'entrée vidéo si le rapport entre ladite durée du niveau bas et ladite durée du niveau haut est supérieur à 1 sur cet ensemble consécutif de 64 mesures effectuées par ladite première sous-étape. Ainsi, si la polarité des impulsions de synchronisation est détectée comme étant positive, le signal Cync subit une inversion de niveau logique par la deuxième sous-étape 104 de façon à avoir une
polarité des impulsions de synchronisation négative.
Le procédé comprend une première étape de calcul 105 pour calculer la durée des lignes vidéo dans ledit signal d'entrée vidéo. Ce calcul est effectué sur le signal de synchronisation composite Csync, ce dernier ayant subi une éventuelle inversion de polarité par la sous-étape 104. Cette première étape de calcul 105 comprend une troisième sous-étape de mesure 106 pour mesurer, parmi un ensemble de fronts positifs dudit signal d'entrée vidéo, les durées entre des fronts positifs consécutifs pris deux à deux. De façon avantageuse, cette
étape effectue une série de 1024 mesures devant chacune remplir des conditions particulières.
En effet, pour être considérée comme une mesure définissant cet ensemble de 1024 valeurs, une mesure de rang N ne doit pas différer de la mesure précédente de rang N-1 de P%, et la mesure de rang N-1 ne doit pas différer de la mesure précédente de rang N-2 de P%, et la mesure de rang N-2 ne doit pas différer de la mesure précédente de rang N-3 de P%, P étant une valeur entière. Dans le cas o une mesure de rang N diffère de la mesure précédente de rang N-1 de plus de P%, cette mesure de rang N n'est pas prise en compte, de même que les trois mesures suivantes. Cette première étape de calcul 105 comprend aussi une quatrième sous-étape de calcul pour extraire la valeur maximum parmi l'ensemble des 1024 durées mesurées par ladite troisième sous-étape, ladite valeur maximum correspondant à ladite durée des lignes vidéo. La durée des lignes vidéo est activable périodiquement pour réactualiser la
valeur de la durée des lignes vidéo.
Le procédé comprend une deuxième étape de forçage 108 pour forcer le signal Csync à un niveau de sortie correspondant au niveau pris par ledit signal Csync après les impulsions de synchronisation horizontale, ledit signal étant forcé sur une plage temporelle Al définie par la fin de chaque impulsion de synchronisation horizontale et un instant exprimé par un premier pourcentage X1 de ladite durée de ligne, pour générer le signal de synchronisation horizontale Hsync. Le procédé comprend une étape de génération 109 d'un signal binaire reflétant que sur une première plage définie par un deuxième et un troisième pourcentages de ladite durée de ligne, ou que sur une deuxième plage définie par un quatrième et un cinquième pourcentages de ladite durée de ligne, le niveau du signal d'entrée vidéo est constant et identique au niveau des impulsions de synchronisation horizontale, ledit signal binaire constituant le signal de synchronisation verticale. L'analyse des niveaux des première et deuxième plages temporelles permet de détecter et d'extraire des impulsions de synchronisation verticale à la fois dans des signaux vidéo en mode progressif (c'est à dire non15 entrelacé) et en mode entrelacé, avec des largeurs d'impulsions de synchronisation horizontale
ayant une largeur jusqu'à 20% de la durée de la ligne vidéo.
La figure 2 représente les chronogrammes d'un signal d'entrée vidéo Csync en mode progressif et les signaux de synchronisation Hsync et Vsync qui en sont extraits par le procédé
selon l'invention.
Le signal d'entrée vidéo Csync est un signal de synchronisation composite issu de l'étape de traitement 101 permettant de couper toute information de niveau supérieur au niveau de noir. Il s'agit d'un signal vidéo en mode progressif dont la polarité des impulsions de
synchronisation est négative.
Le début de chaque ligne vidéo est repérée par un triangle grisé. Chaque ligne du signal vidéo Csync comprend des impulsions de synchronisation horizontale, notamment les
impulsions P1-P2-P3 qui doivent être extraites pour générer le signal de synchronisation Hsync.
Toutes les impulsions parasites sont éliminées, comme c'est le cas de l'impulsion P4 qui correspond par exemple à une impulsion de type Macrovision. L'étape de forçage est appliquée sur chaque ligne vidéo. Lorsque aucune impulsion parasite n'est présente sur les plages temporelles Ai des différentes lignes vidéo, le signal de synchronisation Hsync est la recopie du
signal Csync. L'étape de forçage joue pleinement son rôle pour l'élimination de l'impulsion P4.
En effet, sur la plage Al délimitée par la fin de l'impulsion P3 (c'est à dire sur son front montant) et l'instant XI défini par un pourcentage de la durée de ligne A, le signal généré Hsync est tel que son niveau reste égal au niveau logique Ni du signal Csync après le front
montant de l'impulsion P3.
L'analyse du niveau du signal Csync entre les instants X3 et X4 (chacun exprimé par un pourcentage de la durée de ligne A) permet de détecter le début de l'impulsion de synchronisation verticale. En effet, le niveau entre les instants X3 et X4 est constant et est identique au niveau des impulsions de synchronisation horizontale. Le signal de synchronisation Vsync change donc de niveau à l'instant X3, par convention il passe à l'état logique bas. Le signal Vsync reste dans le même état logique d'une durée de ligne à une autre tant que le niveau entre les instants X3 et X4 est constant et est identique au niveau des impulsions de synchronisation horizontale. La fin de l'impulsion verticale est détectée par le fait que le niveau entre les instants X3 et X4 n'est plus constant ou plus identique au niveau des impulsions de synchronisation horizontale. Dans ce cas, le signal de synchronisation Vsync change donc de
niveau à l'instant X5, par convention il repasse à l'état logique haut.
La figure 3 représente les chronogrammes d'un signal d'entrée vidéo Csync en mode entrelacé et les signaux de synchronisation Hsync et Vsync qui en sont extraits par le procédé
selon l'invention.
Le signal d'entrée vidéo Csync est un signal de synchronisation composite issu de l'étape de traitement 101 permettant de couper toute information de niveau supérieur au niveau de noir. Il s'agit d'un signal vidéo en mode entrelacé dont la polarité des impulsions de
synchronisation est négative.
Le début de chaque ligne vidéo est repérée par un triangle grisé. Chaque ligne du signal vidéo Csync comprend des impulsions de synchronisation horizontale, notamment les
impulsions P1-P2 qui doivent être extraites pour générer le signal de synchronisation Hsync.
Toutes les impulsions parasites sont éliminées, comme c'est le cas de l'impulsion P3 qui correspond à une impulsion "d'equalisation" (ayant pour largeur la moitié de celle de l'impulsion de synchronisation verticale). L'étape de forçage est appliquée sur chaque ligne vidéo. Lorsque aucune impulsion parasite n'est présente sur les plages temporelles Ai des différentes lignes vidéo, l'étape de forçage revient à recopier le signal Csync pour définir le signal de synchronisation Hsync. L'étape de forçage joue pleinement son rôle pour l'élimination de l'impulsion P3. En effet, sur la plage Al délimitée par la fin de l'impulsion P3 (c'est à dire sur son front montant) et l'instant X1 défini par un pourcentage de la durée de ligne A, le signal généré Hsync est tel que son niveau reste égal au niveau logique N2 du signal Csync après le
front montant de l'impulsion P3.
L'analyse du niveau du signal Csync entre les instants X2 et X3 (chacun exprimé par un pourcentage de la durée de ligne A) permet de détecter le début de l'impulsion de synchronisation verticale. En effet, le niveau entre les instants X2 et X3 est constant et est identique au niveau des impulsions de synchronisation horizontale. Le signal de synchronisation Vsync change donc de niveau à l'instant X3, par convention il passe à l'état logique bas. Le signal Vsync reste dans le même état logique d'une durée de ligne à une autre tant que le niveau entre les instants X2 et X3 est constant et est identique au niveau des impulsions de synchronisation horizontale. La fin de l'impulsion verticale est détectée par le fait que le niveau entre les instants X2 et X3 n'est plus constant ou plus identique au niveau des impulsions de synchronisation horizontale. Dans ce cas, le signal de synchronisation Vsync change donc de
niveau à l'instant X5, par convention il repasse à l'état logique haut.
La figure 4 illustre un mode d'implémentation du procédé selon l'invention pour
extraire les impulsions de synchronisation horizontale et verticale d'un signal d'entrée vidéo Vin.
Ce mode d'implémentation est en particulier destiné à prendre place dans un circuit intégré.
Il comprend un trigger 300 pour supprimer toute partie de signal supérieure au niveau de noir et ainsi extraire les composantes alternatives du signal vidéo Vin, et générer le signal de synchronisation composite Csync. Dans la mesure o un signal Csync est déjà disponible, le trigger n'est pas utilisé et les signaux de synchronisation sont directement extraits à partir de ce
signal de synchronisation composite.
Une porte logique 301. de type OU exclusif (XOR) reçoit le signal Csync et un signal de commande 301a. Suivant le niveau du signal de commande 301a, cette porte logique permet d'inverser le niveau logique du signal Csync de façon à générer un signal de synchronisation composite 302. Ainsi, si le niveau logique du signal 301a est au niveau haut, le signal 302 résulte de l'inversion de la polarité des impulsions de synchronisation du signal Csync, tandis que si le niveau logique du signal 301a est au niveau bas, le signal 302 est identique au signal Csync. Le signal 302 défini donc un signal de synchronisation composite dont la polarité des
impulsions de synchronisation est toujours la même.
Un module de détection 303 permet de détecter la polarité des impulsions de synchronisation du signal Csync. Entre deux fronts positifs du signal Csync, sur un ensemble de fronts positifs consécutifs, si le rapport entre la durée du niveau bas et la durée du niveau haut
est supérieure à 1, le module 303 génère un signal de commande 301a ayant un niveau haut.
Sinon, le module 303 génère un signal de commande 301a ayant un niveau bas. Ce module de détection comprend avantageusement un compteur de type up/down recevant sur son entrée d'horloge un signal d'horloge de référence généré par exemple par un quartz, et recevant sur son entrée d'indication du sens de comptage, le signal Csync. Entre deux fronts positifs consécutifs du signal Csync, à partir d'une valeur initiale, le compteur est decrémenté sur un niveau haut du signal Csync, et incrémenté sur un niveau bas du signal Csync. Sur ledit ensemble de fronts positifs consécutifs, si sur le deuxième front positif, la valeur du compteur est supérieure à ladite valeur initiale, cela indique que la polarité du signal Csync doit être inversée, tandis que si sur le deuxième front positif, la valeur du compteur est inférieure à
ladite valeur initiale, cela indique que la polarité du signal Csync n'a pas besoin d'être inversée.
Le module 305 permet de calculer la durée des lignes vidéo du signal 302. Ce module comprend un compteur recevant sur son entrée d'horloge un signal d'horloge de référence généré par exemple par un quartz. Entre deux fronts positifs du signal 302, après une remise à zéro sur le premier front positif, le compteur est incrémenté. Sur le deuxième front positif, la valeur de ce compteur est stockée localement dans de façon à être comparée aux trois
dernières mesures, selon la sous-étape 105 décrite précédemment à la figure 1.
Le module 304 permet de générer des impulsions de commandes X1-X2-X3-X4X5 à partir du signal 302 et de l'information de durée de ligne A, après s'être synchronisé sur chaque impulsion de synchronisation horizontale. Le module 304 comprend un compteur remis à zéro sur chaque début d'impulsion horizontale, et recevant sur son entrée d'horloge ledit signal d'horloge utilisé par le module 305. Ce compteur est incrémenté à partir du début chaque impulsion de synchronisation horizontale, et sa valeur courante est comparée au moyen d'un comparateur à un ensemble de valeursobtenues après division de ladite durée de ligne A. Lorsque ladite valeur courant est égale à une desdites valeurs obtenues après division, une impulsion Xi est générée par le module 304. Plus particulièrement, une impulsion de commande Xi est générée lorsque la valeur courante du compteur est égale à 14/16 de la valeur de durée de ligne A, une impulsion de commande X2 est générée lorsque la valeur courante du compteur est égale à 3/16 de la valeur de durée de ligne A, une impulsion de commande X3 est générée lorsque la valeur courante du compteur est égale à 4/16 de la valeur de durée de ligne A, une impulsion de commande X4 est générée lorsque la valeur courante du compteur est égale à 6/16 de la valeur de durée de ligne A, une impulsion de commande X5 est générée lorsque la valeur courante du compteur est égale à 12/16 de la valeur de durée de ligne A. Une machine d'état 306 permet de générer un signal de commande 307 à partir du signal 302 et des impulsions de commande Xi. Le signal de commande 307 est tel qu'il prend un niveau haut entre la fin de l'impulsion de synchronisation horizontale de chaque ligne vidéo et l'impulsion de commande X1. Le signal de commande 307 est appliquée sur l'entrée d'horloge d'une bascule 308 recevant sur son entrée de donnée D le signal 302. Ainsi, lorsque le signal de commande 307 passe au niveau haut, le signal Hsync de la bascule 308 prend le niveau du signal 302 et le conserve tant que le signal 307 reste au niveau haut, supprimant ainsi toute impulsions parasites dans le signal 302. La bascule 308 permet donc de réaliser la fonction de
forçage du niveau du signal 302.
La machine d'état 306 permet aussi de générer le signal Vsync. Pour cela, les états logiques du signal 302 entre les instants définis par les impulsions de commande X2-X3 et X330 X4 sont analysés par une circuiterie réalisant une fonction logique. En particulier, la fonction réalisée par la machine d'état peut être constituée d'un réseau de portes logiques, par exemple au moyen d'un circuit de type FPGA. La fonction réalisée par la machine d'état peut aussi être aussi implémentée par un micro- contrôleur recevant des codes d'instructions issus d'un
programme d'ordinateur stocké en mémoire.
Claims (10)
1. Procédé d'extraction pour extraire des signaux de synchronisation dans un signal d'entrée vidéo, ledit signal d'entrée vidéo comprenant des impulsions de synchronisation horizontale au début des lignes vidéo et des impulsions de synchronisation verticale au début des trames vidéo, procédé caractérisé en ce qu'il comprend: - une première étape de calcul pour calculer la durée des lignes vidéo dans ledit signal d'entrée vidéo, - une deuxième étape de forçage pour forcer ledit signal d'entrée vidéo à un niveau de sortie, ledit niveau de sortie correspondant au niveau pris par ledit signal d'entrée vidéo après les impulsions de synchronisation horizontale, ledit signal d'entrée étant forcé entre la fin de chaque impulsion de synchronisation horizontale et un instant exprimé par un premier pourcentage de ladite durée de ligne, pour générer un signal de
synchronisation horizontale.
2. Procédé selon la revendication 1 caractérisé en ce quil comprend une étape préalable à la première étape de calcul pour inverser le niveau logique dudit signal d'entrée vidéo, ladite étape préalable comprenant: une première sous-étape de mesure pour mesurer, entre deux fronts positifs consécutifs pris parmi un ensemble de fronts positifs du signal d'entrée vidéo, la durée du niveau bas et de la durée du niveau haut dans ledit signal d'entrée vidéo, - une deuxième sous-étape d'inversion pour inverser le niveau logique dudit signal d'entrée vidéo si le rapport entre ladite durée du niveau bas et ladite durée du niveau haut est supérieur à 1 sur un ensemble consécutif de mesures effectuées par ladite
première sous-étape.
3. Procédé selon la revendication 2 caractérisé en ce que la première étape de calcul pour calculer la durée des lignes vidéo comprend: - une troisième sous-étape de mesure pour mesurer, parmi un ensemble de fronts positifs dudit signal d'entrée vidéo, les durées entre des fronts positifs consécutifs pris deux à deux, - une quatrième sous-étape de calcul pour extraire la valeur maximum parmi les durées mesurées par ladite troisième sous-étape, ladite valeur maximum correspondant à
ladite durée des lignes vidéo.
4. Procédé selon la revendication 3 caractérisé en ce que la première étape de calcul pour calculer la durée des lignes vidéo est activable périodiquement pour réactualiser la valeur
de la durée des lignes vidéo.
5. Procédé selon la revendication 1 ou 4 caractérisé en ce qu'il comprend une étape de génération d'un signal binaire reflétant que sur une première plage définie par un deuxième et un troisième pourcentages de ladite durée de ligne, ou que sur une deuxième plage définie par le troisième et un quatrième pourcentages de ladite durée de ligne, le niveau du signal d'entrée vidéo est constant et identique au niveau des impulsions de synchronisation horizontale, ledit
signal binaire constituant le signal de synchronisation verticale.
6. Circuit intégré pour extraire des signaux de synchronisation dans un signal d'entrée vidéo, ledit signal d'entrée vidéo comprenant des impulsions de synchronisation horizontale au début des lignes vidéo et des impulsions de synchronisation verticale au début des trames vidéo, circuit intégré caractérisé en ce qu'il comprend: - des moyens de calcul pour calculer la durée des lignes vidéo dans ledit signal d'entrée vidéo, - des moyens de forçage pour forcer ledit signal d'entrée vidéo à un niveau de sortie, ledit niveau de sortie correspondant au niveau pris par ledit signal d'entrée vidéo après les impulsions de synchronisation horizontale, ledit signal d'entrée étant forcé entre la fin de chaque impulsion de synchronisation horizontale et un instant exprimé par un premier pourcentage de ladite durée de ligne, pour générer un signal de
synchronisation horizontale.
7. Circuit intégré selon la revendication 6 caractérisé en ce qu'il comprend des moyens additionnels pour inverser le niveau logique dudit signal d'entrée vidéo, lesdits moyens additionnels comprenant: - des premiers moyens de mesure pour mesurer, entre deux fronts positifs consécutifs pris parmi un ensemble de fronts positifs du signal d'entrée vidéo, la durée du niveau bas et de la durée du niveau haut dans ledit signal d'entrée vidéo, - des deuxièmes moyens d'inversion pour inverser le niveau logique dudit signal d'entrée vidéo si le rapport entre ladite durée du niveau bas et ladite durée du niveau haut est supérieur à 1 sur un ensemble consécutif de mesures effectuées par lesdits premiers
moyens de mesure.
8. Circuit intégré selon la revendication 7 caractérisé en ce que les moyens de calcul pour calculer la durée des lignes vidéo comprennent: des troisièmes moyens de mesure pour mesurer, parmi un ensemble de fronts positifs dudit signal d'entrée vidéo, les durées entre des fronts positifs consécutifs pris deux à deux, - des quatrièmes moyens de calcul pour extraire la valeur maximum parmi les durées mesurées par lesdits troisièmes moyens de mesure, ladite valeur maximum
correspondant à ladite durée des lignes vidéo.
9. Circuit intégré selon la revendication 8 caractérisé en ce que les moyens de calcul pour calculer la durée des lignes vidéo sont activables périodiquement pour réactualiser la valeur de
la durée des lignes vidéo.
10. Circuit intégré selon la revendication 6 ou 9 caractérisé en ce qu'il comprend des moyens de génération d'un signal binaire reflétant que sur une première plage définie par un deuxième et un troisième pourcentages de ladite durée de ligne, ou que sur une deuxième plage définie par le troisième et un quatrième pourcentages de ladite durée de ligne, le niveau du signal d'entrée vidéo est constant et identique au niveau des impulsions de synchronisation
horizontale, ledit signal binaire constituant le signal de synchronisation verticale.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208132A FR2841723A1 (fr) | 2002-06-28 | 2002-06-28 | Procede et circuit d'extraction de signaux de synchronisation dans un signal video |
| CN038152304A CN1666499A (zh) | 2002-06-28 | 2003-06-23 | 用于在视频信号中提取同步信号的方法和电路 |
| PCT/IB2003/002887 WO2004004317A1 (fr) | 2002-06-28 | 2003-06-23 | Procede et circuit d'extraction de signaux de synchronisation d'un signal video |
| JP2004517142A JP2005531973A (ja) | 2002-06-28 | 2003-06-23 | ビデオ信号中の同期信号を抽出するための方法および回路 |
| EP03738421A EP1520398A1 (fr) | 2002-06-28 | 2003-06-23 | Procede et circuit d'extraction de signaux de synchronisation d'un signal video |
| US10/518,828 US7705917B2 (en) | 2002-06-28 | 2003-06-23 | Method and circuit for extracting synchronization signals in a video signal |
| AU2003244948A AU2003244948A1 (en) | 2002-06-28 | 2003-06-23 | Method and circuit for extracting synchronization signals in a video signal. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0208132A FR2841723A1 (fr) | 2002-06-28 | 2002-06-28 | Procede et circuit d'extraction de signaux de synchronisation dans un signal video |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2841723A1 true FR2841723A1 (fr) | 2004-01-02 |
Family
ID=29724999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0208132A Withdrawn FR2841723A1 (fr) | 2002-06-28 | 2002-06-28 | Procede et circuit d'extraction de signaux de synchronisation dans un signal video |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7705917B2 (fr) |
| EP (1) | EP1520398A1 (fr) |
| JP (1) | JP2005531973A (fr) |
| CN (1) | CN1666499A (fr) |
| AU (1) | AU2003244948A1 (fr) |
| FR (1) | FR2841723A1 (fr) |
| WO (1) | WO2004004317A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090080538A1 (en) * | 2007-09-20 | 2009-03-26 | Aten International Co., Ltd. | Method and Apparatus for Decoding a Video Signal |
| TW200945909A (en) * | 2008-04-22 | 2009-11-01 | Novatek Microelectronics Corp | Synchronization signal extraction device and related method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4675734A (en) * | 1985-06-06 | 1987-06-23 | Polaroid Corporation | Sync pulse separator circuit |
| JPH10233940A (ja) * | 1997-02-20 | 1998-09-02 | Fujitsu General Ltd | デジタル同期分離回路 |
| US6108043A (en) * | 1996-10-23 | 2000-08-22 | Zenith Electronics Corporation | Horizontal sync pulse minimum width logic |
| US20020047922A1 (en) * | 2000-10-25 | 2002-04-25 | Kouji Minami | Circuit for detecting valid range of video signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4215371A (en) * | 1978-12-21 | 1980-07-29 | Rockwell International Corporation | Front porch clamping circuit |
| US5367337A (en) * | 1992-04-30 | 1994-11-22 | Image Data Corporation | Method and apparatus for capturing video images |
| US6028642A (en) * | 1998-06-02 | 2000-02-22 | Ati Technologies, Inc. | Digital horizontal synchronization pulse phase detector circuit and method |
-
2002
- 2002-06-28 FR FR0208132A patent/FR2841723A1/fr not_active Withdrawn
-
2003
- 2003-06-23 JP JP2004517142A patent/JP2005531973A/ja active Pending
- 2003-06-23 CN CN038152304A patent/CN1666499A/zh active Pending
- 2003-06-23 WO PCT/IB2003/002887 patent/WO2004004317A1/fr active Application Filing
- 2003-06-23 AU AU2003244948A patent/AU2003244948A1/en not_active Abandoned
- 2003-06-23 US US10/518,828 patent/US7705917B2/en not_active Expired - Fee Related
- 2003-06-23 EP EP03738421A patent/EP1520398A1/fr not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4675734A (en) * | 1985-06-06 | 1987-06-23 | Polaroid Corporation | Sync pulse separator circuit |
| US6108043A (en) * | 1996-10-23 | 2000-08-22 | Zenith Electronics Corporation | Horizontal sync pulse minimum width logic |
| JPH10233940A (ja) * | 1997-02-20 | 1998-09-02 | Fujitsu General Ltd | デジタル同期分離回路 |
| US20020047922A1 (en) * | 2000-10-25 | 2002-04-25 | Kouji Minami | Circuit for detecting valid range of video signal |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 14 31 December 1998 (1998-12-31) * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004004317A1 (fr) | 2004-01-08 |
| AU2003244948A1 (en) | 2004-01-19 |
| US20050225676A1 (en) | 2005-10-13 |
| US7705917B2 (en) | 2010-04-27 |
| JP2005531973A (ja) | 2005-10-20 |
| EP1520398A1 (fr) | 2005-04-06 |
| CN1666499A (zh) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2596221A1 (fr) | Systeme de filtre median adaptif | |
| CN101867727B (zh) | 一种视频处理方法及装置 | |
| JPH1026953A (ja) | ドットクロック再生装置 | |
| FR2594281A1 (fr) | Appareil d'estimation du bruit dans des signaux ayant des intervalles redondants | |
| FR2628280A1 (fr) | Appareil de traitement adaptif pour l'etalement d'un signal video | |
| WO2012059533A1 (fr) | Procede et dispositif de controle du dephasage entre cameras stereoscopiques | |
| FR2841723A1 (fr) | Procede et circuit d'extraction de signaux de synchronisation dans un signal video | |
| FR2614488A1 (fr) | Camera de television en couleur a plusieurs tubes possedant un systeme de reglage automatique de la coincidence | |
| EP1101316B1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
| FR2716765A1 (fr) | Procédé de reconnaisance de standard vidéo, et circuit mettant en Óoeuvre ce procédé. | |
| EP0384536A1 (fr) | Procédé et dispositif de synchronisation bit dans un récepteur de transmission de données numériques | |
| EP3797509B1 (fr) | Traitement d'un bruit impulsionnel dans une séquence vidéo | |
| FR2680058A1 (fr) | Procede et dispositif de synchronisation d'un signal. | |
| FR3109040A1 (fr) | Procédé de comptage d’événements d’un réseau extérieur | |
| EP0720290B1 (fr) | Circuit de restitution de bits transmis par un signal sériel | |
| EP3310039B1 (fr) | Dispositif électronique d'analyse d'une scène | |
| FR2910673A1 (fr) | Procede de traitement d'image et dispositif implementant ledit procede | |
| EP0561674B1 (fr) | Procédé de correction des défauts d'uniformité des pixels d'un senseur à l'état solide, et dispositif pour la mise en oeuvre du procédé | |
| EP3823277B1 (fr) | Procédé de mesure d'une latence vidéo | |
| EP0350361B1 (fr) | Dispositif d'évaluation de la marge de tolérance d'un signal vidéo numérique | |
| FR2571577A1 (fr) | Systeme de controle de surcharge de chrominance | |
| EP0099611A1 (fr) | Procédé pour engendrer un signal pour la commande de la déviation de trame dans un dispositif de reproduction d'images | |
| FR2929795A1 (fr) | Procede de conversion d'un signal video pour compensation de scintillement, et dispositif de conversion associe | |
| EP2294809B1 (fr) | Capteur d'image du type tdi a dynamique auto adaptee par point image | |
| FR3045251A1 (fr) | Procedes et dispositifs de transmission de train binaire continu dans un reseau numerique non synchrone du train binaire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |