JP5513179B2 - 画像処理システム - Google Patents

Description

本発明は、ＳＣＡＲＴコネクタにおける高速ブランキング（Fast Blanking）信号のデジタル処理に関するものである。

欧州等においてＳＣＡＲＴコネクタを備えた映像機器が普及している。ＳＣＡＲＴコネクタは、複合映像信号（以下、ＣＶＢＳ信号）、３系統のアナログの色成分信号（以下、Ｒ，Ｇ，Ｂ信号）及び高速ブランキング信号（以下、ＦＢ信号）の信号線を備えている。

ＳＣＡＲＴ規格の特徴の１つとして、ＣＶＢＳ（以下、主画面とする）信号及びＲ，Ｇ，Ｂ（以下、副画面とする）信号の画像信号をブレンド出力することが可能であり、このブレンド比については、ＦＢ信号の値（０と１との間のアルファ値）に応じて各画像の係数が決定される。各画像の係数の組み合わせが０又は１になった場合、片側の画像のみが選択されることになる。この片側選択が有効動画期間中に切り替わる場合、同一画面内の画像の切り替わりを意味すること、すなわちＯＳＤ（On Screen Display）出力をすることが可能になる。

従来は、ＣＶＢＳ信号、Ｒ，Ｇ，Ｂ信号、ＦＢ信号の５系統の信号に対応するため、５チャンネルのアナログデジタル（ＡＤ）変換回路でＡＤ変換していた。

このようにＡＤ変換回路を５チャンネルの実装で、ＳＣＡＲＴ信号に対する信号処理系をＬＳＩ化した場合、画像処理システム中のＡＤ変換回路の占める面積が大きくなる。

近年、この対策として、ＳＣＡＲＴコネクタを用いて入力される信号（以下、ＳＣＡＲＴ信号と呼ぶ）に対してデジタル信号処理する場合が増えている。

例えば特許文献１のように、入力ＦＢ信号につき２値のＡＤ変換をし、その後にデジタル信号処理を実施することで、回路面積の削減を図っている。しかしながら、特許文献１の内容では、常にＦＢ信号の特定の傾きが生成されている動作仕様のため、映像コンテンツで意図されている傾きの生成が不可能であったり、セット設計者の意図する出画が困難になる。

米国特許出願公開第２００８／００６２３２１号明細書（図５）

従来は、ヒステリシスを持つ１つのレベルでＦＢ信号の変化点をとらえて、この変化点を基準に、所定の形の立ち上がり波形（内部信号）を生成していた。したがって、内部信号は、ＦＢ信号の立ち上がり特性を反映しない。そのため、２画面の境界が乱れる場合があった。

更に、従来は、１つのレベルでＦＢ信号の変化点をとらえていたため、ＣＶＢＳ信号及びＲＧＢ信号のＡＤ変換回路のサンプリング周波数の１６倍のサンプリング周波数でＦＢ信号をサンプリングすることで、２画面の境界とのタイミングのずれを小さくしている。このため、１６倍の周波数を発生する回路が必要となり、かつ消費電力も大きい。

更に、ＦＢ信号の電位が、ＣＶＢＳ選択電位とＲＧＢ選択電位との中間電位であった場合、内部信号は、その中間電位を表す値にならない。

本発明に係る画像処理システムは、主画面と副画面とを切り替えるための切り替え信号を入力する入力部と、前記切り替え信号を第１の参照電位と比較し、比較結果を出力する第１の比較部と、前記切り替え信号を第２の参照電位と比較し、比較結果を出力する第２の比較部と、前記第１の比較部の出力に基づいて、デジタルの立ち上がり波形又は立ち下がり波形を出力する第１の波形生成部と、前記第２の比較部の出力に基づいて、デジタルの立ち上がり波形又は立ち下がり波形を出力する第２の波形生成部と、前記第１の波形生成部の出力と前記第２の波形生成部の出力との平均値を出力する平均化部とを備え、前記切り替え信号の変化に応じて変化する前記平均値を、前記主画面と前記副画面によるアルファブレンディングのブレンド比として使用する。

この構成によれば、切り替え信号を第１の参照電位と比較した結果と、切り替え信号を第２の参照電位と比較した結果とを用いるので、切り替え信号の立ち上がり波形及び立ち下がり波形の傾きを平均化部の出力に反映させることができる。その結果、主画面と副画面との境界を徐々に切り替える処理が可能となり、境界での乱れがなくなる。更に、波形生成部を簡単な回路で実現でき、全体の回路規模を削減できる。また、高いサンプリング周波数を使用しなくても、十分精度の高い波形が得られる。また、中間電位を制御可能となることで、透過画面のＯＳＤ出力が可能になる。

更に、本発明に係る画像処理システムは、前記第１の波形生成部の立ち上がり波形及び立ち下がり波形の傾きと、前記第２の波形生成部の立ち上がり波形及び立ち下がり波形の傾きとを設定する第１及び第２の傾き係数設定部を備える。この構成によれば、切り替え信号に近似した傾きを平均化部から出力することができる。

更に、本発明に係る画像処理システムは、前記第１の参照電位及び前記第２の参照電位の値を設定する第１及び第２の参照電位発生部を備える。

また、本発明に係る画像処理システムは、主画面と副画面とを切り替えるための切り替え信号を入力する入力部と、前記切り替え信号を参照電位と比較し、比較結果を出力する比較部と、前記比較部の出力に基づいて、デジタルの立ち上がり波形又は立ち下がり波形を出力する波形生成部と、前記波形生成部の立ち上がり波形及び立ち下がり波形の傾きを設定する傾き係数設定部とを備え、前記切り替え信号の変化に応じて変化する前記波形生成部の出力値を、前記主画面と前記副画面によるアルファブレンディングのブレンド比として使用する。

この構成によれば、主画面と副画面との境界を徐々に切り替える処理が可能となり、境界での乱れがなくなる。

更に、本発明に係る画像処理システムは、前記参照電位の値を設定する参照電位発生部を備える。

本発明によれば、主画面と副画面との境界を徐々に切り替える処理が可能となり、境界での乱れがなくなる。更に、波形生成部を簡単な回路で実現できるので、全体の回路規模を削減できる。

本発明の実施形態に係る画像処理システムの構成を示すブロック図である。 図１中のアルファ応答システムの詳細構成例を示すブロック図である。 図２中の波形生成部の詳細構成例を示すブロック図である。 １つの立ち上がり波形に対する図２のアルファ応答システムの動作を示す波形図である。 別の１つの立ち上がり波形に対する図２のアルファ応答システムの動作を示す波形図である。 波形生成部の傾きを変化させた場合の図２のアルファ応答システムの動作を示す波形図である。 比較部の基準電位を変化させた場合の図２のアルファ応答システムの動作を示す波形図である。 中間情報を持つ波形が入力された場合の図２のアルファ応答システムの動作を示す波形図である。 入力波形の傾きを徐々に変化させた場合の図２のアルファ応答システムの動作を示す波形図である。

以下、本発明に係る画像処理システムの実施形態について、図面を参照しながら詳細に説明する。なお、実施形態において、同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。

図１に示す画像処理システム１０は、ＣＶＢＳ信号をＡＤ変換するＣＶＢＳ用ＡＤ変換回路１と、ＲＧＢ信号をＡＤ変換するＲＧＢ用ＡＤ変換回路２と、入力ＦＢ信号（ＦＢＩＮ）を受け取るアルファ応答システム（ＯＳＤ輪郭補正システム）３と、ＣＶＢＳ用ＡＤ変換回路１の出力を輝度Ｙ信号と色差Ｃ信号とに分離するＹＣ分離回路４と、ＹＣ分離回路４の出力の色差Ｃ信号の色復調をする色復調回路５と、ＲＧＢ用ＡＤ変換回路２の出力信号をＹＵＶ形式へ変換するＲＧＢ−ＹＵＶ変換回路６と、ＲＧＢ−ＹＵＶ変換回路６のＵＶ信号を時分割多重化するＵＶ多重化回路７と、ＹＣ分離回路４の輝度Ｙ信号と、ＲＧＢ−ＹＵＶ変換回路６の輝度Ｙ信号と、アルファ応答システム３の出力ＦＢ（α）信号とでブレンド演算する輝度用アルファブレンド回路８と、色復調回路５の出力Ｕ／Ｖ信号と、ＵＶ多重化回路７の出力Ｕ／Ｖ信号と、アルファ応答システム３の出力ＦＢ（α）信号とでブレンド演算する色差用アルファブレンド回路９とから構成される。

図２に示すアルファ応答システム３は、アナログＦＢ信号をＡＤ変換回路へ入力した時のスリュー動作を模倣したデジタル波形を出力するシステムであって、アナログＦＢ信号９０を入力する入力端子１００と、第１の参照電位発生部１１と、第１の参照電位発生部１１の出力電位６１とアナログＦＢ信号９０の電位とを比較し、１ビットのデジタルＦＢ信号６２を出力する第１の比較部１２と、第１の傾き係数設定部１３と、１ビットのデジタルＦＢ信号６２をビット拡張したのち、第１の傾き係数設定部１３の傾き係数設定値６３に応じて、多ビットのデジタルＦＢ信号６４を出力する第１の波形生成部１４と、第２の参照電位発生部１５と、第２の参照電位発生部１５の出力電位６５とアナログＦＢ信号９０の電位とを比較し、１ビットのデジタルＦＢ信号６６を出力する第２の比較部１６と、第２の傾き係数設定部１７と、１ビットのデジタルＦＢ信号６６をビット拡張したのち、第２の傾き係数設定部１７の傾き係数設定値９７に応じて、多ビットのデジタルＦＢ信号６８を出力する第２の波形生成部１８と、第１の波形生成部１４の多ビットデジタルＦＢ信号６４と第２の波形生成部１８の多ビットデジタルＦＢ信号６８とを平均化してデジタルＦＢ信号６９を出力する平均化部１９と、デジタルＦＢ信号６９を出力する出力端子１１０とを具備している。

図３に、図２中の第１及び第２の波形生成部１４，１８の具体例を示す。波形生成部１４，１８は、１ビットのデジタルＦＢ信号を入力する入力端子２２０と、傾き係数設定値（ｎビット：ｎは２以上の整数）を入力する入力端子２３０と、入力端子２２０の入力１ビット信号を多ビット（ｎビット）に拡張するビット拡張部２３１と、入力端子２３０からの信号とビット拡張部２３１の出力信号を反転した信号との排他的論理和を出力する論理部２３２と、保持部２３５の出力値を被加算数、論理部２３２の出力とビット拡張部２３１の出力とを加算数として、２の補数形式で加減算する加減算部２３３と、加減算部２３３の出力値を範囲内に制御するリミッタ部２３４と、リミッタ部２３４の出力値を保持する保持部２３５と、保持部２３５の出力値を出力する出力端子２４０とを具備している。

この実施形態のように、第１及び第２の波形生成部１４，１８は、傾き係数設定値と、１ビットのデジタルＦＢ信号のビット拡張部２３１とに加えて、２の補数形式で処理を行う加減算部２３３と、リミッタ部２３４と、保持部２３５とから構成される積算回路のみで実現可能であり、特許文献１と比較しても、回路の小規模化が実現できている。したがって、第１及び第２の波形生成部１４，１８を簡単な回路で実現化が可能となり、全体の回路規模の削減ができる。

以上のように構成された実施形態の画像処理システム１０について、以下その動作を説明する。

図４、図５は、入力波形が異なる場合のアルファ応答システム３中の内部信号を示した図である。

アナログＦＢ信号９０が図４のような立ち上がり波形４００で入力される場合、第１の参照電位発生部１１の出力電位６１から、第１の比較部１２の出力信号６２は、波形４０２のように、時刻Ｔ１でＬからＨへ変化をする。同様に、第２の参照電位発生部１５の出力電位６５から、第２の比較部１６の出力信号６６は、波形４０６のように、時刻Ｔ２でＬからＨへ変化をする。第１の波形生成部１４では、出力信号６４に、波形４０４のようなＡ１の傾き波形を作成する。同様に、第２の波形生成部１８では、出力信号６８に、波形４０８のようなＡ２の傾き波形を作成する。平均化部１９では、出力信号６４と出力信号６８との平均化が行われ、波形４０９のような出力信号６９が生成される。一方、入力波形の特性に応じた波形特性を、点線波形４９０で示している。

アナログＦＢ信号９０が図５のような立ち上がり波形５００で入力される場合、第１の参照電位発生部１１の出力電位６１から、第１の比較部１２の出力信号６２は、波形５０２のように、時刻Ｔ１でＬからＨへ変化をする。同様に、第２の参照電位発生部１５の出力電位６５から、第２の比較部１６の出力信号６６は、波形５０６のように、時刻Ｔ２ａでＬからＨへ変化をする。第１の波形生成部１４では、出力信号６４に、波形５０４のようなＡ１の傾き波形を作成する。同様に、第２の波形生成部１８では、出力信号６８に、波形５０８のようなＡ２の傾き波形を作成する。平均化部１９では、出力信号６４と出力信号６８との平均化が行われ、波形５０９のような出力信号６９が生成される。一方、入力波形の特性に応じた波形特性を、点線波形５９０で示している。

図４、図５の波形図で示しているように、入力波形が異なる場合においても、図２のアルファ応答システム３では、入力されたアナログＦＢ信号９０の特性を示すいずれの波形４９０及び波形５９０に対しても、入力波形の波形特性に近似した波形の出力を実現できている。

この実施形態のように、図２のアルファ応答システム３は、特許文献１と比較した場合、出力波形の波形特性が一様の処理に固定されず、入力波形特性に対し、ある程度の再現性を持っている。したがって、切り替え信号に近似した傾きを平均化部１９から出力することができるようになる。

図６は、図５の入力信号５００に対して、第１の波形生成部１４の出力信号６４、第２の波形生成部１８の出力信号６８を変更し、傾き特性を変化させている波形図である。

アナログＦＢ信号９０が図６のような立ち上がり波形５００で入力される場合、第１の参照電位発生部１１の出力電位６１から、第１の比較部１２の出力信号６２は、波形６０２のように、時刻Ｔ１ａでＬからＨへ変化をする。同様に、第２の参照電位発生部１５の出力電位６５から、第２の比較部１６の出力信号６６は、波形６０６のように、時刻Ｔ２ａでＬからＨへ変化をする。第１の波形生成部１４では、出力信号６４に、波形６０４のようなＡ１ａの傾き波形を作成する。同様に、第２の波形生成部１８では、出力信号６８に、波形６０８のようなＡ２ａの傾き波形を作成する。平均化部１９では、出力信号６４と出力信号６８との平均化が行われ、波形６０９のような出力信号６９が生成される。一方、入力波形の特性に応じた波形特性を、点線波形６９０で示している。

この実施形態のように、図２のアルファ応答システム３は、傾き係数設定部１３，１７に設定する傾きを図５のＡ１、Ａ２よりも入力波形５００に近いＡ１ａ、Ａ２ａに変更することで、切り替え信号に近似した傾きを平均化部１９から出力することができるようになる。

図７は、図６の入力信号５００に対して、第１の参照電位発生部１１の出力電位６１、第２の参照電位発生部１５の出力電位６５を変更し、閾値を変化させている波形図である。

アナログＦＢ信号９０が図７のような立ち上がり波形５００で入力される場合、第１の参照電位発生部１１の出力電位６１から、第１の比較部１２の出力信号６２は、波形７０２のように、時刻Ｔ１ｂでＬからＨへ変化をする。同様に、第２の参照電位発生部１５の出力電位６５から、第２の比較部１６の出力信号６６は、波形７０６のように、時刻Ｔ２ｂでＬからＨへ変化をする。第１の波形生成部１４では、出力信号６４は、波形７０４のようなＡ１ａの傾き波形を作成する。同様に、第２の波形生成部１８では、出力信号６８は、波形７０８のようなＡ２ａの傾き波形を作成する。平均化部１９では、出力信号６４と出力信号６８との平均化が行われ、波形７０９のような出力信号６９が生成される。一方、入力波形の特性に応じた波形特性を、点線波形７９０で示している。

図７の波形図で示しているように、入力アナログＦＢ信号９０は、アルファ応答システム３中の参照電位６１，６５を変化させた場合、入力波形の波形特性を信号波形７０２，７０６のように変化させることで、平均化部１９の出力波形が変化するため、適当な参照電位が設定されると、更に高精細な出力波形特性を得ることが可能である。したがって、切り替え信号に近似した傾きを平均化部１９から出力することができるようになる。更には、主画面と副画面との境界を徐々に切り替える処理が可能となるので、境界での乱れがなくなる。

図８は、Ｈレベルでも、Ｌレベルでもない中間状態のアナログＦＢ信号９０が入力された場合を示した波形図である。

アナログＦＢ信号９０が図８のような、電位上限レベルに達しない立ち上がり波形８００で入力される場合、第１の参照電位発生部１１の出力電位６１から、第１の比較部１２の出力信号６２は、波形８０２のように、ある時刻にＬからＨへ変化をする。一方、第２の参照電位発生部１５の出力電位６５から、第２の比較部１６の出力信号６６は、波形８０６のように、Ｌレベル固定の出力になる。第１の波形生成部１４では、出力信号６４は、波形８０４のようなＡ１の傾き波形を作成する。一方、第２の波形生成部１８では、波形８０６がＬレベル固定出力のため、出力信号６８は、波形８０８のようなＬレベル固定の出力になる。この場合、平均化部１９では、出力信号６４と出力信号６８との平均化が行われ、波形８０９のような出力信号６９が、デジタル値の最大値に達しない中間状態の波形が生成される。

このように、図２のアルファ応答システム３は、Ｈレベルでも、Ｌレベルでもない中間状態を持つ入力アナログＦＢ信号９０に信号応答を示す波形８９０に対し、中間情報を持った出力波形特性を生み出すことが可能である。

この実施形態のように、図２のアルファ応答システム３は、特許文献１と比較した場合、出力波形の波形特性がＨレベル、Ｌレベルに固定されず、入力波形特性に対し、中間情報を持つことが可能である。したがって、中間電位を制御可能となるので、透過画面のＯＳＤ出力が可能になる。

図９は、入力波形の傾きを徐々に傾けた場合の波形図である。図９中の立ち上がり波形９００，９０２，９０４は、それぞれ、Ｈ電位への変化がＡＤ変換のサンプリングクロックの１周期分ずれている関係のものである。なお、デジタル値の時間変化に関しての図示はしておらず、変化タイミングだけを再現している。

アナログＦＢ信号９０が図９のような立ち上がり波形９００，９０２，９０４で入力される場合、それぞれの波形９００，９０２，９０４に対する平均化部１９の出力信号６９の信号波形は、それぞれ、９１０、９１２、９１４のようになる。

これらの波形の過渡期間の中心時間は、９２０、９２２、９２４の点になり、これらの時間間隔は、サンプリングクロック周期の半分になる。つまり、図９において９５０はサンプリングレートの時間幅であり、９６０は２倍のサンプリングレートに相当する時間幅である。

換言すると、図１の画像処理システム１０は、サンプリングクロックでデータ更新を実施するが、処理精度はサンプリングクロックの２倍の精度になっていることを意味している。したがって、高いサンプリング周波数を使用しなくても、十分精度の高い波形が得られるので、消費電力の削減が図られる。

なお、本発明のアルファ応答システム３は、傾きを変化できる機能が実現されていれば、以上の実施形態に限定されることなく、それらも本発明の範囲内に包含される。また、本発明の第１及び第２の波形生成部１４，１８についても、以上の実施形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含される。

更に、上記実施形態では言及していないが、本発明の画像処理システム１０についても、出画処理方法の一例でしかなく、本実施形態のアルファ応答システム３で処理されるＦＢ信号と実信号の処理時間との間に遅延が生ずることが考えられるが、この遅延の解消を図るために、この遅延を調整する機能についても、画像処理システム１０中で実現されることも本発明の範囲内に包含される。

また、図２のアルファ応答システム３を構成する各部の機能の全て又は一部をソフトウェアによって実現することも可能である。

以上説明してきたとおり、本発明は、ＳＣＡＲＴ端子を備えている装置に適用でき、特に、テレビジョン、ビデオレコーダ、ゲーム機器等に適用できる。

１ ＣＶＢＳ用ＡＤ変換回路
２ ＲＧＢ用ＡＤ変換回路
３ アルファ応答システム
４ ＹＣ分離回路
５ 色復調回路
６ ＲＧＢ−ＹＵＶ変換回路
７ ＵＶ多重化回路
８ 輝度用アルファブレンド回路
９ 色差用アルファブレンド回路
１０ 画像処理システム
１１，１５ 参照電位発生部
１２，１６ 比較部
１３，１７ 傾き定数設定部
１４，１８ 波形生成部
１９ 平均化部
１００ アルファ応答システムの入力端子
１１０ アルファ応答システムの出力端子
２２０ １ビットのデジタルＦＢ信号を入力する入力端子
２３０ 傾き係数設定値を入力する入力端子
２３１ ビット拡張部
２３２ 論理部
２３３ （積算回路の）加減算部
２３４ （積算回路の）リミッタ部
２３５ （積算回路の）保持部
２４０ 波形生成部の出力端子

Claims (5)

1. 主画面と副画面とを切り替えるための切り替え信号を入力する入力部と、
   前記切り替え信号を第１の参照電位と比較し、比較結果を出力する第１の比較部と、
   前記切り替え信号を第２の参照電位と比較し、比較結果を出力する第２の比較部と、
   前記第１の比較部の出力に基づいて、デジタルの立ち上がり波形又は立ち下がり波形を出力する第１の波形生成部と、
   前記第２の比較部の出力に基づいて、デジタルの立ち上がり波形又は立ち下がり波形を出力する第２の波形生成部と、
   前記第１の波形生成部の出力と前記第２の波形生成部の出力との平均値を出力する平均化部とを備え、
   前記切り替え信号の変化に応じて変化する前記平均値を、前記主画面と前記副画面によるアルファブレンディングのブレンド比として使用したことを特徴とする画像処理システム。
2. 請求項１記載の画像処理システムにおいて、
   前記第１の波形生成部の立ち上がり波形及び立ち下がり波形の傾きと、前記第２の波形生成部の立ち上がり波形及び立ち下がり波形の傾きとを設定する第１及び第２の傾き係数設定部を更に備えたことを特徴とする画像処理システム。
3. 請求項１又は２に記載の画像処理システムにおいて、
   前記第１の参照電位及び前記第２の参照電位の値を設定する第１及び第２の参照電位発生部を更に備えたことを特徴とする画像処理システム。
4. 主画面と副画面とを切り替えるための切り替え信号を入力する入力部と、
   前記切り替え信号を参照電位と比較し、比較結果を出力する比較部と、
   前記比較部の出力に基づいて、デジタルの立ち上がり波形又は立ち下がり波形を出力する波形生成部と、
   前記波形生成部の立ち上がり波形及び立ち下がり波形の傾きを設定する傾き係数設定部とを備え、
   前記切り替え信号の変化に応じて変化する前記波形生成部の出力値を、前記主画面と前記副画面によるアルファブレンディングのブレンド比として使用したことを特徴とする画像処理システム。
5. 請求項４記載の画像処理システムにおいて、
   前記参照電位の値を設定する参照電位発生部を更に備えたことを特徴とする画像処理システム。

Images