KR940002416B1

KR940002416B1 - 동기신호삽입방식 및 회로

Info

Publication number: KR940002416B1
Application number: KR1019910011262A
Authority: KR
Inventors: 김덕환
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1991-07-02
Filing date: 1991-07-02
Publication date: 1994-03-24
Also published as: KR930003675A

Abstract

내용 없음.

Description

동기신호삽입방식 및 회로

제1도는 본 발명에 따른 디지탈영상처리장치의 일 실시예의 회로도이다.

제2도는 제1도의 한 부분인 에지변환부의 상세한 회로도이다.

제3도는 제3도의 각 부분에 대한 동작파형도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 영상신호분리기 11 : 동기신호분리기

20 : A-D변환기 21 : D-A변환기

30 : 영상신호처리부 40 : 지연기

50 : 에지변환부 60 : 가산기

100∼200 : 반전소자 110∼112 : 논리곱소자

120,121 : 논리합소자 130 : 카운터

140 : 디코더

본 발명은 영상처리장치에 있어서 동기신호를 영상신호에 삽입하는 장치에 관한 것으로, 특히 임펄스잡음의 발생없이 동기신호를 영상신호에 삽입하는 방식 및 회로에 관한 것이다.

일반적으로 복합영상신호는 색도정보 및 휘도정보를 포함하는 칼라영상신호(이하, "영상신호"라 함)와 동기신호로 구성되어 있다. 비디오카메라(Video Camera)와 같은 복합영상신호 형성장치는 촬상소자로 부터의 광전변환된 피사체에 대한 영상정보를 처리한 영상신호에 동기신호발생원으로 부터의 동기신호를 삽입하여 복합영상신호를 삽입한다. 그러나 영상신호에 동기신호를 삽입한 복합영상신호는 급격한 전압변화를 갖는 동기신호의 에지(Edge)부분에 임펄스형태의 잡음이 발생되는 경우가 많다. 상기 동기신호의 에지부분에 발생된 임펄스 잡음은 낮은 주파수대역의 영상신호를 왜곡시켜 화면을 열화시키는 문제점이 있었다.

그리고 디지탈 방식에 의하여 영상신호를 복호하는 장치는 텔레비젼(Television) 및 영상기록재생장치는 해상도의 향상 및 메모리소자의 절감을 위하여 복합영상신호중 동기신호를 제거한 영상신호만을 처리한 다음 처리된 영상신호에 동기신호를 삽입하는 형태를 취하고 있다. 그러므로 디지탈방식의 텔리비젼 및 영상기록재생장치는 상기 영상신호 형성장치의 동일한 문제점을 안고 있다.

따라서 본 발명의 목적은 임펄스잡음의 발생없이 영상신호를 삽입할 수 있는 동기신호 삽입방식 및 회로를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 동기신호의 에지부분을 일정한 기울기의 경사를 갖도록 변환하여 영상신호와 가산하도록 한다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.

제1도는 본 발명에 따른 디지탈영상처리장치의 일실시예의 회로도이다. 제1도에 있어서, 입력단자(5)는 복합영상신호를 유입하기 위하여 복합영상신호원(도시하지 않음)에 접속된다. 그리고 입력단자(5)는 영상신호분리기(10)의 입력단자 및 동기신호분리기(11)의 입력단자에 접속되어 있다. 영상신호분리기(10)의 출력단자는 아날로그-디지탈변환기(Analog-Digital Converter ; 이하 "A-D변환기"라함)(20)의 입력단자에 접속되어 있다. A-D변환기(20)의 출력단자는 영상처리부(30)의 입력단자에 접속되어 있다. 영상처리부(30)의 출력단자는 가산기(60)의 제1입력단자에 접속되어 있다. 동기신호분리기(11)의 출력단자는 지연기(40)의 입력단자에 접속되어 있다. 지연기(40)의 출력단자는 에지변환부(50)의 입력단자에 접속되어 있다. 에지변환부(50)의 출력단자는 가산기(60)의 제2입력단자에 접속되어 있다. 가산기(60)의 출력단자는 디지탈-아날로그(Digital-Analog ; 이하 "D-A 변환기"라함) 변환기(21)의 입력단자에 접속되어 있다. D-A 변환기(21)의 출력단자는 출력단자(15)에 접속되어 있다.

제1도의 작동에 있어서, 영상신호분리기(10)는 입력단자(5)를 통해 유입되는 복합영상신호를 클램핑하여 일정레벨이하의 동기신호가 제거된 영상신호를 검출한다. A-D 변환기(20)는 영상신호분리기(10)로 부터의 영상신호를 디지탈영상신호로 변환한다. 영상신호처리부(30)는 A-D 변환기(20)로부터의 디지탈영상신호를 처리한다.

한편 동기신호분리기(11)는 입력단자(5)를 통해 유입되는 복합영상신호를 클램핑하여 일정레벨이상의 영상신호가 제거된 동기신호를 검출한다. 지연기(40)는 동기신호분리기(11)로 부터의 동기신호를 영상신호처리통로의 전파지연만큼 지연시켜 영상신호와 동기신호간의 시간차이를 보상한다. 에지변환부(50)는 지연기(40)로 부터의 지연된 동기신호의 에지부분을 일정한 기울기의 경사가 되도록 에지변환한 디지탈형태의 동기신호로 변환한다.

그리고 가산기(60)는 영상처리부(30)로부터의 디지탈영상신호에 에지변환부(50)로 부터의 에지변환된 디지탈 동기신호를 가산하여 동기신호가 영상신호에 삽입된 디지탈 복합영상신호를 발생한다.

D-A 변환기(21)는 가산기(60)로부터의 디지탈복합영상신호를 아날로그 복합영상신호로 변환하여 변환된 아날로그 복합영상신호를 출력단자(15)를 통해 송출한다.

제2도는 제1도에 도시된 에지변환부(50)의 상세한 회로도이다.

제2도에 있어서, 제1입력단자(105)는 지연된 동기신호를 입력하기 위하여 지연기(40)의 출력단자에 접속된다. 그리고 제1입력단자(105)는 제1반전소자(100)의 입력단자 및 제2논리곱소자(111)의 제1입력단자에 접속되어 있다. 제1반전소자(100)의 출력단자는 제1논리곱소자(110)의 제1입력단자, 제2반전소자(101)의 입력소자, 및 카운터(130)의 업/다운단자와 결합되어 있다. 제2반전소자(101)의 출력단자는 제3논리곱소자(112)의 제1입력단자에 접속되어 있다. 제1,2논리곱소자(110,111)의 출력단자들은 제1논리합소자(120)의 양 입력단자에 각각 접속되어 있다. 논리합소자(120)의 출력단자는 카운터(130)의 인에이블단자(EN)에 접속되어 있다. 제2입력단자(115)는 리세트신호를 유입하기 위하여 리세트신호원에 접속된다. 그리고 제2입력단자(115)는 카운터(130)의 로드단자(LO)에 접속되어 있다. 제3입력단자(15)는 클럭펄스열을 유입하기 위하여 클럭펄스발생부(도시하지 않음)에 접속된다. 그리고 제3입력단자(125)는 카운터(130)의 클럭단자(CLK)에 접속되어 있다. 카운터(130)의 최대최소값단자(MAX/MIN)는 제2논리합소자(121)의 제1입력단자에 접속되어 있다. 카운터(130)의 제1∼3출력단자(QA∼QC)는 디코더(140)의 입력포트에 접속되어 있다. 디코더(140)의 출력단자는 출력단자(135)에 접속되어 있다. 출력단자(135)는 제1도에 도시된 가산기(60)의 제2입력단자에 접속된다. 그리고 카운터(130)의 제1,3출력단자(QA,QC)는 제3논리곱소자(112)의 제2,4출력단자에 결합되어 있고, 카운터(130)의 제2출력단자(QB)는 제3반전소자(102)를 통해 제3논리곱소자(112)의 제3입력단자와 결합되어 있다. 제4논리곱소자(112)의 출력단자는 제2논리합소자(121)의 제2입력단자에 접속되어 있다. 제2논리합소자(121)의 출력단자는 제1,2논리곱소자(110,111)의 제2입력단자들과 결합되어 있다.

제3a∼h도는 제2도에 도시된 회로의 각 부분에 대한 출력파형도이다.

이어서 제2도의 작동을 제3a∼h도를 참조하여 상세히 설명하기로 한다.

제1입력단자(105)에는 제1도에 도시된 지연기(40)로부터 제3a도와 같은 지연된 동기신호가 공급된다. 제1반전소자(100)는 제1입력단자(105)에 공급된 동기신호를 반전시켜 제3c도와 같은 반전된 동기신호를 발생한다. 제1논리곱소자(100)는 제1반전소자(110)로부터의 반전된 동기신호와 제2논리합소자(121)로부터의 제3b도와 같은 카운트제어신호를 논리곱연산한다. 제2논리곱소자(111)는 제1입력단자(105)에 공급된 동기신호와 제2논리합소자로부터의 제3b도와 같은 카운트제어신호를 논리곱 연산한다. 제1논리합소자(120)는 제1논리곱소자(110) 및 제2논리곱소자(111)의 출력을 논리합 연산하여 제1입력단자(105)에 공급된 동기신호의 에지부분에 제2논리합소자(121)로부터의 카운트제어신호를 제3f도와 같이 동기시킨다. 제2반전소자(101)는 제1반전소자(100)로 부터의 반전된 동기신호를 다시 반전시켜 제3a도와같은 동기신호를 제3논리곱소자(112)에 공급한다.

카운터(130)는 제2입력단자를 통해 로드단자(LO)로 유입되는 리세트신호의 로우논리상태에서 제1∼4입력단자(A∼D)에 설정된 최대카운트값(여기서 "5"이나 다르게 설정될 수 있다)을 입력한다. 그리고 카운터(130)는 제1논리합소자(120)로 부터 인에이블단자(EN)로 인가되는 카운트제어신호의 로우논리상태의 기간동안에 제3입력단자(125)을 통해 클럭단자(CLK)로 클럭펄스가 인가될때 마다 1씩 가산 또는 감산 카운트 한다. 그리고 카운터(130)는 카운트작동 수행시 제1반전소자(100)로부터 업/다운단자로 인자되는 반전된 동기신호의 논리상태가 로우논리상태일때 가산카운트를 하고, 반대로 반전된 동기신호의 논리상태가 하이논리상태일때 감산카운트를 하며, 그리고 반전된 동기신호의 논리상태가 변화될때 최대/최소값단자(MAX/MIN)에 발생된 하이논리상태의 최대/최소값신호를 로우논리상태로 리세트한다. 또한 카운터(130)는 가산 또는 감산카운트시 카운트값이 "15"나 "0"일때 하이논리상태의 최대/최소값신호를 발생한다.

제3반전소자(103)은 카운터(130)의 제2출력단자(QB)의 논리신호를 반전시켜 제3논리곱소자(112)에 공급한다. 제3논리곱소자(112)는 제2반전소자(110)로부터의 동기신호, 제3반전소자(102)로부터의 반전된 카운터(130)의 제2출력단자(QB)의 출력신호, 및 카운터(130)의 제1,3출력단자(QA,QC)의 출력신호를 논리곱연산하여 제3e도와 같은 논리신호를 발생한다. 결과적으로, 제3논리곱소자(112) 및 제3반전소자(102)는 동기신호 및 카운터(130)의 출력을 논리조합하여 감산카운트의 시작시간 및 증가카운트의 종료시간을 지정한다. 그리고 카운터(130)는 최대/최소값단자(MAX/MIN)에 최소값 "0"이 될때 하이논리상태의 최대/최소값신호를 발생하고, 반전된 동기신호가 하이논리상태에서 로우논리 상태로 천이될때 하이논리상태의 최대/최소값신호를 로우논리상태로 바꾸어 제3d도와 같은 최대/최소값신호를 발생함으로 가산카운트의 시작시간과 감산카운트의 종료시간을 지정한다. 제2논리합소자(121)의 제3논리곱소자(112)의 출력신호와 카운터(130)로부터의 최대/최소값신호를 논리합 연산하여 제3b도와 같은 카운트제어신호를 발생한다.

결과적으로, 카운터(130)의 최대/최소값신호 발생기능, 제3반전소자(102), 제3논리곱소자(112), 및 제2논리합소자(121)는 카운터(130)의 증감카운트시 카운트횟수를 제하는 기능을 한다.

디코더(140)는 카운터(130)의 카운트값에 따라 일정한 기울기로 최대레벨로부터 최소레벨로 또는 최소레벨로부터 최대레벨로 변화하는 에지부분을 갖도록 동기신호의 제3g도를 디지타동기신호를 발생한다. 그러므로 제1도에 도시된 가산기(60)은 제3h도와 같은 임펄스잡음성분이 없는 복합영상신호를 발생한다.

상술한 바와 같이 본 발명은 동기신호의 에지부분이 일정한 기울기로 서서히 변화되도록 동기신호를 에지변환하여 영상신호에 삽입함으로 삽입된 복합영상신호에 임펄스잡음성분의 발생을 방지할 수 있는 이점이 있다.

Claims

영상신호에 동기신호를 삽입하는 방식에 있어서, 동기신호의 에지부분을 일정한 기울기로 서서히 변화되도록 동기신호를 에지변환하는 에지변환과정과, 에지변환된 동기신호를 영상신호와 가산하여 복합영상신호를 발생하는 가산과정을 포함함을 특징으로 하는 동기신호삽입방식.
영상신호를 유입하기 위한 제1입력단자와, 동기신호를 유입하기 위한 제2입력단자와, 에지부분이 서서히 변화되도록 상기 제2입력단자를 통해 유입되는 동기신호를 에지변환하는 에지변환수단과, 상기 에지변환수단으로부터의 동기신호를 제2입력단자상의 영상신호와 가산하는 가산수단을 포함함을 특징으로 하는 동기신호삽입회로.
제2항에 있어서, 상기 에지변환수단은 최소값으로부터 최대값까지 또는 최대값으로 최소값까지 점진적으로 변화하는 카운트값을 발생하는 카운터와, 상기 제2입력단자를 통해 유입되는 동기신호 및 상기 카운터로 부터의 카운트값을 논리조합하여 동기신호의 에지부분에서 상기 카운터가 업 또는 다운카운팅하도록 제어하는 제어수단과, 상기 카운터로부터의 카운트값에 따라 동기신호의 최대전압레벨과 최소전압레벨사이의 레벨을 갖는 전압신호로 변환하기 위한 디코딩수단을 포함함을 특징으로 하는 동기신호삽입장치.
제1항에 있어서, 상기 에지변환과정이 동기신호의 에지부분에서 일정기간 1씩 변화하는 카운트값을 발생하기 위하여 카운트하는 카운트단계와, 상기 카운트단계에서 발생된 카운트값을 디코딩하여 상기 카운트값에 따라 동기신호의 최대전압레벨과 최소전압레벨 사이에서 점진적으로 변화하는 전압신호를 발생하는 디코딩단계를 포함함을 특징으로 하는 동기신호삽입방식.
제4항에 있어서, 카운트단계는 동기신호의 하강에지부분에서 최대카운트값에서 최소카운트값까지 전진적으로 감소하는 카운트값을 발생하고, 동기신호의 상승에지에서는 최소카운트값에서 최대카운트값까지 점진적으로 증가하는 카운트값을 발생함을 특징으로 하는 동기신호삽입방식.