JPS6030284A - 映像利得制御回路 - Google Patents

映像利得制御回路

Info

Publication number
JPS6030284A
JPS6030284A JP58138841A JP13884183A JPS6030284A JP S6030284 A JPS6030284 A JP S6030284A JP 58138841 A JP58138841 A JP 58138841A JP 13884183 A JP13884183 A JP 13884183A JP S6030284 A JPS6030284 A JP S6030284A
Authority
JP
Japan
Prior art keywords
waveform
circuit
level
gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58138841A
Other languages
English (en)
Other versions
JPH0458755B2 (ja
Inventor
Tomoharu Genba
玄葉 伴治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58138841A priority Critical patent/JPS6030284A/ja
Publication of JPS6030284A publication Critical patent/JPS6030284A/ja
Publication of JPH0458755B2 publication Critical patent/JPH0458755B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control
    • H04N5/53Keyed automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、テレビ・ノコン信号を処理する装置に使用
される映像利得制御回路に関する。
〔発明の技術的背景とその問題点〕
一般に、カラーテレビ・ジョン受像機においては、正規
のテレビジョン4i号を受信したときには、映像変調度
に応じた検波出力が・「1fられるように、RFAGC
(西周波自動利得制御)、IFAGC(中間周波自動利
得制御)が行なわれている。
IFAGC方式には、カラーテレビジョン受像機の場合
にはキードAGC又はビークAGCがあり、同期信号先
端レベルを検出し、その検出レベルに応じて利得制御が
行なわれている。ところが、ゴーストを含むイ語号を受
信すると、その影Jハシにより必ずしも映像変調度に応
じた検波出力情−勾とはならない。そのため、波形操作
回路、例えばゴースト除去装置を介してビデオ(g号を
とりだした場合、ii!+i面の明るさや階調が入力の
ゴースト条件によって異なり商品性が失なわれる欠点が
ある。まだ、ゴースト除去装置を駆動するには、垂直同
期信号立ち下がり部を検出するのに、同期信号前縁部を
デジタル信号に変換して波形積分を行い、S/Nの改善
した基準信号を作るが、上記のように、一定の大きさの
同期信号が入力しなかった場合、回路のグイナミツクレ
ンソに余裕を持たせて、デジタルの分解能の良いものを
作る必微か生じ価格を増大させる原因となる。更に、必
友な基準信号の分庁を能がチャンネル(ゴースト条件)
によって変化することになり、ゴースト除去装置の安定
性も損うことになる。
〔発明の目的〕
この発明は上記の事情に鑑みてなされたもので、波形操
作即ち、ゴースト除去処理が行なわれてもゴーストに影
響されない映像変調度に応じた映像41号レベルを得る
ように映像増幅器の制御量を検出して発生させる映像利
得制御回路を提供することを目的とする。
〔発明の概−妾〕
この発明は上記の目的を達成するために、波形積分回路
のデータを利用して、垂直同期信号のレベルを予じめ所
定のレベルとなるように、レベル差検出回路、制御電圧
発生及び保持回路によって、たとえばチャンネル選択毎
に増幅器利得を設定するようにしたものである。
〔発明の実施例〕
以下この発明の実施例を図面を参照して説明する。第1
図において1ノは複合映像信号入力端子であり、映像検
波された信号が入力される。
入力端子11は、トランスパー−リルフィルタ12及び
スイッチ13の一方の入力端子13Aに接続されている
。トランスパー−リ”ルフィルタ12においては、ゴー
ストを含む複合鉄@悄号に対して逆極性のゴーストを加
える処理が行なわれるもので、逆極性ゴーストを遅延回
路を利用して発生している。ゴーストを消去するために
は、ゴーストと正規のビデオ信号との位相差、ゴースト
の振幅を知る必要がある。
トランスバーサルフィルタ12の出力映像信号は差分器
16に入力される。この差分器ノロは、複合映像信号を
微分する機能を有する。差分器16の出力は、コンパレ
ータ17の一方の入力端に加えられ基準レベルと比較さ
れる。コンパレータ17の出力(0又は1)は、バッフ
ァレジスタ18に入力される。ここで、バッファレジス
タ18は、垂直同期(it号の前縁から所定期間コンパ
レータ17の出力を梼8人し記憶するように、図示しな
いタイミングl?ルス発生回路の出力で開側1される。
バッファレジスタ18に記憶されたデータは、相関器1
9の一方に入力される。
相関器190曲方0入力端には、デジタル差分器26の
出力が入力される。
スイッチ13を介して入力した複合映像信号は、コンパ
レータ22の一方の入力端に入力される。コンパレータ
22の他方の入力端には、波形積分メモリ24の各記憶
?1μのデータがデノタルアナログ変換器25を介して
入力される。
コンパレータ22の出力(0又は1)は、誤差計l′ψ
−器23に入力される。誤差側算器23は、コンパレー
タ22の出力に応じて、波形積分メモリ24の各記憶部
のデータに−1あるいは+1の演算を行って、その結果
を再度、波形積分メモリ24に入力する。これによって
波形積分メモリ24には、垂直同期信号の前縁の部分(
第2図の期間TJ)が波形積分された形でデジタルデー
タとして記憶される。これは、垂直同期信号の前縁部を
あられす基準信号であり、差分器26を介しで相関器1
9に入力される。
相関器19は、ひずみ信号を検知する機能を有し、バッ
ファレジスタ18の出力Yi−1−kに応じてデジタル
差分器260出力Xiを累積加算する。
即ち、 dK=、ΣX i sgn (Y i十101=4 の極性をめ、k番目のタッグに対応する記憶部(タッグ
ゲインメモリ部20内)のデータに対して加算又は減算
を行う。この相関器19に関しては、本件出願人が出願
した特願昭55−51259号にも詳細に示されている
タツノゲインメモリ部20は、トランスツク−サルフィ
ルタ12の複数のタッグに対応しだ記憶部を有する。各
記憶部のデータは、相関器19の出力(0又は])に応
じてその内容に−1あるいは+1される。タップゲイン
メモリ部20の各記1.テ1部のj′−夕は、デジタル
アナログ変換器21を介して対応する加重電圧メモリ部
(トランスバーザルフィルタの各タップ利得設定部)に
入力される。
トランスバーザルフィルタ12から出力された複合映像
信号は、増幅器14に入力され利得調整を受けて出力端
子15に出力される。
ここでN J′t’7 幅器14の出力端は、スイッチ
13の他方の入力端子13Bにも接続されている。
寸だ前記増幅器14の利得制御端子には、制御電圧発生
及び保持回路28の出力が与えられ、増幅器14の利得
を決めている。この制御電圧発生及び保持回路28には
、波形イ1(分メモリ24の記1意データから、所定の
データを用いてレベル差を検出するレベル差検出回路2
7の検出データが入力され、この検出データに基いて制
御電圧が発生される。前記レベル差検出回路27は、垂
直同期信号の立下り部の前縁期間t)と後縁期間12(
第2図参照)に対応したデータのレベル差、即ち、コン
トラスト比を検出するもので、このコントラスト比が予
じめ定められたものであるか否かを検出する回路である
本発明の一実施例は、上記の如く構成され、特に、波形
積分処理を行うコンパレータ22、誤差°計算器23、
波形積分メモリ24、デジタルアナログ変換器25のル
ープに対して、スイッチ13がトランスバーサルフィル
タ12の入力側、又は、増幅器14の出力側の映像信号
を;B択的に導入できる点と、レベル差検出回路27、
制御電圧発生及び保持回路28を設けた点に特徴を備え
る。
次に上記のシステムの動作について説明するに、まず、
チャンネルの切換え時とか、亀O++スイッチ投入時に
あっては、スイッチ13は、入力端子13A側に接続さ
れる。従って、ゴースト消去動作が得られ、波形KR分
分子モリ4には、第2図の期間T1における波形積分デ
ータが蓄積されている。
次に、受信状態が安定すると、スイッチ13は、入力端
子13B側に切換えられる。これは、たとえば、電源投
入とかチャンネル切換え時に発生するパルスを単安定マ
ルチバイブレータによって遅延させて、スイッチ切換え
信号として用いることによって可能である。また、スイ
ッチ13が入力端子13B側に切換えられると、レベル
差検出回路27の入力ゲートも開かれ、波形積分メモリ
24からの出力が入力するようになる。
この結果、波形積分メモリ24には、増幅器14を通っ
た映像信号の垂直同期信号における立下り部近辺の積分
データが蓄積される。また、レベル差検出回路27は、
積分データから、第2図の間開i 、 t、?に対応す
るデータのレベル比を検出し、このレベル比と所だのレ
ベル比との差を示す信号を制御電圧発生及び保持回路2
8に入力する。したがって、制御電圧発生及び保持回路
28は、レベル差検出回路27からの出力に応じた利得
制御電圧を出方して増幅器14の利得を設定する。
このようなコントロール動作が行なわれることによって
、垂直回期信号のレベルは、第2図の期間t1.t2の
比が所定レベル、即ち、コントラスト比が所定の比に設
定されることに彦る。
このように、垂直回期信号の波形が予じめ定められたレ
ベルになるまでの時間はループの応答時間と、垂直同期
信号の周波数によって予じめ想定することができる。又
は、レベル差検出回路27の出力を監視する回路によっ
て、組直同期48号が予じめ定められたレー\ルになっ
たが否かを判定することもできる。
垂直同期信号が定められた一定のレベルになると、スイ
ッチ13は、入力91M子13A 41!11に切換え
られる。また、制御電圧発生及び保持回路28の出力は
、そのときの制御電圧に保持される。
上記の実施例によると、波形操作、例えばゴースト消去
処理を行った後、垂直同期信号の工ソジ部の前縁側と後
縁側とのレベル比が一定となるように利得制御を行って
、これを保持している。このため、画面の明るさとか階
調が入力のゴースト条件によって変ることもなく、映像
変調度の正確な複合映像信号を出力端子15に得ること
ができる。さらに、本システムによると、波形操作シス
テムにおける波形積分メモリの出力を利用して得ること
ができ、価格を増大することなく安価に実施できる。
本実施例においては、垂直同期信号のエッチ部の前縁期
間t1と後縁期間t2とに幅をもたせてレベル差検出を
行っているが、これは、送信信号や伝送系の歪による影
響を無くすことと、577NによるMe”l’+’を波
形積分処理とともに更に無くずようにしたからである。
上記の説明では、チャンネル切換時に増幅器14の利得
を数垂直乃至十数垂直期間かかつて設定するのであるが
、例えば、移動車で移動途中に受(1状態が大きく変化
した場合にも、利イ()を設定し直すようにしてもよい
。これには、例えば同期信号の乱れを検出し、これに応
答して一定期間利得設定処理を行うようにしても良い。
〔発明の他の実施例〕
本発明では、そのシステムをみだノ易合、第1図に示す
破線で囲む部分をそれぞれ、波形操作回路A、波形積分
回路Bとしてとらえることができる。以下この波形操作
回路A1波形積分回路Bを用いて、第3図、第4図に本
発明の他の実施例を示す。
第3図の実施例は、波形操作回路Aの前段に増幅器14
を設け、第1図で用いたスイッチ13を省略したシステ
ムである。このシステムは、例えばゴースト消去処理も
、垂直同期信号のレベル設定も並列して行なわれる。こ
のシステムでは、波形操作回路Aの入力信号レベル、基
準信号を一定に押えているので、回路のダイナミックレ
ンジが定まり、例えばデジタル信号の分解能を一定にで
きる。
第4図の実施例は、第1図で示したスイッチ14を省略
し、増幅器14の出力から波形積分データを得るように
したものである。このシステムは、予じめ、増幅器14
の利得設定が行なわれるため、波形積分回路Bのダイナ
ミックレンジを大きくとる必要が無く、デジタル分解能
を上げるビット数が減らせるので、安価となる。
史に、デジタルデータオーバーフローによる波形操作回
路の誤動作も防止できる。
〔発明の効果〕
以上説明したように、この発明は、映闇度調度に応じた
映像信号レベルを得、商品性の向上を得る映像利得制御
回路を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す11り成説明図、第
2図は、第1図の回路の動作を説明するのに示しだ信号
波形図、第3図、第4図は、この発明の他の実施例を示
す構成説明図である。 A・・・波形操作回路、B・・・波形U(分回路、13
・・・スイッチ、14・・・増幅器、27・・・レベル
差検出回路、28・・・制御電圧発生及び保持回路。

Claims (1)

    【特許請求の範囲】
  1. 複合映像信号の垂直同期信号のエツジ部の近辺をデノク
    ル波形積分し、そのデータを波形積分メモリに保持する
    波形積分回路と、前記波形積分メモリに記憶されている
    前記エツジ部の前縁側と後縁側に対応したデータを用い
    てレベル比を検出し、このレベル比と所定の値との差を
    検出するレベル差検出回路と、前記レベル差検出回路の
    前記差をあられす検出出力に糸いて利得制御電圧を発生
    しこれを保持する制御電圧発生及び保持回路と、前記制
    御電圧発生及び保持回路から出力された利得制御電圧に
    よって、前記複合映像信号の利得が決足される増幅器と
    を具備したことを特徴とする映像利得制御回路。
JP58138841A 1983-07-29 1983-07-29 映像利得制御回路 Granted JPS6030284A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58138841A JPS6030284A (ja) 1983-07-29 1983-07-29 映像利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58138841A JPS6030284A (ja) 1983-07-29 1983-07-29 映像利得制御回路

Publications (2)

Publication Number Publication Date
JPS6030284A true JPS6030284A (ja) 1985-02-15
JPH0458755B2 JPH0458755B2 (ja) 1992-09-18

Family

ID=15231444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58138841A Granted JPS6030284A (ja) 1983-07-29 1983-07-29 映像利得制御回路

Country Status (1)

Country Link
JP (1) JPS6030284A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946614A (ja) * 1995-07-27 1997-02-14 Nec Corp 自動利得制御回路およびその回路を用いた受信用フロン トエンド装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815376A (ja) * 1981-07-22 1983-01-28 Nec Corp テレビジヨン信号用振幅検出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815376A (ja) * 1981-07-22 1983-01-28 Nec Corp テレビジヨン信号用振幅検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946614A (ja) * 1995-07-27 1997-02-14 Nec Corp 自動利得制御回路およびその回路を用いた受信用フロン トエンド装置

Also Published As

Publication number Publication date
JPH0458755B2 (ja) 1992-09-18

Similar Documents

Publication Publication Date Title
US5151787A (en) Method and circuit for correcting image edge
US5532749A (en) Sample rate conversion device for processing non-standard television signal
US4054904A (en) Video signal coding system
JPH0125276B2 (ja)
GB2178624A (en) Timing correction circuitry as for tv signal recursive filters
JP2751132B2 (ja) 信号処理システム
FI75074B (fi) Digitalt avlaegsningsystem foer spoekbild.
US5493589A (en) Circuit arrangement for synchronizing a data stream
JPS6030284A (ja) 映像利得制御回路
EP0187540B1 (en) Noise reduction circuit for video signal
JPS60107932A (ja) アナログ・デイジタル変換装置
JPH07131677A (ja) ビデオ信号のサグ補正回路
US6008859A (en) Image data processing apparatus
US5270815A (en) Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions
JP2597650B2 (ja) クランプ回路
KR100929137B1 (ko) 영상표시기기의 신호처리장치 및 방법
KR940002416B1 (ko) 동기신호삽입방식 및 회로
SU1238270A1 (ru) Цифровой частотный детектор приемника СЕКАМ
JP2501088Y2 (ja) 輝度信号と色信号のデレ―タイム自動調節回路
JP3298377B2 (ja) クランプ装置
JP2629834B2 (ja) 遅延誤差補正装置
JPH03120961A (ja) ディジタル映像信号処理装置
JPS59115679A (ja) ゴ−スト除去装置
JP2001197331A (ja) 同期信号処理回路及び映像信号処理装置
JPH06326890A (ja) 同期信号生成回路