KR0157125B1 - 복합 영상 기기의 블랙킹 신호 발생 제어 회로 - Google Patents

복합 영상 기기의 블랙킹 신호 발생 제어 회로

Info

Publication number
KR0157125B1
KR0157125B1 KR1019950068626A KR19950068626A KR0157125B1 KR 0157125 B1 KR0157125 B1 KR 0157125B1 KR 1019950068626 A KR1019950068626 A KR 1019950068626A KR 19950068626 A KR19950068626 A KR 19950068626A KR 0157125 B1 KR0157125 B1 KR 0157125B1
Authority
KR
South Korea
Prior art keywords
signal
output
pulse
flop
field
Prior art date
Application number
KR1019950068626A
Other languages
English (en)
Other versions
KR970056824A (ko
Inventor
김영철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950068626A priority Critical patent/KR0157125B1/ko
Priority to JP26410796A priority patent/JP3618487B2/ja
Priority to US08/740,492 priority patent/US5995158A/en
Publication of KR970056824A publication Critical patent/KR970056824A/ko
Application granted granted Critical
Publication of KR0157125B1 publication Critical patent/KR0157125B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27—Circuits special to multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 영상 신호의 필드와 필드 사이에 존재하는 수직 동기 신호의 위치를 표시하는 VS타이밍 신호와 시스템 클럭펄스를 입력으로 하여 소정의 주기를 갖는 클럭펄스를 출력하는 클럭펄스 발생 수단과, 상기 VS타이밍 신호와 시스템 클럭동안 지연 반전된 VS타이밍 신호를 이용하여 필드 구분용 펄스를 발생하는 필드 구분 펄스 발생 수단과, 상기 필드 구분 펄스 발생 수단에서 출력되는 필드 구분 신호와 소정의 레벨을 가진 방송 모드 선택 신호를 조합한 신호와 상기 클럭펄스 발생부에서 출력되는 클럭 펄스를 조합하여 카운팅 제어 신호를 출력하는 카운팅 제어 신호 발생부와, 상기 카운팅 제어 신호 발생부에서 출력되는 제어 신호에 의해 로딩됨과 동시에 수평 비데오 라인당 2개의 펄스가 주기적으로 존재하는 FH2 펄스를 클럭신호로 하여 필드에 따라 입력된 데이터를 카운팅하는 비데오 라인 카운팅 수단과, 상기 비데오 라인 카운팅 수단에서 출력되는 데이터와 외부에서 입력된 비데오 라인에 해당된 데이터(526)를 비교하여 같을 때 소정의 데이터를 출력하는 비데오 라인 비교 수단과, 상기 비데오 라인 비교 수단에서 출력되는 데이터와 상기 FH2 펄스 및 클럭 펄스 발생 수단에서 출력되는 클럭 펄스에 따라 블랙킹 신호를 출력하는 블랙킹 신호 발생 수단으로 구성되어, 서로 다른 방송 방식에 의한 각각의 영상 신호 수직 동기 영역에서 자동으로 블랙킹신호를 발생하여 복합 영상 기기가 호환성을 갖도록 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로에 관한 것이다.

Description

복합 영상 기기의 블랙킹 신호 발생 제어 회로
제1도는 본 발명에 따른 복합 영상 기기의 블랙킹 신호 발생 제어 회로를 나타낸 도면.
제2도는 제1도에 도시된 필드 구분 펄스 발생 수단의 상세 회로도.
제3도 및 제4도는 기수 및 우수 필드에서의 비데오 라인을 나타낸 그래프.
제5도는 제1도에 도시된 회로의 주요 부분 입출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭 펄스 발생 수단 20 : 필드 구분 펄스 발생 수단
30 : 카운팅 제어 신호 발생부 40 : 비데오 라인 카운팅 수단
50 : 비데오 라인 비교 수단 60 : 블랙킹 신호 발생 수단
본 발명은 복합 영상 기기의 블랙킹 신호 발생 제어 회로에 관한 것으로서, 보다 상세하게는 서로 다른 방송 방식에 의한 각각의 영상 신호 수직 동기 영역에서 자동으로 블래킹신호를 발생하여 복합 영상 기기가 호환성을 갖도록 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로에 관한 것이다.
일반적으로 복합 영상 기기가 서로 다른 구성 방식의 영상 신호를 호환 가능하게 사용하기 위해서는 아날로그로 이루어진 영상 신호를 디지털신호로 콘버팅한 후 여러 가지의(DSP : Digital Signal Processing)를 거쳐서 비데오 시그날(Video Signal)을 이루는 각 파트에 해당하는 타이밍 신호를 출력하면 그 신호들을 받아들여서 컴퓨터 모니터를 위한 구성 방식에 적합한 영상 신호를 발생하게 된다.
그러나, 영상 신호의 수직 동기 영역에서는 색신호가 존재하지 않게 되므로 색신호 발생을 위한 기준 신호(Color-Burst)의 위치를 표시하는 타이밍 신호가 입력되어서는 안된다.
종래의 기술에서는 전술한 기능을 수행하기 위해서는, 입력되는 수평 영상 신호(Horizontal Video Signal)의 라인 수를 카운트하여 수직 영상 신호의 존재 위치를 인지하였기에 국가별로 사용하는 서로 다른 방식(NTSC, PAL)의 영상 신호에 대하여 호환성이 부족하였다.
따라서, 본 발명은 상기와 같은 제반 결점을 해소하기 위하여 창출한 것으로서, 본 발명의 목적은 서로 다른 방송 방식에 의한 영상 신호의 수직 동기 영역에서 자동으로 블랙킹 신호를 발생하여 복합 영상 기기가 호환성을 갖도록 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로를 제공하는데 있다.
상기의 목적을 달성하기 위하여 창출한 본 발명에 의한 복합 영상 기기의 블랙킹 신호 발생 제어 회로는, 영상 신호의 필드와 필드 사이에 존재하는 수직 동기 신호의 위치를 표시하는 VS타이밍 신호와 시스템 클럭펄스를 입력으로 하여 소정의 주기를 갖는 클럭펄스를 출력하는 클럭펄스 발생 수단과, 상기 VS타이밍 신호와 시스템 클럭동안 지연 반전된 VS타이밍 신호를 이용하여 필드 구분용 펄스를 발생하는 필드 구분 펄스 발생 수단과, 상기 필드 구분 펄스 발생 수단에서 출력되는 필드 구분 신호와 소정의 레벨을 가진 방송 모드 선택 신호를 조합한 신호와 상기 클럭펄스 발생부에서 출력되는 클럭 펄스를 조합하여 카운팅 제어 신호를 출력하는 카운팅 제어 신호 발생부와, 상기 카운팅 제어 신호 발생부에서 출력되는 제어 신호에 의해 로딩됨과 동시에 수평 비데오 라인당 2개의 펄스가 주기적으로 존재하는 FH2 펄스를 클럭신호로 하여 필드에 따라 입력된 데이터를 카운팅하는 비데오 라인 카운팅 수단과, 상기 비데오 라인 카운팅 수단에서 출력되는 데이터와 외부에서 입력된 비데오 라인에 해당된 데이터(526)를 비교하여 같을 때 소정의 데이터를 출력하는 비데오 라인 비교 수단과, 상기 비데오 라인 비교 수단에서 출력되는 데이터와 상기 FH2 펄스 및 클럭 펄스 발생 수단에서 출력되는 클럭 펄스에 따라 블랙킹 신호를 출력하는 블랙킹 신호 발생 수단으로 구성된 것을 특징으로 한다.
이하, 예시된 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
제1도는 본 발명에 따른 복합 영상 기기의 블랙킹 신호 발생 제어 회로를 나타낸 도면이다.
상기 도면에서, 클럭펄스 발생 수단(10)은 영상 신호의 필드와 필드 사이에 존재하는 수직 동기 신호의 위치를 표시하는 VS타이밍 신호를 시스템 클럭펄스에 따라 래치하는 플립플롭(F1)과, 상기 플립플롭(F1)에서 출력된 VS타이밍 신호를 반전하는 인버터(I1)와, 상기 인버터(I1)에서 반전된 VS타이밍 신호와 VS타이밍 신호를 논리 곱하는 앤드 게이트(A1)와, 상기 플립플롭(F1)에서 출력된 VS타이밍 신호와 인버터(I2)에서 반전된 VS타이밍 신호를 논리 곱하는 앤드 게이트(A2)로 구성되어 있다.
한편, VS타이밍 신호와 시스템 클럭동안 지연 반전된 VS타이밍 신호를 이용하여 필드 구분용 펄스를 발생하는 필드 구분 펄스 발생 수단(20)은 제2도에 도시된 바와 같이 비데오 신호의 수평 동기 신호에 동기되어 생성되는 AV타이밍 신호를 클럭펄스로 입력되는 VS타이밍 신호에 따라 래치하여 출력하는 플립플롭(FF1)으로 구성된 래치회로(22)와, VS타이밍 신호에 포함되어 있는 잡음 성분에 의해 필드 구분 오동작을 방지하는 오동작 방지 회로(24)로 구성되어 있는데, 상기 오동작 방지 회로(24)는 상기 플립플롭(FF1)에서 출력되는 AV타이밍 신호를 클럭펄스로 입력되는 VS타이밍 신호에 따라 래치하여 출력하는 플립플롭(FF2)과, 상기 플립플롭(FF1)과 플립플롭(FF2)에서 출력되는 신호를 조합하는 익스클루 시브 오아 게이트(EX)와, 상기 익스클루 시브 오아 게이트(EX)에서 출력되는 신호에 따라 래치회로(22)에서 출력되는 데이터와 필드 구분 펄스 신호를 VS타이밍 신호 동안 래치하는 플립플롭(FF4)의 출력을 멀티플렉싱하는 멀티플렉서(MUX)와, 상기 멀티플렉서(MUX)에서 출력되는 신호를 시스템클럭 펄스 동안 래치하여 필드 구분 펄스를 출력하는 플립플롭(FF3)으로 구성되어 있다.
카운팅 제어 신호 발생부(30)는 상기 필드 구분 펄스 발생 수단(20)에서 출력되는 필드 구분 신호화 소정의 레벨을 가진 방송 모드 선택 신호(MODE)를 조합하는 게이트(A3)와, 상기 게이트(A3)에서 출력되는 신호와 상기 클럭펄스 발생부(10)에서 출력되어 플립플롭(F2)을 통과한 신호를 조합하는 게이트(A4)와, 상기 게이트(A4)에서 출력되는 신호와 반전된 리세트 신호(RB)를 논리 합하는 오아 게이트(OR1)로 구성되어 있으며, 상기 플립플롭(F2)은 FH2 펄스를 클럭신호로 하는 플립플롭(F3)의 출력에 신호에 의해 리세트되도록 구성되어 있다.
비데오 라인 카운팅 수단(40)은 상기 필드 구분 펄스 발생 수단(20)에서 출력되는 신호에 따라 필드에 따라 서로 다르게 설정된 필드 시작 데이터(9 또는 10)를 선택하여 출력하는 멀티플렉서(42)와, 상기 카운팅 제어 신호 발생부(30)에서 출력되는 신호에 의해 로딩되고 FH2 펄스를 클럭신호로 하여 상기 멀티플렉서(42)에서 출력되는 데이터를 카운팅하는 카운터(44)로 구성되어 있다.
한편, 비데오 라인 비교 수단(50)은 상기 비데오 라인 카운팅 수단(40)에서 출력되는 데이터와 외부에서 입력된 비데오 라인에 해당된 데이터(526)를 비교하여 같을 때 소정의 데이터를 출력하도록 비교기로 구성되어 있으며, 블랙킹 신호 발생 수단(60)은 상기 비데오 라인 비교 수단(50)에서 출력되는 데이터를 FH2 펄스에 따라 래치하여 출력하도록 종속적으로 연결된 플립플롭(F4)(F5)과, 상기 플립플롭(F5)에서 출력되는 데이터와 비데오 라인 비교 수단(50)에서 출력되는 데이터를 논리 합하는 게이트(OR2)와, 상기 게이트(OR2)에서 출력된 데이터와 클럭펄스 발생부(10)에서 출력되는 데이터를 시스템 클럭 펄스의 레벨에 따라 선택하여 블랙킹신호를 출력하는 블랙킹 신호 발생부(60)로 구성되어 있다.
그리고 제1도에서, AV(Active Video)신호는 수평 비데오 라인에서 수평 동기 신호에 동기되어 생성되는 타이밍 신호로서 각각의 수평 비데오 라인에서 실제 영상 신호가 있는 부분을 나타낸다. VS(Vertical Sync)신호는 한 화면(Frame)에서 필드와 필드의 사이에 존재하는 수직 동기의 위치를 표시하는 타이밍 신호이다. 또한, FH2-PULSE는 수평 비데오 라인의 수평 동기 신호에 동기되어 하나의 수평 비데오 라인당 2개의 펄스가 주기적으로 존재하는 신호이다.
상기와 같은 실시예를 가진 복합 영상 기기의 블랙킹 신호 발생 제어 회로의 작동을 제3도 내지 제5도에 도시된 파형도를 인용하여 상세히 기술하면 다음과 같다.
본 발명에 따른 복합 영상 기기의 블랙킹 신호 발생 제어 회로의 클럭 펄스 발생 수단(10)에 제5a도와 같은 파형, 즉 제3도 및 제4도에 도시된 VS타이밍 신호가 공급되면, 플립플롭(F1)은 상기 VS타이밍 신호를 시스템 클럭펄스에 따라 래치하여 앤드게이트(A2)와 인버터(I1)를 통해 앤드게이트(A1)에 공급하는데, 상기 앤드게이트(A1)는 인버터(I1)에서 반전된 플립플롭(F1)의 출력과 시스템 클럭펄스를 조합하여 제5b도와 같은 펄스를 카운팅 제어 신호 발생부(30)의 플립플롭(F2) 클럭단자에 공급하고, 상기 앤드게이트(A2)는 플립플롭(F1)의 출력과 인버터(I2)에서 반전된 시스템 클럭 펄스를 조합한 제5c도와 같은 펄스를 후술하는 블랙킹 제어 신호 발생 수단(60)의 오아 게이트(OR2)에 공급한다.
한편, 제3도 및 제4도에 도시된 VS타이밍 신호가 필드 구분 펄스 발생 수단(20)의 플립플롭(FF1)클럭단자에 공급되면 상기 플립플롭(FF1)은 입력 단자에 입력된 제3도 및 제4도의 VS타이밍 신호는 래치되어 필드 구분 펄스로서 출력하는데, 그 과정을 제2도에 도시된 상세도를 참조하여 설명하면, 초기 상태에서 플립플롭(FF1),(FF2),(FF3),(FF4)출력은 모두 논리값 0이므로 익스크루시브 오아 게이트(EX)의 출력은 논리값 0이 되어 멀티플렉서(MUX)는 입력 단자(D0)로 입력되는 신호를 선택하여 출력한다.
따라서, 플립플롭(FF3)의 출력은 초기화로 인하여 논리값 0이므로 익스크루시브 오아 게이트(EX)에 의해 선택되어 출력되는 신호는 논리값 1을 갖는다.
상기와 같은 상태에서, 리세트 신호(RB)가 논리값 1로 되면 초기화가 해제되고 VS_SHOT에 첫 번째의 펄스 업엣지(Rising Edge)가 입력되면 그때의 입력단(AV)에 입력되는 논리 값이 플립플롭(FF1)의 출력으로 되고 플립플롭(FF3)의 출력에 초기화로 인한 논리값 0의 반전된 값(논리값 1)이 출력된다.
예를 들어, 입력되는 AV 타이밍 신호의 논리값이 1이었다면 플립플롭(FF1)의 출력은 논리값 1이므로 익스크루시브 오아 게이트(EX)의 출력은 논리값 1이 된다. 상기 익스크루시브 오아 게이트(EX)의 출력으로 인하여 멀티플렉서(MUX)의 입력 단자(D1)에 입력되는 신호가 선택되어지므로 논리값 1을 갖는 필드 구분 신호(ODD)가 출력된다.
초기화 이후 두 번째의 펄스 업 엣지(Rising Edge)인 VS타이밍 신호가 입력되면, VS_SHOT의 첫 번째의 펄스 업 엣지에서 논리값 1이 AV 타이밍 신호에 입력되어 플립플롭(FF1)의 출력은 논리값 0이 되고, VS_SHOT의 첫 번째의 펄스 업 엣지에 의한 필드 구분 신호(0DD)의 출력은 논리값 1이었으므로 플립플롭(FF3)의 출력은 그 반전된 값인 논리값 0이 되며, 플립플롭(FF1)의 출력은 논리값 0, 플립플롭(FF2)의 출력은 논리값 1이므로 익스크루시브 오아 게이트(EX)의 출력은 1이 되어 VS_SHOT에 입력되는 두 번째의 펄스 업 엣지에 의하여, 입력된 AV 타이밍 신호의 논리값이 0이 필드 구분 신호(0DD)로 출력된다.
정상적인 상황에서는 위에서 설명한 바와 같이 첫 번째와 두 번째의 펄스 업 엣지에 의하여 AV 타이밍의 값이 필드 구분 신호(0DD)로 출력됨으로 비정상적인 상황이 발생하여 세 번째의 펄스 업 엣지에 의한 플립플롭(FF1)의 출력 값이 논리값 0 이었다면 이전의 값도 논리값 0이었으므로 플립플롭(FF1)의 출력도 논리값 0이 되어 익스크루시브 오아 게이트(EX)의 출력은 논리값 0이 된다.
상기 익스크루시브 오아 게이트(EX)의 출력이 논리값 0이므로 멀티플렉서(MXX)는 입력 단자(D0)의 값을 선택하여 출력한다. 그리고, VS_SHOT의 세 번째 펄스 업 엣지에 의해 플립플롭(FF3)의 출력은 논리값 0의 반전된 값인 논리값 1이 출력되므로 그 값이 멀티플렉서(MXX)를 통과하여 필드 구분 신호(0DD)로 출력된다. 이와 같이하여 각종 노이즈(Noise)로 인한 오동작을 현저하게 줄일 수 있다.
상기와 같이 작동하는 필드 구분 신호 발생 수단(20)에서 출력되는 필드 구분 신호(0DD)가 카운팅 제어 신호 발생부(30)의 앤드 게이트(A3)의 일측 입력단에 공급된 상태에서 방송 모드 선택 신호(MODE1)가 상기 앤드 게이트(A3)의 타측 입력단에 공급되면 기수 및 우수 필드에 따라 하이 또는 로우 신호가 출력되어 클럭 펄스 발생부(10)에서 출력되는 클럭 펄스를 래치하여 제5d도와 같은 펄스를 출력하는 플립플롭(F2)의 출력이 공급되는 앤드 게이트(A4)에 입력되어 조합된다.
상기 앤드 게이트(A3)에 입력되는 MODE1이 논리값 0이라면 앤드 게이트(A3)의 출력은 항상 논리값이 1이 되어 플립플롭(F2)에서 출력되는 데이터가 비데오 라인 카운팅 수단(40)의 카운터(44)의 입력 단자(LD)로 전달된다.
상기 비데오 라인 카운팅 수단(40)의 카운터(44)는 입력 단자(LD)로의 신호가 논리값 1일 때 A10:0에 입력되는 값을 받아들여서 그 값을 출발점으로 하여 카운트 업하는 것으로, 출력이 하이 플립플롭(F2)의 출력이 카운터(44)의 LD로 전달되거나 리세트(RB)신호가 논리값 0이 되어서 본 발명을 초기화하게 되면 필드 구분 신호(0DD)의 값에 따라서 9 또는 10의 값이 멀티플렉서(42)에서 멀티플렉싱되어 카운터(44)에 로딩되어 그 값을 출발점으로 하여 카운트 업을 한다.
반대로, 상기 앤드 게이트(A3)에 입력되는 MODE1이 논리값 0이면 앤드 게이트(A4)가 항상 인네이블상태에 있게되어 매번 VS 타이밍 신호가 발생될 때마다 카운터(44)의 출력은 9 또는 10으로 초기화된다.
즉, MODE1이 논리값 1이면 앤드 게이트(A3)의 다른 입력인 필드 구분 신호(0DD)에 의해 플립플롭(F2)의 출력이 카운터(44)의 LD로 전달되는 것을 제어하고, MODE1의 값이 논리값 1일 때 필드 구분 신호(0DD)의 값이 논리값 0이라면(EVEN Field) 플립플롭(F2)의 출력이 카운터(44)의 LD로 입력되며, 필드 구분 신호(0DD)의 값이 논리값 1이라면(0DD Field) 플립플롭(F2)의 출력이 카운터(44)의 LD로 전달되지 않게 된다.
따라서, MODE1이 논리값 1일 때는 한 프레임당 한번의 VBI신호(Color Data 없음 신호)가 생성된다. NTSC 방식의 영상 신호일 때는 MODE1을 논리값 0으로 하여 사용한다.
상기 카운터(44)에 출력 신호가 하이인 플립플롭(F2)의 출력이 공급되어 멀티플렉서(42)에서 출력된 9 또는 10을 로드하게 되면 플립플롭(F3)의 반전 출력 단자에서 출력된 신호가 플립플롭(F2)의 리세트단자에 공급되므로 카운터(44)에 공급되는 플립플롭(F2)의 출력은 FH2_PULSE의 한 주기 동안만 논리값 1이 된다. 상기 플립플롭(F2)의 출력을 논리값 0으로 떨어뜨리는 FH2_PULSE의 다음 펄스 업 엣지에서부터 카운터(44)는 카운터 업을 한다.
상기 카운터(44)에서 출력되는 데이터 값이 설정된 데이터(526)와 같을때 비데오 라인 비교 수단(50)의 출력은 논리값 1인 Pulse를 출력한다.
상기 카운터(44)는 FH2_PULSE에 의해 구동되는데, FH2_PULSE는 1비데오 라인당 2개의 펄스가 존재하는 신호이므로 9에서부터 시작하여 526까지 카운트할 동안의 비데오 라인의 수는 260개가 된다. 따라서 카운트 값이 263일 때 비데오 라인 비교 수단(50)의 출력이 논리값 1인 펄스인 순간이며 그 출력이 두 개의 FH2_PULSE에 의해 지연되어 플립플롭(F6)의 입력 단자 J로 입력되고 FH2-PULSE가 두주기 동안이면 1 비데오라인에 해당하므로 카운트 값이 264에서 VBI신호가 논리값 1로 된다.
VBI신호가 논리값 1로된 후에 VS입력 신호가 논리값 0으로 떨어져서 수직 동기의 구간이 끝나게 되면 앤드 게이트(A2)의 출력에 의해 VS의 펄스다운 엣지부분에서 시스템클럭 1주기에 해당하는 펄스가 뜨게 되므로 그 펄스가 플립플롭(F6)의 입력 단자(K)에 입력되어 VBI의 출력을 다시 논리값 0으로 떨어뜨리게 된다.
현재 기수 필드가 끝나는 부분에서는 상기에서 설명한 9 대신에 10이 카운터(44)로 로딩되며, 제3도 및 제4도에 도시된 0DD, EVEN 필드에서의 비데오 라인에서 알 수 있듯이 라인 카운트 값이 266인 순간에서 카운터(44)는 10부터 카운트 업을 하므로 라인 카운트값 525에서 플립플롭(F4)의 출력에 펄스가 발생하게 되어 플립플롭(F4),(F4)을 통하여 1 비데오 라인만큼 지연되어 플립플롭(F6)의 입력 단자(J)에 입력된다.
따라서, VBI신호는 논리값 1이 되며 VS 타이밍 신호의 펄스 엣지에 의해 다시 논리값 0으로 떨어진다.
상술한 본 발명에 의하면, 서로 다른 방송 방식에 의한 각각의 영상 신호 수직 동기 영역에서 자동으로 블랙킹신호를 발생하여 복합 영상 기기가 호환성을 갖도록 하는 효과가 있다.

Claims (9)

  1. 영상 신호의 필드와 필드 사이에 존재하는 수직 동기 신호의 위치를 표시하는 VS타이밍 신호와 시스템 클럭펄스를 입력으로 하여 소정의 주기를 갖는 클럭펄스를 출력하는 클럭펄스 발생 수단과, 상기 VS타이밍 신호와 시스템 클럭동안 지연 반전된 VS타이밍 신호를 이용하여 필드 구분용 펄스를 발생하는 필드 구분 펄스 발생 수단과, 상기 필드 구분 펄스 발생 수단에서 출력되는 필드 구분 신호와 소정의 레벨을 가진 방송 모드 선택 신호를 조합한 신호와 상기 클럭펄스 발생부에서 출력되는 클럭 펄스를 조합하여 카운팅 제어 신호를 출력하는 카운팅 제어 신호 발생부와, 상기 카운팅 제어 신호 발생부에서 출력되는 제어 신호에 의해 로딩됨과 동시에 수평 비데오 라인당 2개의 펄스가 주기적으로 존재하는 FH2 펄스를 클럭신호로 하여 필드에 따라 입력된 데이터를 카운팅하는 비데오 라인 카운팅 수단과, 상기 비데오 라인 카운팅 수단에서 출력되는 데이터와 외부에서 입력된 비데오 라인에 해당된 데이터(526)를 비교하여 같을 때 소정의 데이터를 출력하는 비데오 라인 비교 수단과, 상기 비데오 라인 비교 수단에서 출력되는 데이터와 상기 FH2 펄스 및 클럭 펄스 발생 수단에서 출력되는 클럭 펄스에 따라 블랙킹 신호를 출력하는 블랙킹 신호 발생 수단으로 구성된 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로,
  2. 제 1 항에 있어서, 상기 클럭펄스 발생 수단(10)은 영상 신호의 필드와 필드 사이에 존재하는 수직 동기 신호의 위치를 표시하는 VS타이밍 신호를 시스템 클럭펄스에 따라 래치하는 플립플롭(F1)과, 상기 플립플롭(F1)에서 출력된 VS타이밍 신호를 반전하는 인버터(I1)와, 상기 인버터(I1)에서 반전된 VS타이밍 신호와 VS타이밍 신호를 논리 곱하는 앤드 게이트(A1)와, 상기 플립플롭(F1)에서 출력된 VS타이밍 신호와 인버터(I2)에서 반전된 VS타이밍 신호를 논리 곱하는 앤드 게이트(A2)로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  3. 제 1 항에 있어서, 상기 필드 구분 펄스 발생 수단(20)은 비데오 신호의 수평 동기 신호에 동기 되어 생성되는 AV타이밍 신호를 클럭펄스로 입력되는 VS타이밍 신호에 따라 래치하여 출력하는 플립플롭(FF1)으로 구성된 래치회로(22)와, 상기 VS타이밍 신호에 포함되어 있는 잡음 성분에 의해 필드 구분 오동작을 방지하는 오동작 방지 회로(24)로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  4. 제 3 항에 있어서, 상기 오동작 방지 회로(24)는 상기 플립플롭(FF1)에서 출력되는 AV타이밍 신호를 클럭펄스로 입력되는 VS타이밍 신호에 따라 래치하여 출력하는 플립플롭(FF2)과, 상기 플립플롭(FF1)과 플립플롭(FF2)에서 출력되는 신호를 조합하는 익스크루 시브 오아 게이트(EX)와, 상기 익스크루 시브 오아 게이트(EX)에서 출력되는 신호에 따라 래치회로(22)에서 출력되는 데이터와 필드 구분 펄스 신호를 VS타이밍 신호 동안 래치하는 플립플롭(FF4)의 출력을 멀티플렉싱하는 멀티플렉서(MUX)와, 상기 멀티플렉서(MUX)에서 출력되는 신호를 시스템클럭 펄스 동안 래치하여 필드 구분 펄스를 출력하는 플립플롭(FF3)으로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  5. 제 1 항에 있어서, 상기 카운팅 제어 신호 발생부(30)는 필드 구분 펄스 발생 수단(20)에서 출력되는 필드 구분 신호와 소정의 레벨을 가진 방송 모드 선택 신호(MODE)를 조합하는 게이트(A3)와, 상기 게이트(A3)에서 출력되는 신호와 상기 클럭펄스 발생부(10)에서 출력되어 플립플롭(F2)을 통과한 신호를 조합하는 게이트(A4)와, 상기 게이트(A4)에서 출력되는 신호와 반전된 리세트 신호(RB)를 논리 합하는 오아 게이트(OR1)로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  6. 제 5 항에 있어서, 상기 플립플롭(F2)은 FH2 펄스를 클럭신호로 하는 플립플롭(F3)의 출력에 신호에 의해 리세트되도록 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  7. 제 1 항에 있어서, 상기 비데오 라인 카운팅 수단(40)은 필드 구분 펄스 발생 수단(20)에서 출력되는 신호에 따라 필드에 따라 서로 다르게 설정된 필드 시작 데이터(9 또는 10)를 선택하여 출력하는 멀티플렉서(42)와, 상기 카운팅 제어 신호 발생부(30)에서 출력되는 신호에 의해 로딩되고 FH2 펄스를 클럭신호로 하여 상기 멀티플렉서(42)에서 출력되는 데이터를 카운팅하는 카운터(44)로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  8. 제 1 항에 있어서, 상기 비데오 라인 비교 수단(50)은 비데오 라인 카운팅 수단(40)에서 출력되는 데이터와 외부에서 입력된 비데오 라인에 해당된 데이터(526)를 비교하여 같을 때 소정의 데이터를 출력하도록 비교기로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
  9. 제 1항에 있어서, 상기 블랙킹 신호 발생 수단(60)은 비데오 라인 비교 수단(50)에서 출력되는 데이터를 FH2 펄스에 따라 래치하여 출력하도록 종속적으로 연결된 플립플롭(F4)(F5)과, 상기 플립플롭(F5)에서 출력되는 데이터와 비데오 라인 비교 수단(50)에서 출력되는 데이터를 논리 합하는 게이트(OR2)와, 상기 게이트(OR2)에서 출력된 데이터와 클럭펄스 발생부(10)에서 출력되는 데이터를 시스템 클럭 펄스의 레벨에 따라 선택하여 블랙킹신호를 출력하는 블랙킹 신호 발생부(60)로 구성되어 있는 것을 특징으로 하는 복합 영상 기기의 블랙킹 신호 발생 제어 회로.
KR1019950068626A 1995-12-30 1995-12-30 복합 영상 기기의 블랙킹 신호 발생 제어 회로 KR0157125B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950068626A KR0157125B1 (ko) 1995-12-30 1995-12-30 복합 영상 기기의 블랙킹 신호 발생 제어 회로
JP26410796A JP3618487B2 (ja) 1995-12-30 1996-10-04 ブランキング信号発生制御回路
US08/740,492 US5995158A (en) 1995-12-30 1996-10-30 Blanking signal generating control circuit of a video apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068626A KR0157125B1 (ko) 1995-12-30 1995-12-30 복합 영상 기기의 블랙킹 신호 발생 제어 회로

Publications (2)

Publication Number Publication Date
KR970056824A KR970056824A (ko) 1997-07-31
KR0157125B1 true KR0157125B1 (ko) 1998-11-16

Family

ID=19448149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068626A KR0157125B1 (ko) 1995-12-30 1995-12-30 복합 영상 기기의 블랙킹 신호 발생 제어 회로

Country Status (3)

Country Link
US (1) US5995158A (ko)
JP (1) JP3618487B2 (ko)
KR (1) KR0157125B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203652B2 (en) * 2007-09-17 2012-06-19 Himax Technologies Limited SECAM-L detector and video broadcast system having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2067054B (en) * 1979-12-29 1984-04-04 Sony Corp Synchronizing signal detecting circuits
JPS56165469A (en) * 1980-05-23 1981-12-19 Sony Corp Detecting method of vertical synchronous signal
DE3834865C2 (de) * 1988-10-13 1995-11-16 Broadcast Television Syst Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen
KR950007417A (ko) * 1993-08-13 1995-03-21 문정환 디지탈 수직동기신호 분리장치
US5754251A (en) * 1995-12-12 1998-05-19 Trw Inc. Digital video vertical synchronization pulse detector

Also Published As

Publication number Publication date
KR970056824A (ko) 1997-07-31
JPH09200793A (ja) 1997-07-31
JP3618487B2 (ja) 2005-02-09
US5995158A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
KR100243799B1 (ko) 비디오 신호의 기수/우수 필드 검출기
US7333151B2 (en) Dot clock synchronization generator circuit
JP3278546B2 (ja) 同期信号発生回路
KR0157125B1 (ko) 복합 영상 기기의 블랙킹 신호 발생 제어 회로
KR890004436B1 (ko) 기준신호 재생장치
US5053862A (en) Apparatus and method for generating a horizontal reset signal synchronous with a subcarrier locked clock
US5311296A (en) Video signal generator circuit and video image processing device using the same
KR960004129B1 (ko) 프로그램 가능한 수직동기신호 추출회로
EP0716550B1 (en) Oscillatory signal generator arrangement
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
KR0126776B1 (ko) 영상장치의 동기신호 발생기
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
KR960002555Y1 (ko) 복합 동기신호 발생 안정화 회로
KR940002416B1 (ko) 동기신호삽입방식 및 회로
WO1998043439A9 (en) Video synchronizing signal generator
KR930002088B1 (ko) 비표준 영상신호 검출회로
KR200141097Y1 (ko) 문자 흔들림 방지 회로
KR0186058B1 (ko) 동기식 클럭 발생회로
KR930000978B1 (ko) 필드 검출회로
KR960013656B1 (ko) 수평동기예측기
KR900000537B1 (ko) 샘플링포인트 카운터 동기회로
KR0169372B1 (ko) 필드신호 검출장치
KR0169855B1 (ko) 트리거보드의 리셋신호제어장치
KR19980703637A (ko) 수직 동기화 신호 검출기
KR940000980B1 (ko) 피드포워드방식 티비씨(tbc)의 라이트클럭발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee