KR0186058B1 - 동기식 클럭 발생회로 - Google Patents
동기식 클럭 발생회로 Download PDFInfo
- Publication number
- KR0186058B1 KR0186058B1 KR1019940019499A KR19940019499A KR0186058B1 KR 0186058 B1 KR0186058 B1 KR 0186058B1 KR 1019940019499 A KR1019940019499 A KR 1019940019499A KR 19940019499 A KR19940019499 A KR 19940019499A KR 0186058 B1 KR0186058 B1 KR 0186058B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- synchronous
- synchronization signal
- signal
- synchronization
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 클럭 발생회로에 관한 것으로, 특히 동기식 전송장치에 적합한 동기식 클럭 발생회로에 관한 것이다.
이러한 본 발명은 동기화에 필요한 동기신호를 발생하는 동기신호 발생수단과, 상기 동기신호 발생수단에서 발생된 동기신호에 따라 동기식 전송장치의 시스템 클럭을 발생하는 클럭 발생수단으로 이루어진다.
Description
제1도는 종래 분주 클럭 발생회로 구성도.
제2도는 제1도의 동작을 설명하기 위한 진리치표.
제3도의 (a) 내지 (d)는 제1도의 클럭 분주부 각단 입, 출력 파형도.
제4도는 본 발명의 동기식 클럭 발생회로 구성도.
제5도의 (a) 내지 (c)는 제4도의 동작을 설명하기 위한 진리표로서, (a) (b)는 제4도의 동기신호 발생부의 동작 설명을 위한 진리치표이고, (c)는 클럭 발생부의 동작 설명 진리표이다.
제6도는 (a) 내지 (f)는 제4도의 각단 입, 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 동기신호 발생부 20 : 클럭 발생부
본 발명은 클럭 발생회로에 관한 것으로, 특히 동기식 전송장치에 적합한 동기식 클럭 발생회로에 관한 것이다.
종래의 클럭 발생회로는 제1도에 도시된 바와 같이, 입력클럭(CLK)을 소정레벨로 분주시켜 클럭으로 출력하는 클럭 분주부(1)로 구성되었다.
이와 같이 구성된 종래 분주 클럭 발생회로의 동작을 설명하면 다음과 같다.
먼저, 클럭 분주부(1)는 리세트 단자(RS)에 입력되는 제3도의 (b)와 같은 리세트 신호(RESET)가 로우(0)상태일 때 출력단(Q)에는 로우상태가 유지되며, 상기한 리세트 신호가 로우(0)에서 하이(1)로 천이되면 출력단(Q)에는 입력데이타(D)와 동일한 출력값이 나타난다.
즉, 리세트 단자(RS)가 하이(1)상태로 유지될 경우 방전출력단(QN)의 초기치 출력인 하이(1)가 데이타단(D)에 입력데이타로 인가된다.
상기와 같은 상태에서 클럭단(CK)으로 제3도의 (a)와 같은 클럭 신호(CLK)가 입력되면 입력데이타(D)의 값이 출력단(Q)에 나타난다.
전술한 바와 같은 과정을 계속 진행시켜 출력단(Q)에는 제3도의 (라)와 같은 분주 데이타(CDT)가 발생되며 이것이 클럭으로 장치내에 사용된다.
제2도는 상기와 같은 동작을 하는 클럭 분주부(1)의 각 입력단에 입력되는 신호에 대비 출력단 값을 표시한 진리치표이다.
그러나 이와 같은 종래의 클럭 발생회로는 다중화 전송장치에서 사용되는 클럭을 발생하기 위해 해당 주파수로 입력 클럭을 분주시켜 클럭을 발생시키게 되는데, 이때 발생된 분주클럭은 비동기 클럭으로 동기식 다중화 장치에 사용하기에는 부적합한 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동기식 전송장치에 적합한 동기식 클럭을 발생토록하는 동기식 클럭 발생회로를 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위한 수단은 동기화에 필요한 동기신호를 발생하는 동기신호 발생수단과, 상기 동기신호 발생수단에서 발생된 동기신호에 따라 동기식 전송장치의 시스템 클럭을 발생하는 클럭 발생수단으로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제4도는 본 발명의 동기식 클럭 발생회로 구성도로서, 도시된 바와 같이 동기화에 필요한 동기신호를 발생하는 동기신호 발생부(10)와, 상기 동기신호 발생부(10)에서 발생된 동기신호에 따라 동기식 전송장치의 시스템 클럭을 발생하는 클럭 발생부(20)로 구성되었다.
상기에서 동기신호 발생부(10)는 입력클럭에 동기시켜 프레임 펄스(FP)를 소정레벨로 분주시키는 클럭 분주부(10a)와, 상기 클럭 분주부(10a)의 출력신호와 상기 프레임 펄스(FP)를 낸드게이팅하여 그 결과 신호를 동기신호로 발생하는 낸드게이트(10b)로 구성되었다.
이와 같이 구성된 본 발명의 동기식 클럭 발생회로의 작용, 효과를 첨부한 도면 제5도 및 제6도를 참조하여 설명하면 다음과 같다.
먼저, 동기신호 발생부(10)내의 클럭 분주부(10a)의 리세트단(CD)에는 제6도의 (나)와 같이 리세트 신호(RESET)가 로우에서 하이로 천이된다.
이와 같이 리세트 신호(RESET)가 하이 상태로 천이된 상태에서 데이타 입력단(D)으로 제6도의 (가)와 같은 동기신호(프레임 펄스:FP)를 인가하며, 클럭 분주부(10a)는 제6도의 (다)와 같은 클럭(CLK)에 동기시켜 상기한 입력데이타(FP)를 분주시키므로써, 반전 출력단(QN)에는 제6도의 (라)와 같이 입력클럭(CLK)이 한 클럭 시프트(shift)된 반전신호가 발생된다.
이와 같이 발생된 반전신호(B)가 상기한 동기신호(FP)와 낸드게이트(10b)에서 낸드게이팅 됨으로써 제6도의 (마)와 같은 동기화 신호로 발생되어 클럭 발생부(20)의 동기화단(TE)에 인가된다.
제5도의 (가)(나)는 상기와 같이 동작되는 클럭 분주부(10a) 및 낸드게이트(10b)의 동작을 설명하는 진리치표이다.
한편, 상기와 같은 동기화 신호를 인가받게 되면 클럭 발생부(20)는 동기식 전송장치에 적합한 클럭(DCLK)을 발생시켜 시스템 클럭으로 출력시킨다.
즉, 클럭 발생부(20)는 리세트 단(CD)이 하이상태로 천이된 상태에서 데이타단(D)에는 항상 하이상태가 유지되므로 상기한 동기신호 발생부(10)의 출력이 제5도의 (a)와 같이 로우(O) 상태일 때 입력데이터(D)의 값이 출력단(Q)에 나타나며, 상기 동기신호 발생부(10)의 출력이 하이(1)상태일 때 입력(TI), 즉 반전출력단(QN)의 출력이 반전된 데이터()가 출력단(Q)에 나타난다.
이러한 과정을 계속 진행시킴으로써 출력단(Q)에는 상기 분주된 데이타()가 발생되며, 반전 출력단(QN)에는 제6도의 (바)와 같은 클럭이 동기식 클럭(DCLK)으로 발생되어 시스템 클럭으로 제공되는 것이다.
제5도의 (다)는 상기와 같이 동작하는 클럭 발생부(20)의 각단의 입, 출력상태를 설명하기 위한 진리치표이다.
이상에서 상세히 설명한 바와 같이 본 발명은 동기화 신호에 따라 클럭을 발생시킴으로써 동기식 전송장치에 적합한 클럭 발생이 가능한 효과가 있다.
Claims (1)
- 입력클럭에 동기시켜 프레임 펄스(FP)를 소정레벨로 분주시키는 클럭 분주부(10a)와, 상기 클럭 분주부(10a)의 출력신호와 상기 프레임 펄스(FP)를 낸드게이팅하여 그 결과 신호를 동기신호로 발생하는 낸드게이트(10b)로 구성되어 동기화에 필요한 동기신호를 발생하는 동기신호 발생부(10)와, 상기 동기신호 발생부(10)의 후단에 연결되어 동기신호 발생부(10)에서 발생된 동기신호에 따라 동기식 전송장치의 시스템 클럭을 발생하는 클럭 발생부(20)로 구성된 것을 특징으로 하는 동기식 클럭 발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019499A KR0186058B1 (ko) | 1994-08-08 | 1994-08-08 | 동기식 클럭 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019499A KR0186058B1 (ko) | 1994-08-08 | 1994-08-08 | 동기식 클럭 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009398A KR960009398A (ko) | 1996-03-22 |
| KR0186058B1 true KR0186058B1 (ko) | 1999-04-15 |
Family
ID=19389974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019499A KR0186058B1 (ko) | 1994-08-08 | 1994-08-08 | 동기식 클럭 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186058B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455340B1 (ko) * | 2002-10-21 | 2004-11-06 | 두산중공업 주식회사 | 동기신호 발생장치 |
-
1994
- 1994-08-08 KR KR1019940019499A patent/KR0186058B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455340B1 (ko) * | 2002-10-21 | 2004-11-06 | 두산중공업 주식회사 | 동기신호 발생장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009398A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020072049A (ko) | 글리치 제거 장치 | |
| KR920704428A (ko) | 고속 프리스케일러 | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR970031357A (ko) | 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems) | |
| US6323715B1 (en) | Method and apparatus for selecting a clock signal without producing a glitch | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| US6667638B1 (en) | Apparatus and method for a frequency divider with an asynchronous slip | |
| KR920001314A (ko) | 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치 | |
| KR0152346B1 (ko) | 클럭 스위칭 회로 | |
| JPH05100766A (ja) | クロツクジエネレータ | |
| KR100460763B1 (ko) | 클럭스위칭회로 | |
| KR900005789A (ko) | 클럭 신호 발생 장치 및 그 방법 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JP3562321B2 (ja) | クロック信号切り換え装置 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| KR920006931Y1 (ko) | 홀수분주회로 | |
| KR20030002240A (ko) | 글리치가 적은 엔-분주 클럭 발생기 | |
| KR20000011957U (ko) | 플립플롭을 이용한 분주기 | |
| KR200212537Y1 (ko) | 프레임 펄스와 클럭신호의 동기화 장치 | |
| KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
| KR940003771Y1 (ko) | 글리치 방지용 동기회로 | |
| KR100206890B1 (ko) | 구형파 출력 동기회로 | |
| KR950022074A (ko) | 이중화 클럭절체시 과도현상 제거회로 및 불필요한 절체방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |