KR100241059B1 - 비동기 데이터 전송회로 및 그 전송방법 - Google Patents
비동기 데이터 전송회로 및 그 전송방법 Download PDFInfo
- Publication number
- KR100241059B1 KR100241059B1 KR1019970032570A KR19970032570A KR100241059B1 KR 100241059 B1 KR100241059 B1 KR 100241059B1 KR 1019970032570 A KR1019970032570 A KR 1019970032570A KR 19970032570 A KR19970032570 A KR 19970032570A KR 100241059 B1 KR100241059 B1 KR 100241059B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- response
- input
- latch
- data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명의 비동기 데이터 전송회로는 제1 클럭신호에 응답하여 데이터를 입력하는 입력래치와, 제1 클럭신호와 동기되지 않은 제2 클럭신호에 응답하여 입력된 데이터를 출력하는 출력래치와, 제1 및 제2 클럭신호의 매주기를 주파수가 높은 제3 클럭신호에 응답하여 각각 카운팅하여 안전구간에 대응하는 제4 클럭신호를 발생하는 클럭발생수단과, 제4 클럭신호에 응답하여 상기 입력래치에 래치된 데이터를 래치하여 상기 출력래치에 전송하는 버퍼래치를 포함한다.
Description
본 발명은 빈동기 데이터 전송회로 및 전송방법에 관한 것으로서, 특히 입력래치와 출력래치간의 비동기 클럭신호들의 충돌을 방지할 수 있는 비동기 데이터 전송회로 및 전송방법에 관한 것이다.
일반적으로 통상의 데이터 전송회로는 제1도에 도시한 바와같이 입력래치(10)와, 출력래치(20)로 구성된다. 입력래치(10)는 제1 클럭신호(CLK1)에 응답하여 입력 데이터(DI)를 래치한다. 출력래치(20)는 제1 클럭신호와는 동기되지 않은 제2 클럭신호(CLK0)에 응답하여 입력래치(10)에 래치된 데이터를 래치하여 출력 데이터(DO)를 발생한다.
제2도를 참조하면, 제1 및 제2 클럭신호들이 서로 동기되지 않은 상태이므로 제1 클럭신호(CLK1)의 상승엣지에서 입력데이터(DI)는 입력래치(10)의 출력단자(Q)에 전달되는 바, 래치가 가지는 소정 지연시간을 거쳐서 출력되게 된다. 따라서, 데이터가 이전상태에서 현재상태로 천이하는 과정에서 제2 클럭신호(CLK0)가 로우상태에서 하이상태로 천이하게 되면 출력래치에는 이전데이터 상태가 그대로 래치될 우려가 있다.
즉, 입력래치(10)와 출력래치(20)가 각각의 클럭신호에 응답하여 데이터가 생성되고 소비될 때, 수신기측에서 셋업타임과 홀드타임의 바이올레이션 현상이 발생될 수 있다. 이러한 현상은 데이터 전송의 오류를 발생하게 된다.
따라서, 본 발명의 목적은 비동기된 입력래치와 출력래치의 각각의 클럭신호의 충돌에 의해 데이터 전송시 오류가 발생되는 것을 안전하게 방지할 수 있는 비동기 데이터 전송회로 및 그 전송방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 장치는 제1 클럭신호에 응답하여 데이터를 입력하는 입력래치와, 제1 클럭신호와 동기되지 않은 제2 클럭신호에 응답하여 입력된 데이터를 출력하는 출력래치와, 제1 및 제2 클럭신호의 매주기를 주파수가 높은 제3 클럭신호에 응답하여 각각 카운팅하여 안전구간에 대응하는 제4 클럭신호를 발생하는 클럭발생수단과, 제4 클럭신호에 응답하여 상기 입력래치에 래치된 데이터를 래치하여 상기 출력래치에 전송하는 버퍼래치를 포함한다.
상기 목적을 달성하기 위한 본 발명의 방법은 입력클럭신호에 응답하여 입력데이터를 입력래치하는 단계와, 입력클럭신호와 주파수가 높은 고속클럭신호와 충돌이 발생되지 않는 제1 안전구간신호를 생성하는 단계와, 출력클럭신호와 주파수가 높은 상기 고속클럭신호와 충돌이 발생되지 않는 제2 안전구간신호를 생성하는 단계와, 제1 및 제2 안전구간신호를 논리곱하여 안전클럭신호를 발생하는 단계와, 안전클럭신호에 응답하여 상기 입력래치된 데이터를 래치하여 버퍼링하는 단계와, 버퍼링된 데이터를 상기 출력클럭신호에 응답하여 출력래치하는 단계를 포함한다.
제1도는 종래의 비동기 데이터 전송회로의 구성을 나타낸 회로도.
제2도는 제1도의 동작을 설명하기 위한 타이밍도.
제3도는 본 발명에 발명에 의한 비동기 데이터 전송회로의 구성을 나타낸 회로도.
제4도는 제3도의 동작을 설명하기 위한 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 더 상세하게 설명하고자 한다.
제3도는 본 발명에 의한 비동기 데이터 전송회로의 바람직한 일실시예의 구성을 나타낸다.
제3도의 회로는 제1 클럭신호(CLK1)에 응답하여 데이터(DI)를 입력하는 입력래치(30)와, 제1 클럭신호(CLK1) 또는 입력클럭신호와 동기되지 않은 제2 클럭신호(CLK0) 또는 출력클럭신호에 응답하여 래치된 데이터를 출력데이터(DO)로 출력하는 출력래치(40)와, 제1 및 제2 클럭신호(CLK1, CLK0)의 매주기를 주파수가 높은 제3 클럭신호(FAST_CLK) 또는 고속클럭신호에 응답하여 각각 카운팅하여 안전구간에 대응하는 제4 클럭신호(SAFE-CLK) 또는 안전클럭신호를 발생하는 클럭발생수단(50)과, 제4 클럭신호(SAFE-CLK)에 응답하여 상기 입력래치(30)에 래치된 데이터를 래치하여 상기 출력래치(40)에 전송하는 버퍼래치(60)를 포함한다.
상기 클럭발생수단(50)은 제3 클럭신호(FAST_CLK)에 응답하여 상기 제1 클럭신호의 매주기를 카운팅하여 제1 안전구간신호(SCLK1)를 발생하는 제1 안전구간 발생수단(52)과, 제3 클럭신호(FAST_CLK)에 응답하여, 상기 제2 클럭신호(CLK0)의 매주기를 카운팅하여 제2 안전구간신호(SCLK0)를 발생하는 제2 안전구간 발생수단(54)와, 제1 및 제2 안전구간신호들(SCLK1, SCLK0)을 논리곱하여 상기 제4 클럭신호(SAFE-CLK)를 발생하는 논리곱수단(56)을 포함한다.
여기서, 안전구간이란 상기 제1 또는 제2 클럭신호(CLK1, CLK0)와 상기 제3 클럭신호(FAST_CLK)가 충돌을 발생하지 않는 구간을 의미한다.
제3 클럭신호(FAST_CLK)의 주파수는 제1 및 제2 클럭신호의 주파수에 비해 적어도 5배이상 높은 것이 바람직하다. 특히, 바람직하기로는 6배 또는 8배가 적당하다.
따라서, 제1 및 제2 안전구간 발생수단들(52,54)은 각기 고속클럭신호(FAST_CLK)를 제1 또는 제2 클럭신호(CLK1, CLK0)의 상승엣지에서 카운팅하고 다음 상승엣지에서 리셋되어 0부터 다시 카운팅하는 방식으로 매주기마다 카운팅하고 카운트값중 충돌이 발생되는 값일 경우에는 출력을 로우상태로 하고 미리 세팅된 안전구간의 값일 경우에는 출력을 하이상태로 발생한다. 따라서, 각 제1 및 제2 안전구간 발생수단들(52,54)은 제4도의 제1 및 제2 안전구간신호(SCLK1, SCLK0)를 발생하게 된다.
제4도를 참조하여 본 발명의 작용을 설명하면 다음과 같다.
입력래치(30)에서 제1 클럭신호(CLK1)의 상승엣지에서 입력 데이터(DI)를 래치한다. 또한, 제1 안전구간발생수단(52)에서는 입력클럭신호(CLK1)와 입력클럭신호에 비해 주파수가 6배가 높은 고속클럭신호(FAST_CLK)와 충돌이 발생되지 않는 제1 안전구간신호(SCLK1)를 제4도에 도시한 바와같이 생성하고 출력클럭신호(CLK0)와 고속클럭신호(FAST_CLK)와 충돌이 발생되지 않은 제2 안전구간신호(SCLK0)를 제4도에 도시된 바와같이 생성한다. 따라서, 안전구간은 카운트값 1부터 4까지로 결정된다. 또한, 논리곱수단(56)에서는 제1 및 제2 안전구간신호(SCLK, SCLK0)를 논리곱하여 안전클럭신호(SAFE-CLK)를 발생한다. 버퍼래치(60)에서는 안전클럭신호((SAFE-CLK))의 상승엣지에서 상기 입력래치의 출력 데이터를 래치한다. 출력래치(40)에서는 버퍼링된 데이터를 상기 출력클럭신호(CLK0)의 상승엣지에서 버퍼래치(60)의 출력데이터를 래치하여 출력 데이터(DO)를 출력하게 된다.
이상과 같이 본 발명에서는 입력래치와 출력래치의 사이에 버퍼래치를 연결하여 비동기된 입력클럭신호와 출력클럭신호의 충돌에 의한 데이터 오류전송을 방지할 수 있으므로 정확한 데이터 전송이 가능하게 된다.
Claims (5)
- 제1 클럭신호에 응답하여 데이터를 입력하는 입력래치; 상기 제1 클럭신호와는 동기되지 않은 제2 클럭신호에 응답하여 입력된 데이터를 출력하는 출력래치; 상기 제1,2 클럭신호보다 주파수가 높은 제3 클럭신호에 응답하여 상기 제1 및 제2 클럭신호의 한주기를 각각 카운팅하여 안전구간에 대응하는 제4 클럭신호를 발생하는 클럭발생부; 및 상기 제4 클럭신호에 응답하여 상기 입력래치에 래치된 데이터를 래치하여 상기 출력래치에 전송하는 버퍼래치를 구비하는 것을 특징으로 하는 비동기 데이터 전송회로.
- 제1항에 있어서, 상기 클럭발생수단은 상기 제3 클럭신호에 응답하여 상기 제1 클럭신호의 한주기를 카운팅하여 제1 안전구간신호를 발생하는 제1 안전구간 발생수단; 상기 제3 클럭신호에 응답하여 상기 제2 클럭신호의 한주기를 카운팅하여 제2 안전구간신호를 발생하는 제2 안전구간 발생수단; 및 상기 제1 및 제2 안전구간신호들을 논리곱하여 상기 제4 클럭신호를 발생하는 논리곱수단을 구비하는 것을 특징으로 하는 비동기 데이터 전송회로.
- 제1 또는 제2항에 있어서, 안전구간이란 상기 제1 또는 제2 클럭신호와 상기 제3 클럭신호가 충돌을 발생하지 않는 구간인 것을 특징으로 하는 비동기 데이터 전송회로.
- 제1항 또는 제2항에 있어서, 상기 제3 클럭신호의 주파수는 제1 및 제2 클럭신호의 주파수에 비해 적어도 5배이상 높은 것을 특징으로 하는 비동기 데이터 전송회로.
- 입력클럭신호에 응답하여 입력데이터를 입력래치하는 단계; 상기 입력클럭신호와 주파수가 높은 고속클럭신호와 충돌이 발생되지 않는 제1 안전구간신호를 생성하는 단계; 상기 제1 및 제2 안전구간신호를 논리곱하여 안전클럭신호를 발생하는 단계; 상기 안전클럭신호에 응답하여 상기 입력래치된 데이터를 래치하여 버퍼링하는 단계; 상기 버퍼링된 데이터를 상기 출력클럭신호에 응답하여 래치출력하는 단계를 구비하는 것을 특징으로 하는 비동기 데이터 전송방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970032570A KR100241059B1 (ko) | 1997-07-14 | 1997-07-14 | 비동기 데이터 전송회로 및 그 전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970032570A KR100241059B1 (ko) | 1997-07-14 | 1997-07-14 | 비동기 데이터 전송회로 및 그 전송방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990009970A KR19990009970A (ko) | 1999-02-05 |
| KR100241059B1 true KR100241059B1 (ko) | 2000-02-01 |
Family
ID=19514340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970032570A KR100241059B1 (ko) | 1997-07-14 | 1997-07-14 | 비동기 데이터 전송회로 및 그 전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100241059B1 (ko) |
-
1997
- 1997-07-14 KR KR1019970032570A patent/KR100241059B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990009970A (ko) | 1999-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
| US7180336B2 (en) | Glitch-free clock switching apparatus | |
| KR20020072049A (ko) | 글리치 제거 장치 | |
| EP0769783B1 (en) | Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US6163584A (en) | Synchronization element for converting an asynchronous pulse signal into a synchronous pulse signal | |
| EP0511423B1 (en) | Electrical circuit for generating pulse strings | |
| KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
| US6163550A (en) | State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses | |
| TW362173B (en) | Meta-hardened flip-flop | |
| US6040723A (en) | Interface circuit with high speed data transmission | |
| US5675271A (en) | Extended chip select reset apparatus and method | |
| KR0184153B1 (ko) | 주파수 분주 회로 | |
| US5642060A (en) | Clock generator | |
| US4818894A (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| KR100305027B1 (ko) | 지연장치 | |
| KR0141711B1 (ko) | 상승/하강 에지 검출장치 | |
| KR100249019B1 (ko) | 주파수 분주회로 | |
| KR0154798B1 (ko) | 글리치에 무관한 제어신호 발생회로 | |
| US5268596A (en) | Method and apparatus for latching data around a logical data processor | |
| KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
| KR950009005Y1 (ko) | 비동기 직렬 데이타 통신회로의 수신동기 신호 발생회로 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| KR0134273B1 (ko) | 고성능 궤환 쉬프트 레지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |