KR0134273B1 - 고성능 궤환 쉬프트 레지스터 - Google Patents

Abstract

본 발명은 디지탈 시스템에서 데이터의 처리속도를 증가시킬 수 있도록 하는 고속용 궤환 쉬프트 레지스터에 관한 것으로, 일측단자(2)로 입력되는 기준클럭(CLK)과 피드백되어 다른 단자(1)를 통하여 입력되는 소정의 피드백 클럭신호를 배타 논리합 연산하고, 이 연산된 소정의 클럭신호를 인에이블신호로써 출력하는 배타적오아게이트(EOR); 배타적오아게이트(EOR)로부터 제공되는 소정의 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하고 또한, 상기 배타적오아게이트(EOR)로 상기 클럭신호를 피드백하는 제1토글플립플롭(TA); 제1토글플립플롭(TA)의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제2토글플립플롭(TB); 제2토글플립플롭(TB)의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제3토글플립플롭(TC); 제3토글플립플롭(TC)의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제4토글플립플롭(TD)을 포함하고 구성된다.

Description

고성능 궤환 쉬프트 레지스터

제1도는 종래의 4비트용 피드백 쉬프트 레지스터를 도시한 회로도.

제2도는 본 발명에 따른 고성능 궤환 쉬프트 레지스터를 도시한 회로도.

제3도는 제2도를 설명하기 위한 클럭 파형도.

*도면의 주요 부분에 대한 부호의 설명*

FD2(A)-FD2(D) : 디플립플롭 NOR : 노아게이트

TA-TD : 토글플립플롭 EOR : 배타적오아게이트

본 발명은 고속용 궤환 쉬프트 레지스터에 관한 것으로, 특히 디지탈 시스템에서 데이터의 처리속도를 증가시킬 수 있도록 하는 고속용 궤환 쉬프트 레지스터에 관한 것이다.

제1도는 종래의 4비트용 피드백 쉬프트 레지스터를 도시한 회로도로서, 디플립플롭(FD2(A)-FD2(D))과, 노아게이트(NOR)로 구성된다. 그리고 CLK은 디플립플롭(FD(A)-FD(D))에 공급되는 기본 클럭단이고, RST는 디플립플롭(FD(A)-FD(D))의 리셋동작을 제어하는 리셋단이고, SNO는 디플립플롭(FD(A)-FD(D))에서 처리된 데이터를 출력하는 출력단이다.

이와 같이 구성된 종래의 회로 동작을 제3도(A)를 참조하면 다음과 같다. FD2(A)-FD2(D)의 리셋단에 L레벨에서 H레벨로 전환하여 초기화를 실시하면, 소정주기의 클럭펄스(제3도(A),CLK)가 FD2(A)-FD2(D)에 입력하게 된다.

이때, FD2(C)에서 인가되는 소정클럭(S4)은 NOR의 입측단자(1)에 전달되고, 동시에 FD2(D)에서 인가되는 소정클럭(S5)은 NOR의 입측단자(2)에 전달된다. NOR로부터 인가되는 소정클럭(S1)을 FD2(A)의 입력단자를 통해 전달받고, 시간지연후, 소정클럭(S2)을 FS2(B)의 입력단자의 출력단자(SNO)로 전달하게 된다. 상기 소정클럭(S2)을 전달받은 FD2(B)는 시간지연 후에 FD2(C)와 출력단자(SNO)로 인가된다. 그리고 FD2(C)에서는 소정클럭(S4)을 FD2(D)와 출력단자(SNO) 및 NOR의 입측단자(1)에 인가된다. 이어서 소정클럭(S4)을 전달받은 FD2(D)는 시간지연 후에 NOR의 입력단자(2)와 SNO로 인가하게 된다.

상술된 바와 같은 동작을 반복 수행함으로써 제3도(A)의 클럭(예:b)동안 하나의 값만(예:c)을 처리하게 된다.

이는 한 클럭당 하나의 상태값만을 처리함으로써 디지탈 시스템의 데이터 처리속도가 빠르지 못하고, 다수의 디플립플롭 소자를 사용함으로써 하드웨어 구성이 복잡해지는 단점이 있었다.

따라서 본 발명은 상기의 단점을 해결하기 위하여 안출한 것으로, 한 클럭 시간동안 두개의 상태를 처리할 수 있는 고성능 궤환 쉬프트 레지스터를 제공하는데 그 목적이 있다.

또다른 목적은 디플립플롭 소자를 토글플립플롭 소자로 사용함으로써 시스템의면적공간을 축소시켜 시스템을 경량화하는 고성능 궤환 소프트 레지스터를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명은, 일측단자로 입력되는 기준클럭과 피드백되어 다른 단자를 통하여 입력되는 소정의 피드백 클럭신호를 배타 논리합 연산하고, 이 연산된 소정의 클럭신호를 인에이블신호로써 출력하는 배타적오아게이트; 상기 배타적오아게이트로부터 제공되는 소정의 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하고 또한, 상기 배타적오아게이트로 상기 클럭 신호를 피드백하는 제1토클플립플롭; 상기 제1토글플립플롭의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제2토글플립플롭; 상기 제2토글플립플롭의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제3토글플립플롭; 상기 제3토글플립플롭의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변화된 상태의 클럭신호를 출력단자를 통하여 출력하는 제4토글플립플롭을 포함함을 특징으로 한다.

이하, 예시된 도면을 참조하여 본 발명을 상세히 설명한다.

제2도는 본 발명에 따른 고성능 궤환 쉬프트 레지스터를 도시한 회로도이고, 제3도는 제2도를 설명하기 위한 클럭파형도이다.

제2도에서, 일측단자(2)로 입력되는 기준클럭 데이터와 토글플립플롭(TA)의 출력단자로부터 피드백되어 다른 단자(1)로 입력되는 클럭데이터를 배타 논리합 연산하여 출력하는 배타적오아게이트(EOR)와, 배타적오아게이트(EOR)에서 제공되는 클럭데이터에 의해 인에이블, 즉 동작되어 소정의 데이터를 토글하고, 이 토글된 상태 신호, 즉 토글신호를 출력단자를 통하여 제2토글플립(TB)의 입력단자 및 출력단자(SNO)로 출력하고, 또한 배타적오아게이트(EOR)의 입력단자(1)로 피드백하는 제1토글플립플롭(TA)과, 제1토글플립플롭(TA)의 출력단자로부터 제공되는 클럭데이타에 의해 인에이블되어 제3토글플립플롭(TC)의 입력단자와 출력단자(SNO)로 소정의 클럭데이터를 출력하는 제2토글플립플롭(TB)와, 제2토글플립플롭(TB)의 출력단자에서 인가되는 클럭데이터에 의해 인에이블되어 제4토글플립플롭(TD)의 입력단자와 출력단자(SNO)로 소정의 클럭데이터를 제공하는 제3토글플립플롭(TC)와, 제3토글플립플롭(TC)의 출력단자로부터 제공되는 클럭데이터에 의해 인에이블되어 출력단자(SNO)로 소정의 클럭데이터를 발생하는 제4토글플립플록(TD)을 포함하고 구성된다.

상기와 같이 구성된 본 발명을 실시예를 들어 상세히 설명한다.

우선, 제3도(B)에 도시된 바와 같이 리셋신호(RST)를 4개의 토글플립플롭(TA-TD)에 인가하여 초기화를 실시하고, 배타적오아게이트(EOR)의 타측단자(2)에는 소정주기의 클럭데이터(CLK)를 공급한다.

리셋신호에 의해 초기 동작되는 제1토글플립플롭(TA)은 소정의 초기 데이타, 즉 초기 상태신호를 토글 및 소정시간 지연한 후 출력단자를 통하여 배타적오아게이트(EOR)의 일측단자(1)로 피드백시키고, 또한 출력단자를 통해 제2토글플립플롭(TB)의 입력단자, 즉 인에이블 단자로 제공한다.

그러면, 배타적오아게이트(EOR)는 단자(2)를 통하여 입력되는 클럭(CLK)데이타와 제1토글플립플롭(TA)으로부터 피드백되어 단자(1)로 입력되는 클럭 신호를 배타 논리합 연산한 후 연산된 클럭신호를 제1토글플립플롭(TA)의 인에이블입력단자으로 출력한다.

또한, 제2토글플립플롭(TB)은 제1토글플립플롭(TA)로부터 제공되는 클럽신호에 의해 인에이블되어, 소정의 클럽신호, 즉 현재의 상태 신호를 토글하여 제3토글플립플롭(TC)의 인에이블 입력단자와 출력단자(SNO)로 출력한다.

그리고, 제3토글플립플롭(TC)은 제2토글플립플롭(TB)로부터 제공되는 클럭신호에 의해 인에이블되어, 소정의 클럭신호, 즉 현재의 상태 신호를 토글하여 제4토글플립플롭(TD)의 인에이블 입력단자와 출력단자(SNO)로 출력하게 된다.

마지막으로, 제4토글플립플롭(TD)은 제3토글플립플롭(TC)로부터 제공되는 클럭신호에 의해 인에이블되어, 소정의 클럭신호, 즉 현재의 상태 신호를 토글하여 출력단자(SNO)로 출력한다.

한편, 본 발명에 따르면, 상술한 바와 같이 배타적 오아 게이트(EOR)는 단자(2)를 통하여 입력되는 클럭(CLK)데이타와 제1토글플립플롭(TA)으로부터 피드백되어 단자(1)로 입력되는 클럭 신호를 배타논리합 연산하여 제1토글플립플롭(TA)의 인에이블 입력단으로 출력하며, 클럭신호(CLK)의 한 주기내에서 클럭신호(CLK)의 '하이'구간에서만 '하이'신호를 출력하는 것이 아니라, 배타 논리합 연산에 따라, 제1토글플립플롭(TA)으로부터 피드백되는 신호가 '로우'일 경우에는 클럭신호(CLK)의 '로우'구간에서도 '하이'신호를 출력한다. 따라서, 제1토글플립플롭(TA)의 상태는 클럭신호(CLK)의 한 주기내에서 두 번 변하게 되고, 이에따라 제2,3 및 4토글플립플롭(TB,TC,TD)도 클럭(CLK)의 한주기내에서 상태가 두번 변하게 된다.

즉, 토글플립플롭(TA-TD) 및 배타오아게이트(EOR)로 구성되는 본 발명은 제3도(B)에 도시한 바와 같이 한 클럭(CLK) 주기당 두개의 상태(e,f)신호를 출력한다.

또한, 본 발명은 4개의 토글플립플롭을 이용하였으나 상기의 실시예 에 한정하지 않고 본원의 기술적 요지를 벗어나지 않는 범위내에서 토글플립플롭의 개수를 가감하여 변형실시할 수 있다.

이상에서 설명한 바와 같이 본 발명은, 종래의 쉬프트 레지스터에서는 한 클럭 주기당 하나의 상태값이 생성되었으나 본 발명에선 한 클럭당 두개의 상태값이 생성됨으로 디지탈 시스템의 데이터 처리속도를 배가할 수 있는 장점이 있고, 또한 플립플롭 소자를 줄일 수 있는 장점이 있다.

Claims (1)

1. 일측단자(2)로 입력되는 기준클럭(CLK)과 피드백되어 다른 단자(1)를 통하여 입력되는 소정의 피드백 클럭신호를 배타 논리합 연산하고, 이 연산된 소정의 클럭신호를 인에이블신호로써 출력하는 배타적오아게이트(EOR); 상기 배타적오아게이트(EOR)로부터 제공되는 소정의 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변화된 상태의 클럭신호를 출력단자를 통하여 출력하고 또한, 상기 배타적오아게이트(EOR)로 상기 클럭 신호를 피드백하는 제1토글플립플롭(TA); 상기 제1토글플립플롭(TA)의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제2토글플립플롭(TB); 상기 제2토글플립플롭(TB)의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제3토글플립플롭(TC); 상기 제3토글플립플롭(TC)의 출력단자로부터 제공되는 클럭신호에 의해 동작되어 현재의 상태값을 토글하여 상태값을 변환하고 변환된 상태의 클럭신호를 출력단자를 통하여 출력하는 제4토글플립플롭(TD)을 포함하는 고성능 궤환 쉬프트 레지스터.