KR0157880B1 - 클럭 스큐 제거장치 - Google Patents

클럭 스큐 제거장치 Download PDF

Info

Publication number
KR0157880B1
KR0157880B1 KR1019950006903A KR19950006903A KR0157880B1 KR 0157880 B1 KR0157880 B1 KR 0157880B1 KR 1019950006903 A KR1019950006903 A KR 1019950006903A KR 19950006903 A KR19950006903 A KR 19950006903A KR 0157880 B1 KR0157880 B1 KR 0157880B1
Authority
KR
South Korea
Prior art keywords
clock
signal
output signal
output
input
Prior art date
Application number
KR1019950006903A
Other languages
English (en)
Other versions
KR960035206A (ko
Inventor
김태경
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950006903A priority Critical patent/KR0157880B1/ko
Publication of KR960035206A publication Critical patent/KR960035206A/ko
Application granted granted Critical
Publication of KR0157880B1 publication Critical patent/KR0157880B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D11/00—Self-contained movable devices, e.g. domestic refrigerators

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 클럭 스큐(Skew) 제거장치에 관한 것으로, 특히 시스템 보드상에서 클럭 발생원에 가까운 칩과 먼 칩사이에 발생할 수 있는 클럭 스큐를 선택적으로 제거함으로써 시스템을 안정적으로 동작하게 하는 클럭 스큐 제거장치에 관한 것으로, 종래에는 클럭발생원의 구동능력(Driving Capability)을 높이거나, 데이타 경로사이에 RC 지연소자, 지연 버퍼, 클럭 에지의 기울기를 증가시키기 위한 슈미트 트리거 버퍼등 데이타 지연소자를 연결하여 데이타를 지여시킴으로써 클럭 스큐를 줄이게 되는데, 이들 지연소자들을 사용하는 경우에 제조단가의 상승요인 및 시스템 보드상의 공간점유율이 커지는 문제점이 있었으나, 본 발명에서는 입력신호를 입력받는 입력부와, 상기 입력부의 출력신호를 입력받아 상기 입력신호보다 앞선시간대의 클럭을 발생하여 클럭스큐를 감소시키는 스큐감소부와, 상기 스큐감소부의 출력신호를 일정기간 래치시키는 래치부와, 상기 입력부의 출력신호를 반전시키는 반전부와, 상기 래치부의 출력신호 및 상기 반전부의 출력신호를 입력받아 출력선택신호에 의해 출력신호를 선택하여 출력하는 출력부와, 상기 출력부에 출력선택신호를 인가하는 출력신호 선택부로 구성하여, 클럭발생원으로부터 가까운곳에 위치한 칩에 대해서는 출력신호 선택부의 출력선택신호에 의해 노말(normal)한 클럭신호를 인가하고, 반면에 상기 클럭발생원으로부터 멀리 떨어져 위치한 칩에 대해서는 입력신호보다 앞선 시간대의 클럭신호를 인가함으로써, 클럭 스큐를 제거함과 동시에 종래와 같이 RC 지연소자, 지연 버퍼, 슈미트 트리거 버퍼등 데이타 지연소자를 연결하여 사용하지 않음으로써 원가절감 및 시스템 보드상의 공간확보율을 높이는 효과가 있게 된다.

Description

클럭 스큐 제거장치
제1도는 시스템 보드상에 칩이 탑재되어 있는 상태를 나타낸 개략도.
제2도는 본 발명 클럭 스큐 제거장치의 상세 회로도.
제3도는 제2도 각 단의 파형도.
제4도는 제2도 출력신호 선택부의 각 단의 파형도.
* 도면의 주요부분에 대한 부호의 설명
200 : 입력부 210 : 스큐 감소부
220 : 래치부 230 : 반전부
240 : 출력부 250 : 출력신호 선택부
본 발명은 클럭 스큐(Skew) 제거장치에 관한 것으로, 특히 시스템 보드상에서 클럭 발생원에 가까운 칩과 먼 칩사이에 발생할 수 있는 클럭 스큐를 선택적으로 제거함으로써 시스템을 안정적으로 동작하게 하는 클럭 스큐 제거장치에 관한 것이다.
제1도는 시스템 보드상에 칩이 탑재되어 있는 상태를 나타낸 개략도로서 이에 도시된 바와 같이, 클럭발생원(100)에서 가까운곳에 위치한 제1칩(110)에서 상기 클럭발생원(100)에서 멀리 떨어져 제2칩(130)사이에 데이타(DATA)의 전송이 이루어질 경우에 클럭발생원(100)의 클럭(CLK)이 다수의 칩들에 의한 부하때문에 제2칩(130)에 도착하는 시점이 제1칩(110)으로부터 제2칩(130)에 도달하는 데이타(DATA)보다 지연되어 도착되므로 시스템의 오동작을 일으킬 수 있다.
그러므로, 종래에는 이를 보완하기 위하여 클럭발생원의 구동능력(Driving Capability)을 높이거나, 데이타 경로사이에 RC 지연소자, 지연 버퍼, 클럭 에지의 기울기를 증가시키기 위한 슈미트 트리거 버퍼등 데이타 지연소자를 연결하여 데이타를 지연시킴으로써 클럭 스큐를 줄이게 되는데, 이들 지연소자들을 사용하는 경우에 제조단가의 상승요인 및 시스템 보드상의 공간점유율이 커지는 문제점이 있었다.
따라서, 본 발명은 종래의 이러한 문제점을 감안하여, 제조단가의 상승요인 및 시스템 보드상의 공간점유율이 큰 지연소자들을 사용하지 않고 회로적으로 구현하는데 목적이 있는 것으로, 이러한 목적을 갖는 본 발명을 상세히 설명한다.
제2도는 본 발명 클럭 스큐 제거장치의 상세 회로도로서 이에 도시한 바와 같이, 입력신호(external_clk)를 입력받는 입력부(200)와, 상기 입력부(200)의 출력신호를 입력받아 상기 입력신호보다 앞선시간대의 클럭을 발생하여 클럭스큐를 감소시키는 스큐감소부(210)와, 상기 스큐감소부(210)의 출력신호(clearb) (setb)를 일정기간 래치시키는 래치부(220)와, 상기 입력부(200)의 출력신호를 반전시키는 반전부(230)와, 상기 래치부(220)의 출력신호(Q) 및 반전부(230)의 출력신호(noclk)를 입력받아 출력선택신호(sel)에 의해 출력신호를 선택하여 출력하는 출력부(240)와, 상기 출력부(240)에 대한 출력선택신호(sel)를 인가하는 출력신호 선택부(250)로 구성한 것으로, 이와같이 구성한 본 발명의 작용 및 효과를 제1도 및 제2도 그리고 제3도 및 제4도를 참조하여 상세히 설명한다.
입력신호(external_clk)는 제1도에 도시된 경우처럼 클럭발생원(100)에서 제2칩(130)에 도착하는 클럭라인에 연결된 다수개의 칩들에 의한 부하때문에 구형파가 아닌 제3도(a)에 도시한 바와 같이 사인파의 형태로 변하여 입력부(200)에 입력되고, 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전되어 그의 출력신호(noclk)는 출력부(240)의 멀티플렉서(MUX)의 입력단자(D0)로 입력된다.
또한, 상기 입력부(200)의 출력은 스큐감소부(210)의 3.5볼트 인버터(I2)를 통하여 반전되는데 그의 반전된 신호(ha)는 제3도(b)에 도시한 바와 같이 입력신호(external_clk)의 하강변화시 상기 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전된 출력신호(noclk)보다 상당히 앞선 시간대에 저전위에서 고전위로 변화하고, 입력신호(external_clk)의 상승변화시 상기 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전된 출력신호(noclk)보다 상당히 늦은 시간대에 고전위에서 저전위로 바뀌게 된다.
그리고, 상기 3.5볼트 인버터(I2)의 출력신호(ha)는 낸드게이트(NAND1)의 일측단자(A)로 입력되고, 다른 한편으로 상기 3.5볼트 인버터(I2)의 출력신호(ha)는 인버터(I3)(I4)(I5)를 통하여 지연되어 제3도(c)에 도시한 바와 같은 출력신호(hb)가 상기 낸드게이트(NAND1)의 타측단자(B)로 입력됨으로써 상기 낸드게이트(NAND1)는 이를 낸드조합하여 제3도(d)에 도시한 바와 같은 출력신호(clearb)를 생성하는데, 그 출력신호(clearb)는 입력신호(external_clk)의 하강변화시 상기 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전된 출력신호(noclk)보다 앞선시간대에 네가티브 펄스(negative pulse)를 발생시켜 래치부(220)로 입력되어 SR 래치를 클리어시킴으로써 상기 래치부(230)의 출력신호(Q)를 제3도(i)에 도시한 바와 같은 저전위 상태로 만든다.
한편, 1.5볼트 버퍼(B1)는 상기 입력부(200)의 출력신호를 인가받아 제3도(f)에 도시한 바와 같은 신호(la)를 출력하는데, 이는 상기 입력신호(external_clk)의 하강변화시 상기 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전된 출력신호(noclk)보다 상당히 앞선 시간대에 저전위에서 고전위로 변화하고, 입력신호(external_clk)의 상승변화시 상기 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전된 출력신호(noclk)보다 상당히 늦은 시간대에 고전위에서 저전위로 바뀌게 된다.
그리고, 상기 1.5볼트 버퍼(B1)의 출력신호(la)는 낸드게이트(NAND2)의 일측단자(A)로 입력되고, 다른 한편으로 상기 1.5볼트 버퍼(B1)의 출력신호(la)는 인버터(I6)(I7)(I8)를 통하여 지연되어 제3도(g)에 도시한 바와 같은 출력신호(lb)가 상기 낸드게이트(NAND2)의 타측단자(B)로 입력됨으로써 상기 낸드게이트(NAND2)는 이를 낸드조합하여 제3도(h)에 도시한 바와 같은 출력신호(setb)를 생성하는데, 그 출력신호(setb)는 입력신호(external_clk)의 하강변화시 상기 반전부(230)의 2.5볼트 인버터(I1)에 의해 반전된 출력신호(noclk)보다 앞선 시간대에 네가티브 펄스(negative pulse)를 발생시켜 래치부(230)로 입력되어 SR 래치를 세트시킴으로써 상기 래치부(220)의 출력신호(Q)를 제3도(i)에 도시한 바와 같이 고전위 상태로 만든다.
따라서, 상기 출력부(240)의 멀티플렉서(MUX)는 상기 반전부(230)의 출력신호(noclk) 및 래치부(220)의 출력신호(Q)를 입력받아 출력신호 선택부(250)의 출력선택신호(sel)에 의해 출력할 신호를 선택하여 인버팅 클럭 버퍼(ICB1)를 통해 출력신호(internal_clk)가 출력된다.
결국, 출력부(240)의 멀티플렉서(MUX)의 입력단자(D0)에 입력되는 반전부(230)의 출력신호(noclk)보다 입력단자(D1)에 입력되는 래치부(220)의 출력신호(Q)가 앞선 시간대에 발생하게 된다.
한편, 제1도에 도시된 바와 같이 클럭발생원(100)으로부터 가까운곳에 위치한 제1칩(110)은 제2도에 도시한 2.5볼트 인버터(I1)의 출력신호(noclk)와 같은 노말(normal)한 클럭신호를 사용해야 하고, 또한 클럭발생원(100)으로부터 멀리 떨어져 위치한 제2칩(130)은 제2도에 도시한 래치부(220)의 출력신호(Q)와 같은 입력신호(external_clk)에 대해 앞선 클럭신호를 상황에 맞게 선택적으로 사용해야 클럭 스큐를 줄일 수 있는데, 이와 같은 선택기능을 출력신호 선택부(250)에서 담당하게 된다.
그러므로, 출력신호 선택부(250)의 풀업/풀다운 노드(pud)에 풀업 저항(R1) 또는 풀다운 저항(R2)을 연결할 수 있는데, 제1도에 도시된 제1칩(110)에 풀다운 저항(R2)을 연결하고 또한 제2칩(130)에 풀업 저항(R1)을 연결할 경우를 가정한다면, 전원이 인가되었을때 제1칩(110)의 경우 풀다운 저항(R2)이 연결되어 있으므로 풀업/풀다운 노드(pud)는 제4도(a)에 도시한 바와 같이 저전위가 되고, 이 저전위의 신호는 제4도(b)에 도시한 리세트(reset)신호의 상승 에지(edge)에 의해 디 플립플롭(D F/F)에 저장되며, 상기 디 플립플롭(D F/F)의 출력단자(Q)에서 출력되는 출력선택신호(sel)는 제4도(c)에 도시한 바와 같이 저전위상태가 된다.
그러면, 상기 출력선택신호(sel)는 출력부(240)의 멀티플렉서(MUX)의 입력단자(S)에 인가되어 입력(D0)이 선택됨으로써 노말(normal)한 클럭신호가 출력신호(internal_clk)로 선택된다.
또한, 전원이 인가되었을때 제2칩(130)의 경우 풀업 저항(R1)이 연결되어 있으므로 풀업/풀다운 노드(pud)는 제4도(a)에 도시한 바와 같이 고전위가 되고, 이 고전위의 신호는 제4도(b)에 도시한 리세트(reset)신호의 상승 에지(edge)에 의해 디 플립플롭(D F/F)에 저장되며, 상기 디 플립플롭(D F/F)의 출력단자(Q)에서 출력되는 출력선택신호(sel)는 제4도(c)에 도시한 바와 같이 고전위상태가 된다.
그러므로, 상기의 출력선택신호(sel)는 출력부(240)의 멀티플렉서(MUX)의 입력단자(S)에 인가되어 입력(D1)이 선택됨으로써 입력신호(external_clk)보다 앞선 시간대의 래치부(220)의 출력신호(Q)가 출력신호(internal_clk)로 선택된다.
그리고, 제4도(b)에 도시한 바와 같은 리세트(reset)주기가 끝나고 정상상태가 되면 풀업/풀다운 노드(pud)에 들어오는 외부신호는 풀업저항(R1)이나 풀다운저항(R2)을 무시하고 칩내부로 인가된다.
상기에서 상세히 설명한 바와 같이 본 발명은 클럭발생원으로부터 가까운곳에 위치한 칩에 대해서는 출력신호 선택부의 출력선택신호에 의해 노말(normal)한 클럭신호를 인가하고, 반면에 상기 클럭발생원으로부터 멀리 떨어져 위치한 칩에 대해서는 입력신호보다 앞선 시간대의 클럭신호를 인가함으로써, 클럭 스큐를 제거함과 동시에 종래와 같이 RC 지연소자, 지연 버퍼, 슈미트 트리거 버퍼등 데이타 지연소자를 연결하여 사용하지 않음으로써 원가절감 및 시스템 보드상의 공간확보율을 높이는 효과가 있게 된다.

Claims (3)

  1. 입력신호를 입력받는 입력부와, 상기 입력부의 출력신호를 입력받아 상기 입력신호보다 앞선시간대의 클럭을 발생하여 클럭스큐를 감소시키는 스큐감소부와, 상기 스큐감소부의 출력신호를 일정기간 래치시키는 래치부와, 상기 입력부의 출력신호를 반전시키는 반전부와, 상기 래치부의 출력신호 및 상기 반전부의 출력신호를 입력받아 출력선택신호에 의해 출력신호를 선택하여 출력하는 출력부와, 상기 출력부에 대한 출력선택신호를 인가하는 출력신호 선택부로 구성하여 된 것을 특징으로 하는 클럭 스큐 제거장치.
  2. 제1항에 있어서, 래치부는 디 래치 및 디 플립플롭으로 구성하여 된 것을 특징으로 하는 클럭 스큐 제거장치.
  3. 제1항에 있어서, 출력신호 선택부의 출력선택신호는 풀업저항 및 풀다운저항에 의해 결정되게 구성된 것을 특징으로 하는 클럭 스큐 제거장치.
KR1019950006903A 1995-03-29 1995-03-29 클럭 스큐 제거장치 KR0157880B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006903A KR0157880B1 (ko) 1995-03-29 1995-03-29 클럭 스큐 제거장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006903A KR0157880B1 (ko) 1995-03-29 1995-03-29 클럭 스큐 제거장치

Publications (2)

Publication Number Publication Date
KR960035206A KR960035206A (ko) 1996-10-24
KR0157880B1 true KR0157880B1 (ko) 1998-12-15

Family

ID=19410827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006903A KR0157880B1 (ko) 1995-03-29 1995-03-29 클럭 스큐 제거장치

Country Status (1)

Country Link
KR (1) KR0157880B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539509B1 (en) * 1996-05-22 2003-03-25 Lsi Logic Corporation Clock skew insensitive scan chain reordering
KR100455374B1 (ko) * 1997-12-12 2004-12-17 삼성전자주식회사 동기식 회로를 위한 클럭 스큐 보상 장치 및 방법

Also Published As

Publication number Publication date
KR960035206A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US5764710A (en) Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector
US20110002417A1 (en) Time-balanced multiplexer switching methods and apparatus
KR20050104235A (ko) 메모리 장치용 입력 회로
US6084453A (en) Clock converting circuit
US5426380A (en) High speed processing flip-flop
US4761572A (en) Semiconductor large scale integrated circuit with noise cut circuit
KR19990088486A (ko) 큰래치마진을확보할수있는반도체메모리장치
US5767718A (en) High speed conditional synchronous one shot circuit
US6633995B1 (en) System for generating N pipeline control signals by delaying at least one control signal corresponding to a subsequent data path circuit
KR0157880B1 (ko) 클럭 스큐 제거장치
KR100366137B1 (ko) 내부클럭신호발생방법및장치
US6147527A (en) Internal clock generator
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100443506B1 (ko) 스큐를 감소시키기 위한 출력 회로
CA2572462A1 (en) Dynamic-to-static logic converter
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
KR100223848B1 (ko) 반도체장치의 출력회로
JPH04233014A (ja) コンピュータ・システム
US6715115B1 (en) Semiconductor integrated circuit device capable of outputting leading data of a series of multiple burst-readout data without delay
KR100474991B1 (ko) 반도체 메모리장치의 입력버퍼 및 입력 버퍼링 방법
KR20010006850A (ko) 스큐 포인터 발생 회로 및 방법
KR0184153B1 (ko) 주파수 분주 회로
US6701423B2 (en) High speed address sequencer
JPH11166959A (ja) スキャンパス回路
KR0146531B1 (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 16