KR960016144A - 고성능 궤환 쉬프트 레지스터 - Google Patents

고성능 궤환 쉬프트 레지스터 Download PDF

Info

Publication number
KR960016144A
KR960016144A KR1019940028263A KR19940028263A KR960016144A KR 960016144 A KR960016144 A KR 960016144A KR 1019940028263 A KR1019940028263 A KR 1019940028263A KR 19940028263 A KR19940028263 A KR 19940028263A KR 960016144 A KR960016144 A KR 960016144A
Authority
KR
South Korea
Prior art keywords
flop
toggle flip
output terminal
clock
clock data
Prior art date
Application number
KR1019940028263A
Other languages
English (en)
Other versions
KR0134273B1 (ko
Inventor
김영준
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019940028263A priority Critical patent/KR0134273B1/ko
Publication of KR960016144A publication Critical patent/KR960016144A/ko
Application granted granted Critical
Publication of KR0134273B1 publication Critical patent/KR0134273B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits

Landscapes

  • Shift Register Type Memory (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 디지탈 시스템에서 데이터의 처리속도를 증가시킬 수 있도록 하는 고속용 궤환 쉬프트 레지스터에 관한 것으로 리셋신호에 의해 초기화되는 토글플립플롭(TA-TD); 일측단자(2)에 전달되는 기준클럭과 제1토글플립플롭(TA)의 출력단자에서 피드백되는 클럭을 전달받는 배타적오아게이트(EOR); 배타적오아게이트(EOR)에서 인가되는 클럭에 의해 동작되어 제2토글플립플롭(TB)의 입력단자와 출력단자(SNO)로 소정클럭을 인가하는 제1토글플립플롭(TA); 제1토글플립플롭(TA)의 출력단자에서 인가되는 클럭데이터에 의해 동작되어 제3토글플립플롭(TC)의 입력단자와 출력단자(SNO)로 소정클럭을 인가하는 제2토글플립플롭(TB); 제2토글플립플롭(TB)의 출력단자에서 인가되는 클럭데이터에 의해 동작되어 제4토글플립플롭(TD)의 입력단자와 출력단자(SNO)로 소정클럭을 인가하는 제3토글플립플롭(TC); 제3토글플립플롭(TC)의 출력단자에서 인가되는 클럭데이터에 의해 동작되어 출력단자(SNO)로 소정의 클럭을 인가하는 제4토글플립플롭(TD)를 포함하도륵 구성된다.

Description

고성능 궤환 쉬프트 레지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 고성능 궤환 시프트 레지스터를 도시한 회로도.

Claims (1)

  1. 리셋신호에 의해 초기화되는 다수개의 토글플립플롭(TA-TD); 일측단자(2)에 전달되는 기준클럭과 상기 제1토글플립플롭(TA)의 출력단자에서 피드백되는 클럭데이터를 전달받는 배타적오아게이트(EOR); 상기 배타적오아게이트(EOR)에서 인가되는 클럭에 의해 동작되어 상기 제2토글플립플롭(TB)의 입력단자와 출력단자(SNO)로 소정의 클럭데이터를 인가하고, 상기 배타적오아게이트(EOR)로 상기 클럭 데이터를 피드백하는 제1토글플립플롭(TA); 제1토글플립플롭(TA)의 출력단자에서 인가되는 클럭데이터에 의해 동작되어 상기 제3토글플립플롭(TC)의 입력단자와 출력단자(SNO)로 소정의 클럭데이터를 인가하는 제2토글플립플롭(TB); 제2토글플립플롭(TB)의 출력단자에서 인가되는 클럭 데이터에 의해 동작되어 제4토글플립플롭(TD)의 입력단자와 출력단자(SNO)로 소정의 클럭데이터를 인가하는 제3토글플립플롭(TC); 상기 제3토글플립플롭(TC)의 출력단자에서 인가되는 클럭 데이터에 의해 동작되어 출력단자(SNO)로 소정의 클럭데이터를 인가하는 제4토글플립플롭(TD)를 포함함을 특징으로 하는 고성능 궤환 쉬프트 레지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028263A 1994-10-31 1994-10-31 고성능 궤환 쉬프트 레지스터 KR0134273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028263A KR0134273B1 (ko) 1994-10-31 1994-10-31 고성능 궤환 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028263A KR0134273B1 (ko) 1994-10-31 1994-10-31 고성능 궤환 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR960016144A true KR960016144A (ko) 1996-05-22
KR0134273B1 KR0134273B1 (ko) 1998-04-29

Family

ID=19396595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028263A KR0134273B1 (ko) 1994-10-31 1994-10-31 고성능 궤환 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR0134273B1 (ko)

Also Published As

Publication number Publication date
KR0134273B1 (ko) 1998-04-29

Similar Documents

Publication Publication Date Title
KR910010529A (ko) 시프트 레지스터 장치
KR900014970A (ko) 동기 회로
KR890009117A (ko) 한정된 준안정성 타임 동기화기
KR920704428A (ko) 고속 프리스케일러
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR840007185A (ko) 다중동기장치
KR960025082A (ko) 데이타 전송장치
KR900013715A (ko) 클록신호 변환회로
KR920702095A (ko) 2진 정보를 부호화하는 디지탈 회로
KR960016144A (ko) 고성능 궤환 쉬프트 레지스터
KR910006986A (ko) 기능선택회로
KR920005531A (ko) 고속도신호 다중화장치
KR0184153B1 (ko) 주파수 분주 회로
KR970000254B1 (ko) 클럭-더블링 장치
KR910014785A (ko) 집적회로장치(integrated circuit device)
KR930004892Y1 (ko) 래치 장치
KR940007700A (ko) 마우스 및 키보드의 호환장치
KR970024601A (ko) 배타적 논리합 회로
KR910013841A (ko) 디지탈 전화기의 인크립션과 디크립션회로
KR970022730A (ko) 고속 가산 회로
KR940003188A (ko) 동기식 카운터회로
KR960015133A (ko) 피드백 시프트 레지스터
KR950022359A (ko) 클럭 리커버리가 불필요한 비트동기 회로
KR970055398A (ko) 래치와 플립-플롭 겸용 회로
KR890012450A (ko) 논리회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee