KR970022730A - 고속 가산 회로 - Google Patents
고속 가산 회로 Download PDFInfo
- Publication number
- KR970022730A KR970022730A KR1019950035465A KR19950035465A KR970022730A KR 970022730 A KR970022730 A KR 970022730A KR 1019950035465 A KR1019950035465 A KR 1019950035465A KR 19950035465 A KR19950035465 A KR 19950035465A KR 970022730 A KR970022730 A KR 970022730A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- adder
- input
- data
- carry signal
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 제1입력단에 입력된 데이터를 인버팅하도록 복수개의 MOS 트랜지스터로 된 인버터의 출력을 제2입력단에 입력된 데이터에 따라 가산출력하는 제1가산부와, 상기 제1가산부에서 출력되는 데이터를 입력되는 캐리신호에 따라 가산 출력하는 제2가산부와, 상기 제2가산부에서 출력되는 합신호를 인버팅하여 출력하는 합신호 발생부와, 상기 제1, 2입력단에 입력된 데이터와 캐리신호를 조합하여 캐리신호를 출력하는 캐리 신호 발생부로 구성되어, 캐리의 전달 시간을 줄여서 높은 주파수에서 고속 동작이 가능한 고속 가산 회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 고속 가산 회로를 나타낸 도면.
Claims (2)
- 제1입력단에 입력된 데이터를 인버팅하도록 복수개의 MOS 트랜지스터로 된 인버터의 출력을 제2입력단에 입력된 데이터에 따라 가산출력하는 제1가산부와, 상기 제1가산부에서 출력되는 데이터를 입력되는 캐리신호에 따라 가산 출력하는 제2가산부와, 상기 제2가산부에서 출력되는 합 신호를 인버팅하여 출력하는 합 신호 발생부와, 상기 제1, 2입력단에 입력된 데이터와 캐리신호를 조합하여 캐리신호를 출력하는 캐리 신호 발생부로 구성된 것을 특징으로 하는 고속 가산 회로.
- 제1항에 있어서, 상기 제1가산부는 제1입력단에 입력된 데이터를 인버팅하도록 복수개의 MOS 트랜지스터로 된 인버터와, 상기 인버터에서 출력되는 데이터를 제2입력단에 입력된 데이터에 따라 가산 출력하는 2개의 MOS 트랜지스터로 구성된 것을 특징으로 하는 고속 가산 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035465A KR970022730A (ko) | 1995-10-14 | 1995-10-14 | 고속 가산 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035465A KR970022730A (ko) | 1995-10-14 | 1995-10-14 | 고속 가산 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970022730A true KR970022730A (ko) | 1997-05-30 |
Family
ID=66583802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950035465A KR970022730A (ko) | 1995-10-14 | 1995-10-14 | 고속 가산 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970022730A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130124062A (ko) * | 2012-05-04 | 2013-11-13 | 페어차일드코리아반도체 주식회사 | 스위치 제어기, 스위치 제어 방법 및 스위치 제어기를 포함하는 전력 공급 장치 |
-
1995
- 1995-10-14 KR KR1019950035465A patent/KR970022730A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130124062A (ko) * | 2012-05-04 | 2013-11-13 | 페어차일드코리아반도체 주식회사 | 스위치 제어기, 스위치 제어 방법 및 스위치 제어기를 포함하는 전력 공급 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| KR870009528A (ko) | 버퍼회로 | |
| KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
| KR890011209A (ko) | 듀일 슬로프 파형 발생회로 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR970022730A (ko) | 고속 가산 회로 | |
| KR950010366A (ko) | 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자 | |
| KR970049454A (ko) | 리플 캐리 가산기 | |
| KR890007286A (ko) | 제어신호 출력회로 | |
| KR970024601A (ko) | 배타적 논리합 회로 | |
| KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| KR910013841A (ko) | 디지탈 전화기의 인크립션과 디크립션회로 | |
| KR960001978A (ko) | 배럴 쉬프터 회로 | |
| KR970019079A (ko) | 클럭버퍼(Clock Buffer)회로 | |
| KR970003222A (ko) | 셀프 타임드에 의한 논리 조합 회로 | |
| KR960019990A (ko) | 저잡음 고속 출력버퍼 | |
| KR950020061A (ko) | 사용자 코드 부여 회로 | |
| KR970051304A (ko) | 반도체 메모리 장치의 데이터 입 / 출력 회로 | |
| KR970022731A (ko) | 고속 가산기의 캐리 발생회로 | |
| JPH0377537B2 (ko) | ||
| KR940003188A (ko) | 동기식 카운터회로 | |
| KR970049433A (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축 회로 | |
| KR970072696A (ko) | 마스크 롬의 데이터 출력 버퍼 회로 | |
| KR920001839A (ko) | 디지탈시스템의 시스템클럭 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |