KR970019079A - 클럭버퍼(Clock Buffer)회로 - Google Patents
클럭버퍼(Clock Buffer)회로 Download PDFInfo
- Publication number
- KR970019079A KR970019079A KR1019950030439A KR19950030439A KR970019079A KR 970019079 A KR970019079 A KR 970019079A KR 1019950030439 A KR1019950030439 A KR 1019950030439A KR 19950030439 A KR19950030439 A KR 19950030439A KR 970019079 A KR970019079 A KR 970019079A
- Authority
- KR
- South Korea
- Prior art keywords
- pmos transistor
- clock
- output signal
- input
- clock output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 클럭버퍼 회로에 관한 것으로써, 2입력되는 복수개의 클럭신호가 액티브 상태에서 서로 겹치지 않게 다른 한 클럭의 액티브 상태를 막아 집적회로의 동작신뢰도를 높이는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 입력되는 제 1, 2 클럭신호를 반전시키는 복수개의 인버터와, 상기 각 인버터 출력측에 접속되어 각각의 인버터에 의해 출력된 클럭신호가 게이트측에 입력되는 제 1 PMOS 트랜지스터, 제 1 NMOS 트랜지스터, 제 3 PMOS 트랜지스터, 제 2 NMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터와 제 1 NMOS 트랜지스터 사이에 제 2 클럭출력 신호가 제 2 PMOS 트랜지스터 게이트에 입력되어 제 1 클럭출력 신호를 액티브 상태가 되는 것을 막아 주는 제 2 PMOS 트랜지스터와, 상기 제 3 PMOS 트랜지스터와 제 2 NMOS 트랜지스터 사이에 제 1 쿨럭 출력 신호가 제 4 PMOS 트랜지스터 게이트에 입력되어 제 2 클럭출력 신호를 액티브상태가 되는 것을 막아 주는 제 4 PMOS 트랜지스터로 구성된 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 (a)는 본 발명에 따른 클럭버퍼 회로도, (b)는 본 발며에 따른 클럭버퍼 회로의 동작시 타임밍도.
제 2 도는 본 발명에 따른 클럭버퍼 회로의 또다른 실시도.
Claims (3)
- 입력되는 제 1 , 2 클러신호를 반전시키는 복수개의 인버터와, 상기 각 인버터 출력측에 접속되어 각각의 인버터에 의해 출력된 클러신호가 게이트측에 입력되는 제 1 PMOS 트랜지스터, 제 1 NMOS 트랜지스터, 제 3 PMOS 트랜지스터, 제 2 NMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터와 제 1 NMOS 트랜지스터 사이에 제 2 클럭출력 신호가 제 2 PMOS 트랜지스터 게이트에 입력되어 제 1 클럭출력 신호를 액티브 상태가 되는 것을 막아 주는 제 2 PMOS 트랜지스터와, 상기 제 3 PMOS 트랜지스터와 제 2 NMOS 트랜지스터 사이에 제 1 클럭출력 신호가 제 4 PMOS 트랜지스터 게이트에 입력되어 제 2 클럭출력 신호를 액티브 상태가 되는 것을 막아 주는 제 4 PMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 클럭버퍼회로.
- 제 1 항에 있어서, 상기 제 1, 2 클럭 출력신호가 서로 액티브한 구간에서 겹치지 않도록 상기 제 2 PMOS 트랜지스터 게이트와 제 2 클럭출력신호 사이에 연결된 제 1 딜레이 소자와, 상기 제 4 PMOS 트랜지스터의 게이트와 제 1 클럭출력신호 사이에 연결된 제 2 딜레이 소자를 포함하여 구성됨을 특징으로 하는 클럭버퍼회로.
- 제 1 항에 있어서, 상기 제 1, 2 클럭신호가 서로 액티브한 구간에서 겹치지 않도록 상기 제 1 , 2 클럭신호의 출력을 저장하여 출력하는 제 1 버퍼와 제 2 버퍼를 포함하여 구성됨을 특징으로 하는 클럭버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030439A KR0156164B1 (ko) | 1995-09-18 | 1995-09-18 | 클럭버퍼 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030439A KR0156164B1 (ko) | 1995-09-18 | 1995-09-18 | 클럭버퍼 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970019079A true KR970019079A (ko) | 1997-04-30 |
| KR0156164B1 KR0156164B1 (ko) | 1998-12-15 |
Family
ID=19427070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950030439A KR0156164B1 (ko) | 1995-09-18 | 1995-09-18 | 클럭버퍼 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0156164B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541802B1 (ko) * | 1998-12-29 | 2006-05-22 | 삼성전자주식회사 | 반도체 칩 및 이 칩들을 구비한 시스템 |
-
1995
- 1995-09-18 KR KR1019950030439A patent/KR0156164B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0156164B1 (ko) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
| KR860009427A (ko) | 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치 | |
| KR950001761A (ko) | 반도체 집적회로의 데이타 출력버퍼 | |
| KR870009528A (ko) | 버퍼회로 | |
| KR950007287A (ko) | 디지탈 신호 처리용 지연 회로 | |
| KR870009387A (ko) | 반도체 대규모 집적회로 | |
| KR920001523A (ko) | 검출 회로를 포함하는 반도체 집적회로 | |
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| KR960009408A (ko) | 노이즈 감소 출력 버퍼 | |
| KR930005033A (ko) | 불휘발성 메모리회로 | |
| KR960026760A (ko) | 펄스 신호 정형회로 | |
| KR970019079A (ko) | 클럭버퍼(Clock Buffer)회로 | |
| KR910017758A (ko) | 반도체 회로 장치 | |
| KR970067354A (ko) | 어드레스 천이 검출 회로 | |
| KR850004690A (ko) | 펄스 발신 회로 | |
| KR950029773A (ko) | 전압 레벨 검출 회로 및 반도체 기억 장치 | |
| US5929675A (en) | Power applying circuit with initial reset pulse for semiconductor memory | |
| JPH0795018A (ja) | パルス幅延長回路 | |
| KR970004648A (ko) | 클럭신호 선택 출력회로 | |
| KR960027338A (ko) | 암 쇼트 보호장치 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| KR930001440B1 (ko) | 클록 오우버래핑 방지회로 | |
| KR960039640A (ko) | 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법 | |
| KR970055542A (ko) | 앤드게이트회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 17 |
|
| EXPY | Expiration of term |