KR960036334A - 가변형 지연회로 - Google Patents

가변형 지연회로 Download PDF

Info

Publication number
KR960036334A
KR960036334A KR1019950006821A KR19950006821A KR960036334A KR 960036334 A KR960036334 A KR 960036334A KR 1019950006821 A KR1019950006821 A KR 1019950006821A KR 19950006821 A KR19950006821 A KR 19950006821A KR 960036334 A KR960036334 A KR 960036334A
Authority
KR
South Korea
Prior art keywords
line
input
variable delay
delay circuit
input line
Prior art date
Application number
KR1019950006821A
Other languages
English (en)
Other versions
KR0144487B1 (ko
Inventor
김현배
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950006821A priority Critical patent/KR0144487B1/ko
Publication of KR960036334A publication Critical patent/KR960036334A/ko
Application granted granted Critical
Publication of KR0144487B1 publication Critical patent/KR0144487B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 가변형 지연 회로는 지연시간을 다양하게 할 수 있으며 펄스발생회로등에 사용되어 다양한 폭의 펄스를 발생하게 하여 반도체 장치의 속도를 향상한다. 이를 위하여, 입력라인 및 출력라인 사이에 직렬로 접속된 적어도 세개 이상의 인버터와, 상기 입력라인에 공통 접속되고 적어도 입력단쪽에 가까운 적어도 두개 이상의 인버터의 출력단에 각각 접속되어 각각의 제어라인을 통하여 입력되는 제어신호의 논리에 따라 입력라인상의 신호를 각각 점핑시키기 위한 적어도 두개 이상의 전달트랜지스터를 구비한다.

Description

가변형 지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 가변형 지연 회로의 회로도, 제3도는 제2도에 도시된 회로에 관련된 신호의 파형도.

Claims (3)

  1. 입력라인 및 출력라인 사이에 직렬로 접속된 적어도 세개 이상의 지연수단과, 상기 입력라인에 공통 접속되고 입력단쪽에 가까운 적어도 두개 이상의 지연수단의 출력단에 각각 접속되어 각각의 제어라인을 통하여 입력되는 제어신호의 논리에 따라 입력라인상의 신호를 각각 점핑시키기 위한 적어도 두개 이상의 스위치수단을 구비한 것을 특징으로 하는 가변형 지연회로.
  2. 제1항에 있어서, 상기 두개 이상의 스위치수단이 상기 각각의 제어라인을 통해 입력되는 제어신호를 반전시키기 위한 인버터와, 상기 인버터의 출력에 따라 동작하는 P MOS트랜지스터와, 상기 제어라인상의 제어신호에 의하여 동작하는 N MOS트랜지스터를 구비한 것을 특징으로 하는 가변형 지연회로.
  3. 제1항에 있어서, 상기 세개 이상의 지연수단이 인버터인 것을 특징으로 하는 가변형 지연 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006821A 1995-03-29 1995-03-29 가변형 지연회로 KR0144487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006821A KR0144487B1 (ko) 1995-03-29 1995-03-29 가변형 지연회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006821A KR0144487B1 (ko) 1995-03-29 1995-03-29 가변형 지연회로

Publications (2)

Publication Number Publication Date
KR960036334A true KR960036334A (ko) 1996-10-28
KR0144487B1 KR0144487B1 (ko) 1998-08-17

Family

ID=19410776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006821A KR0144487B1 (ko) 1995-03-29 1995-03-29 가변형 지연회로

Country Status (1)

Country Link
KR (1) KR0144487B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018191A (ko) * 1997-08-26 1999-03-15 윤종용 지연시간조정회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855008B1 (ko) * 2007-04-25 2008-08-28 한국전기연구원 다중 스킵 모드 제어 신호 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018191A (ko) * 1997-08-26 1999-03-15 윤종용 지연시간조정회로

Also Published As

Publication number Publication date
KR0144487B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
KR910013734A (ko) 잡음 허용 입력 버퍼
KR890011209A (ko) 듀일 슬로프 파형 발생회로
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR960036334A (ko) 가변형 지연회로
KR880011802A (ko) 반도체장치
KR930006875A (ko) 집적회로
KR880008535A (ko) 3스테이트부 상보형 mos 집적회로
KR960019978A (ko) 펄스 발생기
KR960019990A (ko) 저잡음 고속 출력버퍼
KR970024538A (ko) 아날로그 지연회로
KR970024601A (ko) 배타적 논리합 회로
KR960001961A (ko) 입력버퍼
KR970031298A (ko) 딜레이 회로
KR980006880A (ko) 반도체 메모리 장치의 출력 버퍼
KR970019079A (ko) 클럭버퍼(Clock Buffer)회로
KR930003552A (ko) 레벨변환회로
KR960042729A (ko) 메모리 장치용 멀티플렉서
KR980005003A (ko) 반도체 메모리 소자의 어드레스 변환 감지 장치
KR970068163A (ko) 반도체 메모리 소자의 데이터 출력 버퍼
KR980004985A (ko) 반도체 메모리 장치의 스큐 로직 회로
KR970012740A (ko) 데이타 출력 구동회로
KR930005026A (ko) 반도체 메모리 장치의 드라이버 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 17