KR970068163A - 반도체 메모리 소자의 데이터 출력 버퍼 - Google Patents
반도체 메모리 소자의 데이터 출력 버퍼 Download PDFInfo
- Publication number
- KR970068163A KR970068163A KR1019960006026A KR19960006026A KR970068163A KR 970068163 A KR970068163 A KR 970068163A KR 1019960006026 A KR1019960006026 A KR 1019960006026A KR 19960006026 A KR19960006026 A KR 19960006026A KR 970068163 A KR970068163 A KR 970068163A
- Authority
- KR
- South Korea
- Prior art keywords
- output buffer
- data output
- pass
- delay circuit
- semiconductor memory
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 소자.
2. 발명이 해결하려고 하는 기술적 과제
종래에는 데이터 출력 버퍼는 다수의 패스 트랜지스터들이 병렬 연결로 구성되어 소정의 로우 출력 데이터가 입력되면 상기 패스 트랜지스터들이 동시에 인에이블되어 VOL댐핑으로 인하여 링잉 현상이 발생하며, 링잉 현상은 소자의 특성을 저하시킴은 물론 소자의 결함(Fail)을 유발하게 함.
3. 발명의 해결방법의 요지
다수의 패스 트랜지스터를 소정 개수의 패스 트랜지스터 그룹으로 나누고 패스 트랜지스터 그룹 별로 인에이블 시간을 분산시키기 위한 지연(Delay)회로를 삽입하여 상기 패스 트랜지스터 그룹들이 순차적으로 인에이블 되도록 함으로써 데이터 출력 버퍼의 VOL댐핑 현상을 감소시킬 수 있도록 함.
4. 발명의 중요한 용도
반도체 메모리 소자의 데이터 출력 버퍼에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도는 본 발명에 따른 풀 다운 트랜지스터를 도시하는 도면.
Claims (6)
- 다수의 패스 트랜지스터를 포함하여 이루어진 풀 다운 트랜지스터를 포함하는 반도체 메모리 소자의 데이터 출력버퍼에 있어서, 상기 다수의 패스 트랜지스터를 소정 개수의 패스 트랜지스터 그룹으로 나누어, 상기 패스 트랜지스터 그룹이 병렬 연결되어 이루어진 풀 다운 트랜지스터와, 상기 각각의 패스 트랜지스터 그룹을 순차적으로 동작시키기 위한 소정의 지연 회로를 포함해서 이루어진 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼.
- 제1항에 있어서, 상기 소정의 지연 회로는 인버터를 사용하여 구성되는 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼.
- 다수의 패스 트랜지스터를 포함하여 이루어진 풀 다운 트랜지스터를 포함하는 반도체 메모리 소자의 데이터 출력버퍼에 있어서, 상기 다수의 패스 트랜지스터를 소정 개수의 패스 트랜지스터 그룹으로 나누고, 상기 패스 트랜지스터 그룹이 병렬 연결되어 이루어진 풀 업 트랜지스터와, 상기 각각의 패스 트랜지스터 그룹을 순차적으로 동작시키기 위한 소정의 지연 회로를 포함해서 이루어진 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼.
- 제3항에 있어서, 상기 소정의 지연 회로는 인버터를 사용하여 구성되는 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼.
- 다수의 패스 트랜지스터를 포함하여 이루어진 풀 다운 트랜지스터 및 풀 업 트랜지스터를 포함하는 반도체 메모리 소자의 데이터 출력 버퍼에 있어서, 상기 다수의 패스 트랜지스터를 소정 개수의 제1 패스 트랜지스터 그룹으로 나누고, 상기 제1 패스 트랜지스터 그룹이 병렬 연결되어 이루어진 풀 다운 트랜지스터와, 상기 다수의 패스 트랜지스터를 소정 개수의 제2 패스 트랜지스터 그룹으로 나누고, 상기 제2 패스 트랜지스터 그룹이 병렬 연결되어 이루어진 풀 업 트랜지스터와, 상기 제1 패스 트랜지스터 그룹을 순차적으로 동작시키기 위한 소정의 제1 지연 회로 및 상기 제2 패스 트랜지스터 그룹을 순차적으로 동작시키기 위한 소정의 제2 지연 회로를 포함해서 이루어진 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼.
- 제5항에 있어서, 상기 소정의 제1 지연 회로 및 제2 지연회로는 인버터를 사용하여 구성되는 것을 특징으로 하는 반도체 메모리 소자의 데이터 출력 버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006026A KR970068163A (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006026A KR970068163A (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970068163A true KR970068163A (ko) | 1997-10-13 |
Family
ID=66215543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006026A KR970068163A (ko) | 1996-03-08 | 1996-03-08 | 반도체 메모리 소자의 데이터 출력 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970068163A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585061B1 (ko) * | 1999-06-08 | 2006-06-01 | 삼성전자주식회사 | 파워 간 동시적인 스위칭 전류 감소 기능을 갖는 출력 드라이버 |
-
1996
- 1996-03-08 KR KR1019960006026A patent/KR970068163A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585061B1 (ko) * | 1999-06-08 | 2006-06-01 | 삼성전자주식회사 | 파워 간 동시적인 스위칭 전류 감소 기능을 갖는 출력 드라이버 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010505A (ko) | 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서 | |
| KR870002697A (ko) | 다이나믹형 반도체 기억장치용 클럭신호 발생회로 | |
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| KR890012319A (ko) | 반도체 집적 회로장치 | |
| KR970078020A (ko) | 래치 회로를 포함하는 메모리 장치 | |
| KR950015061A (ko) | 동기식 이진 카운터 | |
| KR910014940A (ko) | 반도체 기억장치 | |
| KR970068163A (ko) | 반도체 메모리 소자의 데이터 출력 버퍼 | |
| KR890007503A (ko) | 반도체집적회로 | |
| KR910017758A (ko) | 반도체 회로 장치 | |
| KR19990004870A (ko) | 출력 버퍼 장치 | |
| KR890016623A (ko) | 반도체 집적회로 장치 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| KR960039640A (ko) | 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법 | |
| KR970055636A (ko) | 데이타 출력 버퍼 | |
| KR940010084A (ko) | 독립적인 입력단을 가지는 컨트롤 신호 인에이블 회로 | |
| KR960001961A (ko) | 입력버퍼 | |
| KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
| KR930014575A (ko) | 고속 풀업동작을 가지는 입력 버퍼회로 | |
| KR980004068A (ko) | 데이터 입출력 장치 | |
| KR970023388A (ko) | 3볼트 및 5볼트 겸용 딜레이셀 | |
| KR970067355A (ko) | 낸드형 디코딩 회로 | |
| KR970076885A (ko) | 반도체 메모리 장치에서 패드를 이용한 지연기 제어회로 | |
| KR980005003A (ko) | 반도체 메모리 소자의 어드레스 변환 감지 장치 | |
| KR970055479A (ko) | 반도체 메모리소자의 데이타 출력버퍼 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |