KR910014940A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR910014940A KR910014940A KR1019910000946A KR910000946A KR910014940A KR 910014940 A KR910014940 A KR 910014940A KR 1019910000946 A KR1019910000946 A KR 1019910000946A KR 910000946 A KR910000946 A KR 910000946A KR 910014940 A KR910014940 A KR 910014940A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- output
- power supply
- pad
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/108—Wide data ports
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 표시하는 반도체 기억장치의 VCC 배선을 표시하는 도면. 제3도는 제1도의 개략의 회로도.
Claims (1)
- 전원인가용의 전원 본딩 포스트에 접속된 전원패드와, 다른 비트수로 입출력동작을 하게 하기 위해서의 제1과 제2의 입출력동작모드를 전환하기 위해서의 모드전환 본딩 패드와, 전원배선에 의해 상기 전원패드에 접속되어 트랜지스터, 트랜지스터, 로직으로 구성된 메모리 주변회로를 가지는 회로계와 상기 전원패드에서의 전원공급에 의해 구동되는 복수의 데이터 출력용의 출력버퍼를 구비하고 상기 전원본딩 포스트와 상기 모드전환본딩패드의 사이의 결선의 유무에 의해 상기 제1 또는 제2의 입출력동작모드의 어느한쪽을 선택하는 구성으로 한 반도체기억장치에 있어서, 상기 복수의 출력버퍼 중, 상기 제1 및 제2의 입출력 동작모드시에 동작하는 출력버퍼를 상기 회로계와 함께 제1의 전원 배선에 의해 상기 전원패드에 접속하고, 상기 제2의 입출력동작모드시만 동작하는 출력버퍼를 제2의 전원배선에 의해 상기 모드전환본딩 패드에 접속한 것을 특징으로 하는 반도체기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012859A JPH03217051A (ja) | 1990-01-23 | 1990-01-23 | 半導体記憶装置 |
JP2-012859 | 1990-01-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910014940A true KR910014940A (ko) | 1991-08-31 |
Family
ID=11817138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910000946A KR910014940A (ko) | 1990-01-23 | 1991-01-21 | 반도체 기억장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5040151A (ko) |
EP (1) | EP0439141B1 (ko) |
JP (1) | JPH03217051A (ko) |
KR (1) | KR910014940A (ko) |
DE (1) | DE69126045T2 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260937A (en) * | 1990-10-29 | 1993-11-09 | Dsc Communications Corporation | Power conserving technique for a communications terminal time slot interchanger |
KR950008789B1 (ko) * | 1992-07-30 | 1995-08-08 | 삼성전자주식회사 | 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치 |
US5920765A (en) * | 1997-12-12 | 1999-07-06 | Naum; Michael | IC wafer-probe testable flip-chip architecture |
US6366513B1 (en) * | 2000-01-12 | 2002-04-02 | Advanced Micro Devices, Inc. | Reduction of noise in memory integrated circuits with dedicate power supply bus and ground bus for sense amplifiers |
US6275421B1 (en) * | 2000-04-25 | 2001-08-14 | Advanced Micro Devices, Inc | Chip enable input buffer |
KR100825001B1 (ko) * | 2002-03-14 | 2008-04-24 | 주식회사 하이닉스반도체 | 데이터 출력 버퍼 |
MXPA05006193A (es) * | 2002-12-11 | 2005-12-05 | Ferrosan As | Materiales basados en gelatina como hisopos. |
US6912171B2 (en) | 2003-02-28 | 2005-06-28 | Union Semiconductor Technology Corporation | Semiconductor device power bus system and method |
US6920076B2 (en) * | 2003-02-28 | 2005-07-19 | Union Semiconductor Technology Corporation | Interlayered power bus for semiconductor device |
JP2008021355A (ja) * | 2006-07-12 | 2008-01-31 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4527254A (en) * | 1982-11-15 | 1985-07-02 | International Business Machines Corporation | Dynamic random access memory having separated VDD pads for improved burn-in |
JPS62256296A (ja) * | 1986-04-30 | 1987-11-07 | Fujitsu Ltd | 半導体不揮発性記憶装置 |
JPH01166399A (ja) * | 1987-12-23 | 1989-06-30 | Toshiba Corp | スタティック型ランダムアクセスメモリ |
US4984211A (en) * | 1988-02-16 | 1991-01-08 | Texas Instruments Incorporated | Battery backup bus scheme for an ECL BiCMOS SRAM |
-
1990
- 1990-01-23 JP JP2012859A patent/JPH03217051A/ja active Pending
-
1991
- 1991-01-21 KR KR1019910000946A patent/KR910014940A/ko active IP Right Grant
- 1991-01-23 EP EP91100826A patent/EP0439141B1/en not_active Expired - Lifetime
- 1991-01-23 DE DE69126045T patent/DE69126045T2/de not_active Expired - Fee Related
- 1991-01-23 US US07/644,988 patent/US5040151A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69126045D1 (de) | 1997-06-19 |
EP0439141A3 (en) | 1994-09-14 |
DE69126045T2 (de) | 1998-01-08 |
EP0439141B1 (en) | 1997-05-14 |
US5040151A (en) | 1991-08-13 |
EP0439141A2 (en) | 1991-07-31 |
JPH03217051A (ja) | 1991-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940012594A (ko) | 전압 인터페이싱 버퍼 | |
KR850003610A (ko) | 반도체 메모리 장치 | |
KR910010505A (ko) | 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서 | |
KR910014940A (ko) | 반도체 기억장치 | |
KR920003656A (ko) | 집적회로 | |
KR890017702A (ko) | 반도체메모리 | |
KR960042745A (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
KR910017758A (ko) | 반도체 회로 장치 | |
KR920007187A (ko) | 반도체 기억장치 | |
KR19990057223A (ko) | 입력 버퍼들을 구비한 반도체 장치 | |
KR970013737A (ko) | 반도체 메모리장치의 데이타 출력 드라이버 | |
KR980005005A (ko) | 반도체 메모리 장치의 엑스 디코더 회로 | |
KR970063262A (ko) | 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템 | |
KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
KR980004956A (ko) | 반도체 메모리 장치의 패드 회로 | |
KR890007290A (ko) | 레벨변환기를 구비한 반도체 메모리 장치 | |
KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 | |
KR930018377A (ko) | 캐시메모리 시스템 | |
KR910007134A (ko) | 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 | |
KR940012389A (ko) | 반도체 메모리장치의 동작모드 선택회로 | |
KR940012390A (ko) | 어드레스 디코딩회로 | |
KR880000961A (ko) | 영상 기억장치 | |
KR970024473A (ko) | 다중전원을 이용한 시스템 | |
KR970024601A (ko) | 배타적 논리합 회로 | |
KR960038988A (ko) | 반도체메모리소자의 어드레스버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |