KR960038988A - 반도체메모리소자의 어드레스버퍼 - Google Patents

반도체메모리소자의 어드레스버퍼 Download PDF

Info

Publication number
KR960038988A
KR960038988A KR1019950008817A KR19950008817A KR960038988A KR 960038988 A KR960038988 A KR 960038988A KR 1019950008817 A KR1019950008817 A KR 1019950008817A KR 19950008817 A KR19950008817 A KR 19950008817A KR 960038988 A KR960038988 A KR 960038988A
Authority
KR
South Korea
Prior art keywords
signal
address
semiconductor memory
memory device
predetermined control
Prior art date
Application number
KR1019950008817A
Other languages
English (en)
Other versions
KR0145852B1 (ko
Inventor
이중화
한진만
정세진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950008817A priority Critical patent/KR0145852B1/ko
Priority to GB9605747A priority patent/GB2299883B/en
Priority to JP8090704A priority patent/JP2930905B2/ja
Priority to US08/632,594 priority patent/US5808957A/en
Publication of KR960038988A publication Critical patent/KR960038988A/ko
Application granted granted Critical
Publication of KR0145852B1 publication Critical patent/KR0145852B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 반도체메모리소자의 어드레스버퍼에 관한 것으로서, 소정의 제어신호에 응답하여 외부로부터 입력된 제1어드레스신호와 제2어드레스신호의 전송경로를 서로 전환시키는 수단을 구비한다. 상기 소정의 제어신호는 상기 제1 및 제2어드레스신호의 입력을 허락하는 신호와 상기 반도체메모리소자의 동작모드를 설정하는 신호에 관련된 신호이다.

Description

반도체메모리소자의 어드레스버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 어드레스버퍼의 회로도, 제2도는 제2도의 신호스위칭부의 일실시예를 보여주는 회로도.

Claims (7)

  1. 반도체메모리소자의 어드레스버퍼에 있어서, 소정의 제어신호에 응답하여 외부로부터 입력된 제1어드레스신호와 제2어드레스신호의 전송경로를 서로 전환시키는 수단을 구비함을 특징으로 하는 어드레스버퍼.
  2. 제1항에 있어서, 상기 소정의 제어신호가 상기 제1 및 제2어드레스신호의 입력을 허락하는 신호와 상기 반도체메모리소자의 동작모드를 설정하는 신호에 관련된 신호임을 특징으로 하는 어드레스버퍼.
  3. 반도체메모리소자의 어드레스버퍼에 있어서, 제1어드레스신호를 씨모오스레벨로 변화하는 제1입력부와, 제2어드레스신호를 씨모오스레벨로 변환하는 제2입력부와, 소정의 제어신호에 응답하여 상기 제1입력부와, 제2입력부의 출력신호의 전송경로를 서로 전환시키는 수단을 구비함을 특징으로 하는 어드레스버퍼.
  4. 제3항에 있어서, 상기 소정의 제어신호가 상기 제1 및 제2어드레스신호의 입력을 허락하는 신호와 상기 반도체메모리소자의 동작모드를 설정하는 신호에 관련된 신호임을 특징으로 하는 어드레스버퍼.
  5. 제4항에 있어서, 상기 전송경로의 각각이 상기 제1 및 제2어드레스신호의 입력을 허락하는 신호에 의해 제어되는 래치수단을 구비함을 특징으로 하는 어드레스버퍼.
  6. 외부로부터 입력된 복수개의 어드레스신호들을 씨모오스레벨로 변환하여 내부의 어드레스신호들 각각 전송하는 복수개의 어드레스버퍼들을 가지는 반도체메모리소자에 있어서, 소정의 제어신호에 응답하여 상기 복수개의 어드레스신호들의 전송경로를 서로 전환시키는 수단을 구비함을 특징으로 하는 반도체메모리소자.
  7. 제6항에 있어서, 상기 소정의 제어신호가 상기 제1 및 제2어드레스신호의 입력을 허락하는 신호와 상기 반도체메모리소자의 동작모드를 설정하는 신호에 관련된 신호임을 특징으로 하는 반도체메모리소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008817A 1995-04-14 1995-04-14 반도체메모리소자의 어드레스버퍼 KR0145852B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950008817A KR0145852B1 (ko) 1995-04-14 1995-04-14 반도체메모리소자의 어드레스버퍼
GB9605747A GB2299883B (en) 1995-04-14 1996-03-19 Address buffers
JP8090704A JP2930905B2 (ja) 1995-04-14 1996-04-12 半導体メモリのアドレスバッファ
US08/632,594 US5808957A (en) 1995-04-14 1996-04-15 Address buffers of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008817A KR0145852B1 (ko) 1995-04-14 1995-04-14 반도체메모리소자의 어드레스버퍼

Publications (2)

Publication Number Publication Date
KR960038988A true KR960038988A (ko) 1996-11-21
KR0145852B1 KR0145852B1 (ko) 1998-11-02

Family

ID=19412216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008817A KR0145852B1 (ko) 1995-04-14 1995-04-14 반도체메모리소자의 어드레스버퍼

Country Status (4)

Country Link
US (1) US5808957A (ko)
JP (1) JP2930905B2 (ko)
KR (1) KR0145852B1 (ko)
GB (1) GB2299883B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031767A (en) * 1996-09-18 2000-02-29 International Business Machines Corporation Integrated circuit I/O interface that uses excess data I/O pin bandwidth to input control signals or output status information
JP3114649B2 (ja) * 1997-04-18 2000-12-04 日本電気株式会社 ラッチ回路
KR100735024B1 (ko) * 2005-12-29 2007-07-03 삼성전자주식회사 반도체 장치의 어드레스 변환기 및 반도체 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795898A (en) * 1972-11-03 1974-03-05 Advanced Memory Syst Random access read/write semiconductor memory
US4266285A (en) * 1979-06-28 1981-05-05 Honeywell Information Systems, Inc. Row selection circuits for memory circuits
JPS57118599U (ko) * 1981-01-14 1982-07-23
JPS5954096A (ja) * 1982-09-22 1984-03-28 Hitachi Ltd ダイナミツク型ｍｏｓｒａｍ
US4821226A (en) * 1987-01-30 1989-04-11 Rca Licensing Corporation Dual port video memory system having a bit-serial address input port
JPS63201988A (ja) * 1987-02-18 1988-08-22 Ricoh Co Ltd メモリのデコ−ダ回路装置
JPH0612609B2 (ja) * 1987-03-27 1994-02-16 株式会社東芝 半導体メモリ
JPH02246516A (ja) * 1989-03-20 1990-10-02 Hitachi Ltd 半導体装置
US5191555A (en) * 1990-07-31 1993-03-02 Texas Instruments, Incorporated Cmos single input buffer for multiplexed inputs
KR930008838A (ko) * 1991-10-31 1993-05-22 김광호 어드레스 입력 버퍼
KR0137105B1 (ko) * 1993-06-17 1998-04-29 모리시다 요이치 데이터 전송회로, 데이터선 구동회로, 증폭회로, 반도체 집적회로 및 반도체 기억장치
KR0120592B1 (ko) * 1994-09-09 1997-10-20 김주용 신호 변환 장치를 갖고 있는 어드레스 입력버퍼

Also Published As

Publication number Publication date
GB2299883A (en) 1996-10-16
KR0145852B1 (ko) 1998-11-02
GB2299883B (en) 1997-06-11
JP2930905B2 (ja) 1999-08-09
US5808957A (en) 1998-09-15
JPH08293194A (ja) 1996-11-05
GB9605747D0 (en) 1996-05-22

Similar Documents

Publication Publication Date Title
JP3820559B2 (ja) 半導体装置のモードレジスターセット回路
KR910001771A (ko) 반도체 메모리 장치
KR960042413A (ko) 데이터 처리 시스템
KR960015911A (ko) 집적회로
KR970051456A (ko) Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치
KR960038988A (ko) 반도체메모리소자의 어드레스버퍼
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR970076821A (ko) 래치회로
KR20050011954A (ko) 애디티브레이턴시를 갖는 반도체 메모리 소자
KR100200501B1 (ko) 멀티플렉서
KR960042729A (ko) 메모리 장치용 멀티플렉서
KR970051396A (ko) 쉬프트 레지스터
KR970031324A (ko) 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼(Bidirectional buffer with the programmability of direction and logical functionality)
KR970051268A (ko) 반도체 메모리 장치의 내부 클럭 발생 회로
KR970055529A (ko) 메모리의 데이타 입력버퍼회로
KR970023424A (ko) 반도체 메모리 장치의 마스킹 제어회로
KR960016138A (ko) 가용성 지연회로
KR970051201A (ko) 반도체 메모리소자의 그라운드 바운스 방지회로
KR970055456A (ko) 멀티플렉서
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치
KR890012450A (ko) 논리회로
KR970024569A (ko) 시간지연회로
KR970002653A (ko) 랜덤 억세서블 fifo
KR950020708A (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee