KR20050011954A - 애디티브레이턴시를 갖는 반도체 메모리 소자 - Google Patents
애디티브레이턴시를 갖는 반도체 메모리 소자 Download PDFInfo
- Publication number
- KR20050011954A KR20050011954A KR1020030051030A KR20030051030A KR20050011954A KR 20050011954 A KR20050011954 A KR 20050011954A KR 1020030051030 A KR1020030051030 A KR 1020030051030A KR 20030051030 A KR20030051030 A KR 20030051030A KR 20050011954 A KR20050011954 A KR 20050011954A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- command
- read
- write
- cas
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2272—Latency related aspects
Abstract
본 발명은 애디티브를 갖는 카스신호의 생성 회로 면적을 줄일 수 있는 반도체 메모리 소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 버퍼링된 외부 커맨드를 입력받아 읽기 커맨드 및 쓰기 커맨드를 검출하여 읽기/쓰기커맨드신호를 생성하기 위한 제1 커맨드 디코딩 수단; 상기 버퍼링된 외부 커맨드를 입력 받아 내부커맨드신호를 출력하며, 인가된 커맨드가 쓰기 커맨드인지 읽기 커맨드인지를 판단하여 카스레이턴시인에이블신호를 생성하기 위한 제2 커맨드 디코딩수단; 상기 읽기/쓰기커맨드신호를 애디티브레이턴시에 대응하는 지연시간만큼 지연시키기 위한 제1 지연수단; 상기 제1 지연수단의 출력신호를 카스레이턴시에 대응하는 지연시간만큼 지연시켜 쓰기카스신호를 생성하기 위한 제2지연수단; 및 상기 카스레이턴시인에이블신호에 응답하여 상기 제1 지연수단의 출력신호를 읽기카스신호로서 출력하거나 상기 제2 지연수단에 전달하기 위한 스위칭수단을 구비하는 반도체 메모리 소자을 제공한다.
Description
본 발명은 반도체 설계 기술에 관한 것으로, 특히 애디티브레이턴시를 갖는 반도체 메모리 소자에 관한 것이다.
일반적으로 DDRII SDRAM에서는 외부에서 쓰기커맨드 또는 읽기커맨드가 입력되는 시점과, 이에 의해 활성화되는 쓰기카스신호 및 읽기카스신호의 활성화 시점은 다르다. 입력된 읽기 커맨드는 애디티브 레이턴시(Additive Latency)만큼 지연된 이후, 읽기카스신호를 활성화 시키며, 입력된 쓰기커맨드는 쓰기레이턴시(AL + CL(Cas Latency))만큼 지연시간 이후에, 쓰기카스신호를 활성화 시킨다.
도 1은 종래기술에 따른 카스신호 생성 경로의 회로도이다.
도 1을 참조하면, 외부 커맨드(/CS, /RAS, /CAS, /WE)를 입력 받아 내부 전압 레벨로 변환하기 위한 입력 버퍼(10)와, 입력 버퍼(10)의 출력 커맨드를 입력으로 하여 쓰기커맨드(wt) 또는 읽기커맨드(rd)를 출력하기 위한 커맨드디코더(11)와, 쓰기커맨드(wt)를 입력으로 하여 쓰기카스신호(casp_wt)를 생성하기 위한 쓰기카스신호생성부(12)와, 읽기커맨드(rd)을 입력으로 하여 읽기카스신호(casp_rd)를 생성하기 위한 읽기카스신호생성부(13)로 구성된다.
그리고 쓰기카스신호생성부(12)는 애디티브 레이턴시(AL = 0∼5) 만큼의 지연시간을 갖는 신호를 생성하기 위한 AL지연부(120)와, AL지연부(120)의 출력신호를 입력으로 하여 카스레이턴시(CL = 0∼5) 만큼의 지연시간을 갖도록 하여 쓰기카스신호(casp_wt)를 생성하기 위한 CL지연부(121)로 구성되며, 읽기카스신호생성부(13)는 애디티브 레이턴시(AL = 0∼5) 만큼의 지연시간을 갖도록 하여 읽기카스신호(casp_rd)를 생성하기 위한 AL지연부(130)로 구성된다.
참고적으로 읽기카스신호생성부(12) 및 쓰기카스신호생성부(13)는 지연을 위한 다수개의 D-플립플롭 소자로 구현되는 것이 바람직하다.
다음으로 종래기술에 따른 카스신호생성 경로의 회로도의 동작을 살펴보도록 한다.
먼저, 외부 커맨드(/CS, /RAS, /CAS, /WE)는 입력버퍼(10)를 통해 내부 전압레벨로 변환되어 커맨드 디코더(11)에서 읽기커맨드(rd) 또는 쓰기커맨드(wt)로 출력된다. 이어 읽기커맨드(rd)가 활성화된 경우에는 읽기카스신호생성부(13)의 AL지연부(130)를 통해 애디티브레이턴시(AL = 0∼5) 만큼의 지연시간을 갖는 읽기카스신호(casp_rd)가 생성되며, 쓰기커맨드(wt)가 활성화된 경우에는 쓰기카스신호 생성부(12)의 AL지연부(120) 및 CL지연부(121)를 통해 쓰기레이턴시 만큼의 지연시간을 갖는 쓰기카스신호(casp_wt)가 생성된다.
한편, 읽기카스신호생성부(12) 및 쓰기카스신호생성부(13)를 보면, 동일한 소자로 구성된 AL지연부(120 및 130)를 갖고 있음을 알 수 있으며, 이는 동일한 기능 및 소자를 갖고 있는 블럭으로 면적 측면에서의 손실이 된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 애디티브를 갖는 카스신호의 생성회로의 면적을 줄일 수 있는 반도체 메모리 소자를 제공하는데 목적이 있다.
도 1은 종래기술에 따른 카스신호 생성 경로의 회로도.
도 2는 본 발명의 일 실시예에 따른 카스신호 생성 경로의 회로도.
* 도면의 주요 부분에 대한 설명
21 : AL지연부 23 : CL지연부
22 : 스위칭부 24 : 프리디코더
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체 메모리 소자는, 버퍼링된 외부 커맨드를 입력받아 읽기 커맨드 및 쓰기 커맨드를 검출하여 읽기/쓰기커맨드신호를 생성하기 위한 제1 커맨드 디코딩 수단; 상기 버퍼링된 외부 커맨드를 입력 받아 내부커맨드신호를 출력하며, 인가된 커맨드가 쓰기 커맨드인지 읽기 커맨드인지를 판단하여 카스레이턴시인에이블신호를 생성하기 위한 제2 커맨드 디코딩수단; 상기 읽기/쓰기커맨드신호를 애디티브레이턴시에 대응하는 지연시간만큼 지연시키기 위한 제1 지연수단; 상기 제1 지연수단의 출력신호를 카스레이턴시에 대응하는 지연시간만큼 지연시켜 쓰기카스신호를 생성하기 위한 제2지연수단; 및 상기 카스레이턴시인에이블신호에 응답하여 상기 제1 지연수단의 출력신호를 읽기카스신호로서 출력하거나 상기 제2 지연수단에 전달하기 위한 스위칭수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 카스신호 생성 경로의 회로도이다.
도 2을 참조하면, 외부 커맨드(/CS, /RAS, /CAS, /WE)를 입력 받아 내부전압 레벨로 변화시키기 위한 입력버퍼(10)와, 버퍼링된 외부 커맨드를 입력받아 읽기커맨드(rd) 또는 쓰기커맨드(wt)를 검출하여 읽기/쓰기커맨드신호(rd_wt)를 생성하기 위한 프리디코더(24)와, 버퍼링된 외부 커맨드를 입력받아 내부 커맨드신호를 출력하고 입력된 커맨드가 쓰기커맨드(wt)인 경우에 CL인에이블신호(CL_en)를 생성하기 위한 커맨드디코더(11)와, 읽기/쓰기커맨드신호(rd_wt)를 입력으로 하여 애디티브레이턴시(AL = 0∼5) 만큼의 지연시간 이후 읽기/쓰기AL신호(AL_rd_wt)를 생성하기 위한 AL지연부(21)와, CL인에이블신호(CL_en)에 제어받아읽기/쓰기AL신호(AL_rd_wt)를 읽기카스신호(casp_rd)로 출력하거나 또는 쓰기AL신호(AL_wt)로 출력하기 위한 스위칭부(22)와, 쓰기AL신호(AL_wt)를 입력으로 하여 카스레이턴시(CL = 0∼5) 만큼의 지연시간 이후에 쓰기카스신호(casp_wt)를 생성하기 위한 CL지연부(23)를 구비한다.
그리고 스위칭부(22)는 CL인에이블신호(CL_en)의 비활성화에 응답하여 읽기/쓰기AL신호(AL_rd_wt)를 읽기카스신호(casp_rd)로 출력하기 위한 트랜스퍼 게이트(220)와, CL인에이블신호(CL_en)의 활성화에 응답하여 읽기/쓰기AL신호(AL_rd_wt)를 쓰기AL신호(AL_wt)로 출력하기 위한 트랜스퍼게이트(221)로 구성된다.
다음으로, 본 발명의 일 실시예에 따른 카스신호생성 경로의 회로의 동작을 살펴보도록 한다.
먼저, 외부 커맨드(/CS, /RAS, /CAS, /WE)는 입력버퍼(10)를 통해 내부 전압레벨로 변환되어 프리디코더(24)에서 읽기커맨드 또는 쓰기커맨드인 경우 읽기/쓰기커맨드신호(rd_wt)가 출력된다. 이어 AL지연부(21)는 읽기/쓰기커맨드신호(rd_wt)를 입력으로 하여 애디티브레이턴시(AL = 0∼5) 만큼의 지연시간 이후에 읽기쓰기AL신호(AL_rd_wt)를 생성하며, 커맨드디코더(11)는 입력버퍼의 출력신호를 입력으로 하여 읽기커맨드인 경우에는 CL인에이블신호(CL_en)를 비활성화 시키며, 쓰기커맨드인 경우에는 CL인에이블신호(CL_en)를 활성화 시킨다. 이어 스위칭부(22)는 CL인에이블신호(CL_en)의 비활성화시에는 읽기쓰기AL신호(AL_rd_wt)를 읽기카스신호(casp_rd)로 출력하고,CL인에이블신호(CL_en)의 활성화시에는 쓰기AL신호(AL_wt)로써 출력하여 CL지연부(23)에서는 쓰기AL신호(AL_wt)를 입력으로 하여 카스레이턴시(CL = 0∼5) 만큼의 지연시간 이후에 쓰기카스신호(casp_wt)를 출력한다.
전술한 본 발명의 일 실시예에 따르면, 카스신호 생성 경로의 회로 면적을 줄일 수 있다. 이는 외부 커맨드가 입력되면, 이를 읽기커맨드 또는 쓰기커맨드인지 여부만을 판별하여 애디티브레이턴시만큼의 지연시간을 갖는 신호를 생성하고, 이후에 쓰기커맨드인지를 판별하여 쓰기커맨드 시에는 카스레이턴시 만큼의 지연시간을 추가적으로 주므로써, 읽기카스신호 및 쓰기카스신호를 생성하기 때문에 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 입력된 커맨드가 갖는 동일한 애디티브 레이턴시 경로를 줄일 수 있어, 면적이 줄어든다.
Claims (2)
- 버퍼링된 외부 커맨드를 입력받아 읽기 커맨드 및 쓰기 커맨드를 검출하여 읽기/쓰기커맨드신호를 생성하기 위한 제1 커맨드 디코딩 수단;상기 버퍼링된 외부 커맨드를 입력 받아 내부커맨드신호를 출력하며, 인가된 커맨드가 쓰기 커맨드인지 읽기 커맨드인지를 판단하여 카스레이턴시인에이블신호를 생성하기 위한 제2 커맨드 디코딩수단;상기 읽기/쓰기커맨드신호를 애디티브레이턴시에 대응하는 지연시간만큼 지연시키기 위한 제1 지연수단;상기 제1 지연수단의 출력신호를 카스레이턴시에 대응하는 지연시간만큼 지연시켜 쓰기카스신호를 생성하기 위한 제2지연수단; 및상기 카스레이턴시인에이블신호에 응답하여 상기 제1 지연수단의 출력신호를 읽기카스신호로서 출력하거나 상기 제2 지연수단에 전달하기 위한 스위칭수단을 구비하는 반도체 메모리 소자.
- 제1항에 있어서,상기 스위칭수단은,상기 카스레이턴시인에이블신호에 제어 받아 상기 제1 지연수단의 출력신호를 상기 읽기카스신호로서 출력하기 위한 제1 트랜스퍼 게이트와,상기 제1 트랜스퍼 게이트와 다른 극성의 상기 카스레이턴시인에이블신호에 제어 받아 상기 제1 지연수단의 출력신호를 상기 제2 지연수단에 전달하기 위한 제2 트랜스퍼 게이트를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051030A KR100543916B1 (ko) | 2003-07-24 | 2003-07-24 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051030A KR100543916B1 (ko) | 2003-07-24 | 2003-07-24 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050011954A true KR20050011954A (ko) | 2005-01-31 |
| KR100543916B1 KR100543916B1 (ko) | 2006-01-23 |
Family
ID=37223875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030051030A KR100543916B1 (ko) | 2003-07-24 | 2003-07-24 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543916B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605572B1 (ko) * | 2005-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
| KR100799124B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 동기식 반도체 메모리 소자 및 그의 구동방법 |
| KR100861309B1 (ko) * | 2007-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 애디티브 레이턴시를 갖는 반도체 메모리 장치 |
| US7590013B2 (en) | 2006-07-07 | 2009-09-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having variable additive latency |
| US7609584B2 (en) | 2005-11-19 | 2009-10-27 | Samsung Electronics Co., Ltd. | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
-
2003
- 2003-07-24 KR KR1020030051030A patent/KR100543916B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605572B1 (ko) * | 2005-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
| US7263008B2 (en) | 2005-06-30 | 2007-08-28 | Hynix Semiconductor Inc. | Semiconductor memory device for securing a stable operation at a high speed operation |
| US7609584B2 (en) | 2005-11-19 | 2009-10-27 | Samsung Electronics Co., Ltd. | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
| US7911862B2 (en) | 2005-11-19 | 2011-03-22 | Samsung Electronics Co., Ltd. | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
| KR100799124B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 동기식 반도체 메모리 소자 및 그의 구동방법 |
| US7558932B2 (en) | 2006-06-30 | 2009-07-07 | Hynix Semiconductor Inc. | Semiconductor memory device and method for operating the same |
| US7590013B2 (en) | 2006-07-07 | 2009-09-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having variable additive latency |
| KR100861309B1 (ko) * | 2007-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 애디티브 레이턴시를 갖는 반도체 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100543916B1 (ko) | 2006-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100567065B1 (ko) | 메모리 장치용 입력 회로 | |
| KR20020031853A (ko) | Ｊｅｄｅｃ 규격의 포스티드 카스 기능을 가지는 동기식반도체 메모리 장치 | |
| KR100230415B1 (ko) | 동기식 반도체 메모리장치의 칼럼 선택라인 제어회로 및 제어방법 | |
| KR100358121B1 (ko) | 반도체장치의 신호 입력회로 | |
| KR100748461B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 및 방법 | |
| KR100543916B1 (ko) | 애디티브레이턴시를 갖는 반도체 메모리 소자 | |
| KR100853469B1 (ko) | 반도체 메모리장치 | |
| KR19980030999A (ko) | 동기식 메모리장치의 내부 클락 발생기 | |
| KR970029812A (ko) | 컬럼 선택 신호 제어회로 | |
| US6011745A (en) | Semiconductor memory system with bank switching control | |
| KR20030039179A (ko) | 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치 | |
| US7120083B2 (en) | Structure and method for transferring column address | |
| KR100870426B1 (ko) | 내부 제어신호 생성장치를 구비하는 반도체메모리소자 | |
| KR20020032081A (ko) | 글로벌 입·출력라인 선택장치 | |
| KR100712998B1 (ko) | 버퍼 | |
| US7535774B2 (en) | Circuit for generating an internal enabling signal for an output buffer of a memory | |
| KR100335976B1 (ko) | 2개또는그이상의메모리블록을가진반도체기억장치및데이터판독방법 | |
| US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
| KR100668747B1 (ko) | 데이터 입출력 장치 | |
| KR20010001968A (ko) | 반도체 메모리 장치의 어드레스 버퍼 | |
| KR20000038480A (ko) | 칩 면적이 작고 전력소모가 적은 데이터 출력버퍼 제어회로 및이를 구비하는 이중 데이터율 동기식 디램 | |
| KR20210136277A (ko) | 클럭 생성을 제어하는 전자장치 | |
| KR100583101B1 (ko) | 반도체 메모리 장치의 출력 제어 회로 | |
| KR101034602B1 (ko) | 반도체 메모리 장치 | |
| KR970055529A (ko) | 메모리의 데이타 입력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |