KR100668747B1 - 데이터 입출력 장치 - Google Patents

데이터 입출력 장치 Download PDF

Info

Publication number
KR100668747B1
KR100668747B1 KR1020050027750A KR20050027750A KR100668747B1 KR 100668747 B1 KR100668747 B1 KR 100668747B1 KR 1020050027750 A KR1020050027750 A KR 1020050027750A KR 20050027750 A KR20050027750 A KR 20050027750A KR 100668747 B1 KR100668747 B1 KR 100668747B1
Authority
KR
South Korea
Prior art keywords
signal
data
input
buffer
output
Prior art date
Application number
KR1020050027750A
Other languages
English (en)
Other versions
KR20060105924A (ko
Inventor
지성수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050027750A priority Critical patent/KR100668747B1/ko
Publication of KR20060105924A publication Critical patent/KR20060105924A/ko
Application granted granted Critical
Publication of KR100668747B1 publication Critical patent/KR100668747B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 출력 데이터의 유효구간을 정의하기 위한 제 1 유효구간 정의신호를 생성하는 유효구간 정의신호 생성부와; 상기 출력 데이터를 입력받아 동작하되, 상기 출력 데이터가 로우레벨인 경우에는 상기 출력데이터를 전송하고, 상기 출력 데이터가 하이레벨인 경우에는 어떤 신호도 출력하지 않는 데이터 전송부와; 상기 데이터 전송부로부터의 신호를 버퍼링하여 출력하는 출력버퍼를 포함하는 데이터 출력부와:
입력 데이터를 버퍼링하여 출력하는 입력 버퍼와; 입력 데이터의 유효구간을 정의하기 위한 제 2 유효구간 정의신호를 외부로부터 입력받아, 상기 제 2 유효구간 정의신호가 인에이블되는 구간에 대해서만 동작하도록 상기 입력 버퍼를 제어하는 버퍼 제어부와; 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 없는 경우에는 상기 입력데이터를 하이레벨인 것으로 인식하고, 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 있는 경우에는 상기 입력데이터를 로우레벨인 것으로 인식하는 신호 인식부를 포함하는 데이터 입력부를 포함하여 구성되는 데이터 입출력장치.
데이터 입출력 장치

Description

데이터 입출력 장치{Data Input/Output Device}
도 1은 본 발명에 의한 일 실시예에 따른 데이터 입출력 장치의 구성을 도시한 것이다.
도 2는 본 발명에 의한 데이터 입출력 장치에 사용되는 유효구간 정의신호 생성부의 구성을 도시한 것이다.
도 3은 본 발명에 의한 데이터 입출력 장치에 사용되는 데이터 전송부의 구성을 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 데이터 출력부 110 : 유효구간 정의신호 생성부
120 : 데이터 전송부 130 : 출력 버퍼
200 : 데이터 입력부 210 : 입력버퍼
220 : 버퍼 제어부 230 : 신호 인식부
231 : 래치부 240 : 전송게이트
본 발명은 데이터 입출력장치에 관한 것으로, 더욱 구체적으로는 데이터의 출력시에는 데이터 유효구간에 대응하는 출력 데이터가 하이레벨인 경우 어떠한 신호도 출력하지 않으며, 데이터의 입력시에는 데이터 유효구간에 대응하여 입력되는 신호가 없는 경우에는 하이레벨의 데이터로 인식함으로써, 출력 버퍼 등에서 하이레벨의 데이터를 처리함으로 인해 발생될 수 있는 전류의 과다한 소모를 방지할 수 있도록 하는 데이터 입출력장치에 관한 것이다.
현재 모든 전자부품에서 요구되고 있는 전반적인 기술적 추세는 저전력화, 고성능화 및 대용량 데이터의 처리화 등이라고 할 수 있다. 그런데, 대용량의 데이터를 처리할 수 있도록 하는 것에 대한 소비자의 요구는 그 처리 용량의 증가에 따른 소비 전류의 증가로 이어지고 있는 것이 현실이다.
즉, 한꺼번에 많은 양의 데이터를 처리하기 위해서는 그에 따른 입출력 버퍼의 용량도 함께 증가할 수 밖에 없는데, 특히 데이터 출력 버퍼의 경우 반도체 장치 등을 포함한 전자제품 내에서 상당히 큰 면적을 차지하고 있을 뿐만 아니라 x16, x32, x64...등의 데이터 버스 구조를 취하고 있기 때문에, 데이터 출력 버퍼가 소비하는 전류 소모량은 실제 전자제품에서 상당한 비중을 차지하고 있다. 그리고, 이러한 전류소모량의 상당 부분은 하이레벨인 데이터를 외부전압(VDD) 레벨 등으로 구동함에 기인하고 있다.
종래의 입출력 장치에서는 로우레벨 뿐만 아니라 하이레벨의 데이터에 대해서도 동일하게 입출력 버퍼를 동작시킴으로 인하여 상기와 같은 전류의 과다한 소모를 막을 수 없었고, 이에 따라 데이터 처리의 대용량화 및 제품의 저전력화라는 두가지의 과제를 동시에 만족시키지 못한다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 종래 데이터 입출력 장치에 있어 데이터의 정상적인 출력 또는 입력이 가능하면서도 출력 버퍼 등에서 하이레벨의 데이터를 처리함에 있어 전류의 과다한 소모가 발생하지 않도록 하는 데이터 입출력장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 입력 데이터를 버퍼링하여 출력하는 입력 버퍼와; 입력 데이터의 유효구간을 정의하기 위한 유효구간 정의신호를 외부로부터 입력받아, 상기 유효구간 정의신호가 인에이블되는 구간에 대해서만 동작하도록 상기 입력 버퍼를 제어하는 버퍼 제어부와; 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 없는 경우에는 상기 입력데이터를 하이레벨인 것으로 인식하고, 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 있는 경우에는 상기 입력데이터를 로우레벨인 것으로 인식하는 신호 인식부를 포함하여 구성되는 데이터 입력장치를 제공한다.
또한, 본 발명은 출력 데이터의 유효구간을 정의하기 위한 유효구간 정의신호를 생성하는 유효구간 정의신호 생성부와; 상기 출력 데이터를 입력받아 동작하되, 상기 출력 데이터가 로우레벨인 경우에는 상기 출력데이터를 전송하고, 상기 출력 데이터가 하이레벨인 경우에는 어떤 신호도 출력하지 않는 데이터 전송부와; 상기 데이터 전송부로부터의 신호를 버퍼링하여 출력하는 출력버퍼를 포함하여 구성되는 데이터 출력장치를 제공한다.
아울러, 본 발명은 출력 데이터의 유효구간을 정의하기 위한 제 1 유효구간 정의신호를 생성하는 유효구간 정의신호 생성부와; 상기 출력 데이터를 입력받아 동작하되, 상기 출력 데이터가 로우레벨인 경우에는 상기 출력데이터를 전송하고, 상기 출력 데이터가 하이레벨인 경우에는 어떤 신호도 출력하지 않는 데이터 전송부와; 상기 데이터 전송부로부터의 신호를 버퍼링하여 출력하는 출력버퍼를 포함하는 데이터 출력부와:
입력 데이터를 버퍼링하여 출력하는 입력 버퍼와; 입력 데이터의 유효구간을 정의하기 위한 제 2 유효구간 정의신호를 외부로부터 입력받아, 상기 제 2 유효구간 정의신호가 인에이블되는 구간에 대해서만 동작하도록 상기 입력 버퍼를 제어하는 버퍼 제어부와; 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 없는 경우에는 상기 입력데이터를 하이레벨인 것으로 인식하고, 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 있는 경우에는 상기 입력데이터를 로우레벨인 것으로 인식하는 신호 인식부를 포함하는 데이터 입력부를 포함하여 구성되는 데이터 입출력장치를 제공한다.
본 발명에서, 상기 유효구간 정의신호 생성부는 리드 명령의 입력에 응답하여 소정 인에이블 구간을 갖는 상기 제 1 유효구간 정의신호를 출력하는 것을 특징으로 한다.
본 발명에서, 상기 유효구간 정의신호 생성부는 리드 명령에 응답하여 제 1 노드를 풀-업구동하는 제 1 풀-업소자와, 상기 리드 명령을 소정시간 지연시킨 후 반전시킨 신호에 응답하여 상기 제 1 노드를 풀-다운구동하는 풀-다운소자와, 상기 제 1 노드의 신호를 래치시켜 출력하는 래치부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 데이터 전송부는 상기 출력 데이터를 소정시간 지연시켜 출력하는 지연부와; 상기 출력데이터에 응답하여 상기 지연부로부터의 신호를 전송하되, 상기 출력 데이터가 로우레벨인 경우에만 턴-온되는 전송게이트를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 버퍼 제어부는 상기 제 2 유효구간 정의신호를 반전버퍼링하여 출력하는 것을 특징으로 한다.
본 발명에서, 상기 입력버퍼는 상기 버퍼 제어부로부터의 신호가 로우레벨인 구간에서만 인에이블되어 동작하는 반전버퍼를 포함하는 것을 특징으로 한다.
본 발명에서, 상기 신호 인식부는 상기 입력버퍼로부터의 신호를 버퍼링하여 제 2 노드로 출력하는 제 1 버퍼와, 접지전압에 응답하여 제 2 노드를 풀-업구동하는 제 2 풀-업소자를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 제 1 버퍼는 반전버퍼인 것이 바람직하다.
본 발명에서, 상기 제 2 유효구간 정의신호에 응답하여 상기 신호 인식부로부터의 신호를 전송하는 전송게이트를 더 포함하는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명에 의한 일 실시예에 따른 데이터 입출력 장치의 구성을, 도 2는 본 발명에 의한 데이터 입출력 장치에 사용되는 유효구간 정의신호 생성부의 구성을, 도 3은 본 발명에 의한 데이터 입출력 장치에 사용되는 데이터 전송부의 구성을 도시한 것으로서, 이를 참조하여 본 발명을 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 본 발명에 따른 데이터 입출력 장치는 출력 데이터(GIO<0:15>)의 유효구간을 정의하기 위한 유효구간 정의신호(data_valid)를 생성하는 유효구간 정의신호 생성부(110)와; 상기 출력 데이터(GIO<0:15>)를 입력받아 동작하되, 상기 출력 데이터(GIO<0:15>)가 로우레벨인 경우에는 출력데이터(GIO<0:15>)를 전송하고, 출력 데이터(GIO<0:15>)가 하이레벨인 경우에는 어떤 신호도 출력하지 않는 데이터 전송부(120)와; 데이터 전송부(120)로부터의 신호를 버퍼링하여 출력하는 출력버퍼(130)를 포함하는 데이터 출력부(100)와:
입력 데이터(DQ<0:15>)를 버퍼링하여 출력하는 입력 버퍼(210)와; 입력 데이터(DQ<0:15>)의 유효구간을 정의하기 위한 유효구간 정의신호(data_valid)를 외부 로부터 입력받아, 유효구간 정의신호(data_valid)가 인에이블되는 구간에 대해서만 동작하도록 상기 입력 버퍼(210)를 제어하는 버퍼 제어부(220)와; 상기 유효구간 동안 상기 입력버퍼(210)로부터 신호의 입력이 없는 경우에는 상기 입력데이터(DQ<0:15>)를 하이레벨인 것으로 인식하고, 상기 유효구간 동안 상기 입력버퍼(210)로부터 신호의 입력이 있는 경우에는 상기 입력데이터(DQ<0:15>)를 로우레벨인 것으로 인식하는 신호 인식부(230)를 포함하는 데이터 입력부(200)를 포함하여 구성된다.
도 2에 도시된 바와 같이, 유효구간 정의신호 생성부(110)는 리드 명령(read)에 응답하여 노드(A)를 풀-업구동하는 PMOS(P11)와, 상기 리드 명령(read)을 소정시간 지연시킨 후 반전시킨 신호에 응답하여 노드(A)를 풀-다운구동하는 NMOS(N11)와, 노드(A)의 신호를 래치시켜 출력하는 래치부(112)를 포함하여 구성된다. 그리고, 도 3에 도시된 바와 같이, 상기 데이터 전송부(120)는 상기 출력 데이터(GIO<0:15>)를 소정시간 지연시켜 출력하는 지연부(121)와; 출력데이터(GIO<0:15>)에 응답하여 지연부(121)로부터의 신호를 전송하되, 상기 출력 데이터(GIO<0:15>)가 로우레벨인 경우에만 턴-온되는 전송게이트(TG11)를 포함하여 구성된다.
도 1에 도시된 바와 같이, 상기 신호 인식부(230)는 입력버퍼(210)로부터의 신호를 반전버퍼링하여 노드(B)로 출력하는 인버터(IV21)와, 접지전압(VSS)에 응답하여 노드(B)를 풀-업구동하는 PMOS(P21)와, 노드(B)의 신호를 반전버퍼링하여 출력하는 인버터(IV22)와, 상기 인버터(IV22)로부터의 신호를 반전 래치시키는 래치 부(231)를 포함하여 구성된다.
이와 같이 구성된 본 실시예의 동작을 도 1 내지 도 3을 참조하여 구체적으로 살펴보되, 데이터의 출력 동작과 입력 동작으로 구분하여 설명한다.
먼저, 데이터 출력부(100)의 동작을 도 1을 참조하여 설명한다. 도시된 바와 같이, 데이터 전송부(120)는 출력 데이터(GIO<0:15>)를 입력받아 동작하되, 상기 출력 데이터(GIO<0:15>)가 로우레벨인 경우에는 출력데이터(GIO<0:15>)를 전송하고, 출력 데이터(GIO<0:15>)가 하이레벨인 경우에는 어떤 신호도 출력하지 않는다. 도 3을 참조하여 이를 더 구체적으로 살펴 보면, 글로벌 입출력 라인을 통하여 전송되어 온 출력 데이터(GIO<0:15>)가 로우레벨인 경우에는 전송게이트(TG11)는 턴-온되므로, 출력 데이터(GIO<0:15>)는 지연부(121)에 의하여 소정시간 지연된 후 전송게이트(TG11)를 통하여 출력된다. 반면, 출력 데이터(GIO<0:15>)가 하이레벨인 경우에는 전송게이트(TG11)는 턴-오프되므로, 전송게이트(TG11)는 어떠한 신호도 출력하지 않는다.
그리고, 상기 데이터 전송부(120)로부터 출력된 신호는 출력버퍼(130)에 의하여 버퍼링된 후 신호(DQ<0:15>)의 형태로 외부장치(300)로 출력된다.
한편, 유효구간 정의신호 생성부(110)는 출력 데이터(GIO<0:15>)의 유효구간을 정의하기 위한 유효구간 정의신호(data_valid)를 생성한다. 도 2를 참조하여 이를 더 구체적으로 살펴 보면, 리드 명령(read)이 도시된 바와 같이 소정구간 로우레벨로 인에이블되어 입력되면, PMOS(P11)는 턴-온되어 노드(A)를 하이레벨로 풀- 업구동한 후 턴-오프된다. 그리고, 노드(A)의 하이레벨 신호는 인버터 래치(IV12, IV13)와 인버터(IV14)로 구성된 래치부(112)에 의하여 래치되어 출력된다. 이어서, 상기 리드명령(read)이 로우레벨로 인가된 후 지연부(111)에 의한 지연시간이 경과하게 되면, NMOS(N11)는 인버터(IV11)로부터 하이레벨의 신호를 인가받아 턴-온되어 노드(A)를 로우레벨로 풀-다운구동한 후 턴-오프된다. 그리고, 노드(A)의 로우레벨 신호는 래치부(112)에 의하여 래치되어 출력된다. 결국, 유효구간 정의신호 생성부(110)는 리드명령(read)을 입력받아 상기 지연부(111)에 의해 설정되는 소정 구간 동안 인에이블되는 유효구간 정의신호(data_valid)를 생성하며, 이 유효구간 정의신호(data_valid)는 출력 데이터(GIO<0:15>)의 유효구간을 정의하는 신호가 된다.
따라서, 데이터 출력부(100)는 상기 출력버퍼(130)로부터 출력되는 신호(DQ<0:15>)와 함께 유효구간 정의신호(data_valid)를 외부장치(300)로 출력한다. 이 때, 상기에서 알 수 있는 바와 같이 본 실시예에서는 출력버퍼(130)는 데이터 전송부(120)로부터 로우레벨의 신호만을 전송받아 버퍼링을 수행하고, 하이레벨의 신호는 전송받지 않으므로, 종래 출력장치에서 하이레벨의 데이터를 버퍼링하여 출력함에 따른 과다한 전류소모는 발생하지 않는다.
다음으로, 데이터 입력부(200)의 동작을 도 1을 참조하여 설명한다. 도시된 바와 같이, 입력 버퍼(210)는 버퍼제어부(220)에 의해 제어되어 입력 데이터(DQ<0:15>)를 반전 버퍼링하여 출력한다. 이 때, 버퍼제어부(220)는 입력 데이터 (DQ<0:15>)의 유효구간을 정의하기 위한 유효구간 정의신호(data_valid)를 외부로부터 입력받아, 상기 유효구간 동안에만 상기 입력버퍼(210)가 버퍼링을 수행하도록 한다. 특히, 본 실시예에서는 버퍼제어부(220)로서 유효구간 정의신호(data_valid)를 반전시켜 출력하는 반전버퍼를 사용하며, 이에 따라 입력버퍼(210)는 상기 버퍼제어부(210)로부터의 유효구간 정의신호(data_valid)의 반전신호에 응답하여 유효구간 정의신호(data_valid)가 인에이블되는 구간 동안에만 동작을 수행한다. 결국, 입력버퍼(210)는 상기 유효구간 동안에 입력된 입력 데이터(DQ<0:15>)를 정상적인 데이터로 인정하여 버퍼링하여 신호 인식부(230)로 출력한다.
이어서, 신호 인식부(230)는 상기 입력버퍼(210)로부터 신호의 입력이 없는 경우에는 상기 입력데이터(DQ<0:15>)를 하이레벨인 것으로 인식하고, 입력버퍼(210)로부터 신호의 입력이 있는 경우에는 상기 입력데이터(DQ<0:15>)를 로우레벨인 것으로 인식하여 전송게이트(240)로 출력한다. 이를 더 구체적으로 살펴 보면, 먼저 입력 데이터(DQ<0:15>)로 아무런 신호도 입력되지 않은 경우, 즉 입력버퍼(210)로부터 아무런 신호도 입력되지 않는 경우에는, 노드(B)는 PMOS(P21)에 의하여 풀-업구동되어 하이레벨의 상태에 있다. 그리고, 상기 하이레벨의 신호는 인버터(IV22)와 래치부(231)에 의하여 래치된 후 전송게이트(240)로 전송된다.
반면, 입력 데이터(DQ<0:15>)가 로우레벨로 입력된 경우, 즉 입력버퍼(210)로부터 하이레벨의 신호가 출력되는 경우에는 인버터(IV21)에 의하여 노드(B)는 로우레벨이 된다. 여기서, PMOS(P21)는 구동력이 상대적으로 작은 것을 사용한다. 따라서, 비록 게이트로 접지전압(VSS)을 인가받아 PMOS(P21)는 계속 턴-온상태에 있 기는 하나, PMOS(P21)보다 구동력이 더 큰 인버터(IV21)로부터 로우레벨의 신호가 출력되면, 노드(B)는 로우레벨로 천이된다. 그리고, 상기 로우레벨의 신호는 인버터(IV22)와 래치부(231)에 의하여 래치된 후 전송게이트(240)로 전송된다. 따라서, 신호 인식부(230)는 입력버퍼(210)로부터 신호의 입력이 없는 경우에는 하이레벨의 신호를 출력하고, 입력버퍼(210)로부터 신호의 입력이 있는 경우에는 로우레벨의 신호를 출력한다.
마지막으로, 전송게이트(240)는 유효구간 정의신호(data_valid)에 응답하여 신호 인식부(230)로부터의 신호를 전송한다. 즉, 유효구간 정의신호(data_valid)가 하이레벨로 인에이블되는 구간 동안 전송게이트(240)는 턴-온되어 신호 인식부(230)로부터의 신호를 신호(GIO<0:15>)의 형태로 전송한다.
이와 같이, 본 발명에 따른 입출력 장치는 데이터의 출력시에는 데이터 유효구간에 대응하는 출력 데이터가 하이레벨인 경우 어떠한 신호도 출력하지 않으며, 데이터의 입력시에는 데이터 유효구간에 대응하여 입력되는 신호가 없는 경우 하이레벨의 데이터로 인식함으로써, 데이터의 정상적인 처리가 가능하면서도 출력 버퍼 등에서 하이레벨의 데이터를 처리함으로 인해 발생될 수 있는 전류의 과다한 소모를 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 데이터 입출력 장치는 데이터의 출 력시에는 데이터 유효구간에 대응하는 출력 데이터가 하이레벨인 경우 어떠한 신호도 출력하지 않으며, 데이터의 입력시에는 데이터 유효구간에 대응하여 입력되는 신호가 없는 경우 하이레벨의 데이터로 인식함으로써, 출력 버퍼 등에서 하이레벨의 데이터를 처리함으로 인해 발생될 수 있는 전류의 과다한 소모를 방지할 수 있는 효과를 가진다.

Claims (19)

  1. 입력 데이터를 버퍼링하여 출력하는 입력 버퍼와;
    입력 데이터의 유효구간을 정의하기 위한 유효구간 정의신호를 외부로부터 입력받아, 상기 유효구간 정의신호가 인에이블되는 구간에 대해서만 동작하도록 상기 입력 버퍼를 제어하는 버퍼 제어부와;
    상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 없는 경우에는 상기 입력데이터를 하이레벨인 것으로 인식하고, 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 있는 경우에는 상기 입력데이터를 로우레벨인 것으로 인식하는 신호 인식부를 포함하여 구성되는 데이터 입력장치.
  2. 제 1항에 있어서,
    상기 버퍼 제어부는 상기 유효구간 정의신호를 반전버퍼링하여 출력하는 것을 특징으로 하는 데이터 입력장치.
  3. 제 2항에 있어서,
    상기 입력버퍼는 상기 버퍼 제어부로부터의 신호가 로우레벨인 구간에서만 인에이블되어 반전버퍼링 동작을 수행하는 것을 특징으로 하는 데이터 입력장치.
  4. 제 1 항에 있어서,
    상기 신호 인식부는
    상기 입력버퍼로부터의 신호를 버퍼링하여 제 1 노드로 출력하는 제 1 버퍼와,
    접지전압에 응답하여 제 1 노드를 풀-업구동하는 풀-업소자를 포함하여 구성되는 데이터 입력장치.
  5. 제 4항에 있어서,
    상기 제 1 버퍼는 반전버퍼인 데이터 입력장치.
  6. 제 1 항에 있어서,
    상기 유효구간 정의신호에 응답하여 상기 신호 인식부로부터의 신호를 전송하는 전송게이트를 더 포함하는 데이터 입력장치.
  7. 출력 데이터의 유효구간을 정의하기 위한 유효구간 정의신호를 생성하는 유 효구간 정의신호 생성부와;
    상기 출력 데이터를 입력받아 동작하되, 상기 출력 데이터가 로우레벨인 경우에는 상기 출력데이터를 전송하고, 상기 출력 데이터가 하이레벨인 경우에는 어떤 신호도 출력하지 않는 데이터 전송부와;
    상기 데이터 전송부로부터의 신호를 버퍼링하여 출력하는 출력버퍼를 포함하여 구성되는 데이터 출력장치.
  8. 제 7 항에 있어서,
    상기 유효구간 정의신호 생성부는 리드 명령(read command)의 입력에 응답하여 소정 인에이블 구간을 갖는 상기 유효구간 정의신호를 출력하는 것을 특징으로 하는 데이터 출력장치.
  9. 제 8 항에 있어서,
    상기 유효구간 정의신호 생성부는 리드 명령에 응답하여 제 2 노드를 풀-업구동하는 풀-업소자와,
    상기 리드 명령을 소정시간 지연시킨 후 반전시킨 신호에 응답하여 상기 제 2 노드를 풀-다운구동하는 풀-다운소자와,
    상기 제 2 노드의 신호를 래치시켜 출력하는 래치부를 포함하여 구성되는 데 이터 출력장치.
  10. 제 7항에 있어서,
    상기 데이터 전송부는
    상기 출력 데이터를 소정시간 지연시켜 출력하는 지연부와;
    상기 출력데이터에 응답하여 상기 지연부로부터의 신호를 전송하되, 상기 출력 데이터가 로우레벨인 경우에만 턴-온되는 전송게이트를 포함하여 구성되는 데이터 출력장치.
  11. 출력 데이터의 유효구간을 정의하기 위한 제 1 유효구간 정의신호를 생성하는 유효구간 정의신호 생성부와;
    상기 출력 데이터를 입력받아 동작하되, 상기 출력 데이터가 로우레벨인 경우에는 상기 출력데이터를 전송하고, 상기 출력 데이터가 하이레벨인 경우에는 어떤 신호도 출력하지 않는 데이터 전송부와;
    상기 데이터 전송부로부터의 신호를 버퍼링하여 출력하는 출력버퍼를 포함하는 데이터 출력부와:
    입력 데이터를 버퍼링하여 출력하는 입력 버퍼와;
    입력 데이터의 유효구간을 정의하기 위한 제 2 유효구간 정의신호를 외부로 부터 입력받아, 상기 제 2 유효구간 정의신호가 인에이블되는 구간에 대해서만 동작하도록 상기 입력 버퍼를 제어하는 버퍼 제어부와;
    상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 없는 경우에는 상기 입력데이터를 하이레벨인 것으로 인식하고, 상기 유효구간 동안 상기 입력버퍼로부터 신호의 입력이 있는 경우에는 상기 입력데이터를 로우레벨인 것으로 인식하는 신호 인식부를 포함하는 데이터 입력부를
    포함하여 구성되는 데이터 입출력장치.
  12. 제 11 항에 있어서,
    상기 유효구간 정의신호 생성부는 리드 명령의 입력에 응답하여 소정 인에이블 구간을 갖는 상기 제 1 유효구간 정의신호를 출력하는 것을 특징으로 하는 데이터 입출력장치.
  13. 제 12 항에 있어서,
    상기 유효구간 정의신호 생성부는 리드 명령에 응답하여 제 1 노드를 풀-업구동하는 제 1 풀-업소자와,
    상기 리드 명령을 소정시간 지연시킨 후 반전시킨 신호에 응답하여 상기 제 1 노드를 풀-다운구동하는 풀-다운소자와,
    상기 제 1 노드의 신호를 래치시켜 출력하는 래치부를 포함하여 구성되는 데이터 입출력장치.
  14. 제 11 항에 있어서,
    상기 데이터 전송부는
    상기 출력 데이터를 소정시간 지연시켜 출력하는 지연부와;
    상기 출력데이터에 응답하여 상기 지연부로부터의 신호를 전송하되, 상기 출력 데이터가 로우레벨인 경우에만 턴-온되는 전송게이트를 포함하여 구성되는 데이터 입출력장치.
  15. 제 11항에 있어서,
    상기 버퍼 제어부는 상기 제 2 유효구간 정의신호를 반전버퍼링하여 출력하는 것을 특징으로 하는 데이터 입출력장치.
  16. 제 15항에 있어서,
    상기 입력버퍼는 상기 버퍼 제어부로부터의 신호가 로우레벨인 구간에서만 인에이블되어 동작하는 반전버퍼를 포함하는 것을 특징으로 하는 데이터 입출력장 치.
  17. 제 11 항에 있어서,
    상기 신호 인식부는
    상기 입력버퍼로부터의 신호를 버퍼링하여 제 2 노드로 출력하는 제 1 버퍼와,
    접지전압에 응답하여 제 2 노드를 풀-업구동하는 제 2 풀-업소자를 포함하여 구성되는 데이터 입출력장치.
  18. 제 17항에 있어서,
    상기 제 1 버퍼는 반전버퍼인 데이터 입출력장치.
  19. 제 11 항에 있어서,
    상기 제 2 유효구간 정의신호에 응답하여 상기 신호 인식부로부터의 신호를 전송하는 전송게이트를 더 포함하는 데이터 입출력장치.
KR1020050027750A 2005-04-01 2005-04-01 데이터 입출력 장치 KR100668747B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027750A KR100668747B1 (ko) 2005-04-01 2005-04-01 데이터 입출력 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027750A KR100668747B1 (ko) 2005-04-01 2005-04-01 데이터 입출력 장치

Publications (2)

Publication Number Publication Date
KR20060105924A KR20060105924A (ko) 2006-10-12
KR100668747B1 true KR100668747B1 (ko) 2007-01-26

Family

ID=37626705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027750A KR100668747B1 (ko) 2005-04-01 2005-04-01 데이터 입출력 장치

Country Status (1)

Country Link
KR (1) KR100668747B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954109B1 (ko) 2008-08-29 2010-04-23 주식회사 하이닉스반도체 데이터 입력회로 및 이를 포함하는 반도체 메모리장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004343A (ko) * 1995-06-30 1997-01-29 개선된 동기형 메모리소자의 입력 버퍼
KR19990024754A (ko) * 1997-09-06 1999-04-06 구본준 반도체 메모리의 입력버퍼 회로
KR20000041580A (ko) * 1998-12-23 2000-07-15 김영환 Cke 입력버퍼

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004343A (ko) * 1995-06-30 1997-01-29 개선된 동기형 메모리소자의 입력 버퍼
KR19990024754A (ko) * 1997-09-06 1999-04-06 구본준 반도체 메모리의 입력버퍼 회로
KR20000041580A (ko) * 1998-12-23 2000-07-15 김영환 Cke 입력버퍼

Also Published As

Publication number Publication date
KR20060105924A (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
JP4987458B2 (ja) 半導体記憶装置のデータ出力回路及び方法
KR20100116253A (ko) 입출력 회로 및 이를 포함하는 집적회로 장치
KR100333666B1 (ko) 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
JP2000040364A (ja) 同期式半導体メモリ装置及びその基準信号発生回路
US6181635B1 (en) Reduced delay address decoders and decoding methods for integrated circuit memory devices
KR100311038B1 (ko) 칼럼선택속도가개선된칼럼선택라인구동회로와이를구비한메모리장치및그들의구동방법
KR100533384B1 (ko) 저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치
KR101020280B1 (ko) 레벨시프터
US6339343B1 (en) Data I/O buffer control circuit
KR100668747B1 (ko) 데이터 입출력 장치
US9424894B2 (en) Signal transfer circuit and operating method thereof
US7440343B2 (en) Output driving device
JP4907877B2 (ja) デジタル回路
JPH08116249A (ja) データ出力バッファ
KR101008988B1 (ko) 버스트종료 제어회로 및 이를 이용한 반도체 메모리 장치
KR101020297B1 (ko) 워드라인 구동회로
KR100968150B1 (ko) 클럭제어회로 및 이를 이용한 반도체 메모리 장치
KR100468758B1 (ko) 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로
US7120083B2 (en) Structure and method for transferring column address
US6351148B1 (en) Buffer
KR100808581B1 (ko) 글리치 방지 기능을 갖는 입력 버퍼 회로
KR20050011954A (ko) 애디티브레이턴시를 갖는 반도체 메모리 소자
US7349290B2 (en) Semiconductor memory device
KR100464380B1 (ko) 반도체장치
KR100592777B1 (ko) 출력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee