KR20000041580A - Cke 입력버퍼 - Google Patents

Cke 입력버퍼 Download PDF

Info

Publication number
KR20000041580A
KR20000041580A KR1019980057510A KR19980057510A KR20000041580A KR 20000041580 A KR20000041580 A KR 20000041580A KR 1019980057510 A KR1019980057510 A KR 1019980057510A KR 19980057510 A KR19980057510 A KR 19980057510A KR 20000041580 A KR20000041580 A KR 20000041580A
Authority
KR
South Korea
Prior art keywords
node
input buffer
cke
control signal
external clock
Prior art date
Application number
KR1019980057510A
Other languages
English (en)
Inventor
김종덕
김준호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980057510A priority Critical patent/KR20000041580A/ko
Publication of KR20000041580A publication Critical patent/KR20000041580A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Abstract

본 발명은 반도체 메모리 소자의 입력버퍼에 관한 것으로, 특히 싱크로너스 디램에서와 같은 외부클럭을 사용하는 Scheme에서 하나의 입력버퍼를 구현하여 외부클럭 제어신호(CKE)의 전위레벨에 따라 선택적으로 사용하므로써 전력소모를 최소화하기 위한 저전력 입력버퍼에 관한 것으로, 외부클럭 제어신호가 하이레벨시 일정 노드를 로우레벨로 잡아주는 제1 전달수단과, 외부클럭 제어신호가 로우레벨시 일정 노드를 로우레벨로 잡아주는 제2 전달수단과, 외부클럭 제어신호가 하이레벨시 턴온되어 흐르는 전류량을 증가시키는 제3 전달수단과, 외부클럭 제어신호가 로우레벨시 턴온되어 흐르는 전류량을 감소시키는 제4 전달수단과, 상기 제4 전달수단의 턴온/턴오프를 제어하는 제4 전달제어수단과, CKE입력버퍼 구동신호 발생수단을 구비하여 하나의 버퍼만으로 외부클럭 제어신호의 입력이 하이일때와 로우일 때 각각 전력소모를 다르게 하여 전력소모를 방지하고, 사용 트랜지스터를 감소시켜 전류소모를 방지한 것이다.

Description

ＣＫＥ입력버퍼
본 발명은 반도체 메모리 소자의 입력버퍼에 관한 것으로, 특히 싱크로너스 디램(SDRAM)에서와 같은 외부클럭을 사용하는 Scheme에서 하나의 CKE입력버퍼를 구현하여 외부클럭 제어신호(CKE)의 전위레벨에 따라 선택적으로 사용하므로써 전력소모를 최소화하기 위한 CKE입력버퍼에 관한 것이다.
일반적으로 디램(DRAM)에서는 TTL Logic Level의 외부입력신호를 CMOS Logic Level의 신호로 변환하기 위해 버퍼회로를 사용한다.
현재 Current Mirror Type의 버퍼가 일반적으로 사용되고 있으며, 본 발명은 이러한 Input Logic Level의 변환버퍼에 관한 것으로, 특히 CKE 입력을 위해 유용하다.
싱크로너스 디램(Synchronous Dynamic Random Access Memory, 이하 "SDRAM" 이라 한다.)에서 CKE는 클럭신호(CLK)의 입/출력을 제어하고 또한 커맨드 및 어드레스 입력버퍼에서 전력소모를 줄이기 위해 CKE가 하이일때만 버퍼들이 활성화되도록 제어하는 역할을 한다.
따라서 다른 버퍼들과 달리 CKE-Buffer는 항상 켜져 있어야 한다.
현재 파워다운(Power Down) 및 셀프-리프레쉬(Self-Refresh) 등의 기능을 수행할 때 불필요한 전력소모를 줄이고 다른 입력버퍼들을 효율적으로 제어하기 위한 목적으로 도 1과 도 2에 도시된 두 개의 버퍼회로를 사용한다.
먼저, 이해를 돕기 위해 도 1, 도 2, 도 3, 도 4에 도시된 입력버퍼의 회로와 동작 시뮬레이션을 참조하여 기존 CKE입력버퍼의 동작을 상세히 설명한 후 도 5에 도시되어 있는 본 발명의 일실시예인 CKE입력버퍼를 참조하여 본 발명을 상세히 논한다.
편의상, 도 1에 도시된 입력버퍼를 제1 CKE입력버퍼(1), 도 2에 도시된 입력버퍼를 제2 CKE입력버퍼(2)라 한다.
도 3은 도 1 및 도 2를 사용하여 구성한 CKE 관련회로의 기본 블록도이다.
도 3에서 외부클럭 제어신호(CKE)에 의해 어드레스/커맨드 버퍼(5)를 제어하는 제1 버퍼제어신호(enz)를 생성하는 기존의 방법을 설명하면, 외부클럭 제어신호(CKE)가 하이(High)인 동안에는 제1 버퍼제어신호(enz)가 하이가 되어 도 1에 도시된 제1 CKE입력버퍼(1)가 활성화되어 있다가 외부클럭 제어신호(CKE)가 하이에서 로우(Low)로 갈 때 CMOS Level의 CKE 신호(ckemz)가 클럭신호(CLK)인 클럭에 동기되어 제2 CKE입력버퍼 구동신호 래치부(3)에서 만들어지는 제2 CKE입력버퍼 구동신호(csuz)가 한 클럭뒤에 하이가 되어 버퍼제어신호 발생부(4)에서 제2 버퍼제어신호(enzpd)를 하이로 만들어, 도 2에 도시된 제2 CKE입력버퍼(2)를 활성화시키고 동시에 제1 버퍼제어신호(enz)는 로우가 되어 도 1에 도시된 제1 CKE입력버퍼(1)와 어드레스/커맨드 버퍼(50를 비활성화시켜 전력의 낭비를 막는다.
이후, 외부클럭 제어신호(CKE)가 로우에서 하이로 전이하면 동시에 도 2에 도시된 제2 CKE입력버퍼(2)에서 제1 출력입력버퍼 구동신호(ckemxlp)가 로우가 되어 버퍼제어신호 발생부(4)에서 제1 버퍼제어신호(enz)를 바로 하이로 만들어 도 1에 도시된 제1 CKE입력버퍼(1)를 활성화시켜 외부클럭 제어신호(CKE)(정확히는 시모스레벨의 외부클럭 제어신호 ckemz)가 제2 CKE입력버퍼 구동신호 래치부(3)에 입력되고 앞의 설명에서와 같이 한 클럭뒤에 제2 CKE입력버퍼 구동신호(csuz)가 로우가 되어 제2 버퍼제어신호(enzpd)를 로우로 만들어 도 2에 도시된 제2 CKE입력버퍼(2)를 비활성화하고 제1 버퍼제어신호(enz)가 계속 하이가 되도록 래치시키는 역할을 한다.
도 4는 전술한 상기 도 3에 있어서 외부클럭 제어신호(CKE)의 전위변화에 따른 여러 신호들의 동작상태를 보여주고 있다.
도 4에 도시된 a 부분을 설명하면, 외부클럭 제어신호(CKE)가 로우에서 하이로 바뀐 후, 한 클럭동안은 제1 버퍼제어신호(enz)와 제2 버퍼제어신호(enzpd)가 동시에 하이가 되어 도 1에 도시된 제1 CKE입력버퍼와 도 2에 도시된 제2 CKE입력버퍼가 동시에 동작하고 있음을 보여주는 것으로 이때 전력소모가 발생한다.
이 이외의 구간에서는 제1 CKE입력버퍼와 제2 CKE입력버퍼가 선택적으로 동작하게 된다.
또한, 도 2에 도시된 제2 CKE입력버퍼의 a, b, c 엔모스(NMOS)의 크기를 도 1에 도시된 제1 CKE입력버퍼의 a, b, c 엔모스(NMOS)의 크기보다 작게 하여 파워다운이나 셀프-리프레쉬 동작시(이때 외부클럭 제어신호(CKE)는 로직로우 상태이다.)에 제1 CKE입력버퍼(1)의 전류소모를 보다 적게하여 사용한다.
본 발명은 상기한 기존의 입력버퍼가 가지는 문제점을 개선하기 위해 창안된 것으로, 제1 CKE입력버퍼의 역할과 제2 CKE입력버퍼의 역할을 동시에 가지는 하나의 CKE입력버퍼를 제공하므로써 외부클럭 제어신호의 연속적인 전위레벨의 변화에 따른 전력소모를 최소화한 것이다.
도 1은 기존의 제1 CKE입력버퍼를 나타낸 회로도.
도 2는 기존의 제2 CKE입력버퍼를 나타낸 회로도.
도 3은 기존의 제1 CKE입력버퍼와 제2 CKE입력버퍼를 사용하여 다른 입력버퍼들을 제어하는 버퍼제어신호를 발생시키기 위한 블록도.
도 4는 도 3에 도시된 기존 CKE입력버퍼의 동작 시뮬레이션도.
도 5는 본 발명의 일실시예에 따른 CKE입력버퍼 회로도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 제1 CKE입력버퍼 2 : 제2 CKE입력버퍼
3 : 제2 CKE입력버퍼 구동신호 래치부 4 : 버퍼 제어신호발생부
5 : 어드레스/커맨드 버퍼 enz : 제1 버퍼제어신호
enzpd : 제2 버퍼제어신호
ckemz : 시모스레벨의 외부클럭제어신호
ckemxlp : 제1 CKE입력버퍼 구동신호
csuz : 제2 CKE입력버퍼 구동신호
CLK : 외부클럭 CKE : 외부클럭 제어신호
a : 제1 전달부 b : 제2 전달부
c1 : 제3 전달부 c2 : 제4 전달부
d : 제4 전달제어부
e : CKE입력버퍼 구동신호발생부
상기 목적 달성을 위해 본 발명에서 제안한 CKE입력버퍼는 전원전압에 의해 제1 노드와 제2 노드의 전위을 일정하게 잡아주는 풀업부와,
상기 제1 노드와 제3 노드 사이에 접속되어 외부클럭 제어신호가 하이레벨시 상기 제1 노드를 로우레벨로 잡아주는 제1 전달수단과,
상기 제2 노드와 제3 노드 사이에 접속되어 외부클럭 제어신호가 로우레벨시 상기 제1 노드를 로우레벨로 잡아주는 제2 전달수단과,
상기 제1 노드의 전위를 반전시켜 제4 노드로 출력하는 반전수단과,
상기 제4 노드의 제어를 받으며 상기 제3 노드와 접지단 사이에 접속되어 외부클럭 제어신호가 하이레벨시 턴온되어 흐르는 전류량을 증가시키는 제3 전달수단과,
상기 제3 노드와 접지단 사이에 접속되어 외부클럭 제어신호가 로우레벨시 턴온되어 흐르는 전류량을 감소시키는 제4 전달수단과,
상기 제4 노드의 제어를 받으며 기준전압 단자와 접지단 사이에 접속되어 상기 제4 전달수단의 턴온/턴오프를 제어하는 제4 전달제어수단과,
상기 제4 노드에 직렬접속되어 시모스레벨 외부클럭 제어신호를 출력하는 드라이버수단과,
상기 시모스레벨 외부클럭 제어신호와 제2 CKE입력버퍼 구동신호를 입력받아 외부클럭 제어신호가 로우에서 하이로 전이할 때 로우레벨의 제1 CKE입력버퍼 구동신호를 출력하는 CKE입력버퍼 구동신호 발생수단을 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 본 발명의 일실시예로 제안한 CKE입력버퍼를 도 5에 도시된 첨부도면을 참조하여 상세히 설명한다.
도 5는 기존의 제1 CKE입력버퍼(1)와 제2 CKE입력버퍼(2)의 기능을 합친 본 발명의 일실시예로 제안된 CKE입력버퍼 회로도이다.
그 구성은 제1 노드와 제2 노드의 전위레벨을 일정하게 잡아주기 위한 제1 구동부와, 게이트로 외부클럭 제어신호가 인가되고 상기 제1 노드와 제3 노드 사이에 접속된 엔모스형 트랜지스터(MN10)로 구성되는 제1 전달부와, 게이트로 기준전압이 인가되고 상기 제2 노드와 제3 노드 사이에 접속된 엔모스형 트랜지스터(MN11)로 구성되는 제2 전달부와, 상기 제1 노드와 제4 노드 사이에 접속된 인버터(IV6)와, 게이트로 상기 제4 노드상의 전위가 인가되고 상기 제3 노드와 접지단 사이에 연결된 엔모스형 트랜지스터(MN12)로 구성되는 제3 전달부와, 게이트로 제5 노드상의 전위가 인가되고 상기 제3 노드와 접지단 사이에 접속된 엔모스형 트랜지스터(MN13)로 구성되는 제4 전달부와, 상기 기준전압 단자와 접지단 사이에 직렬접속되며 상기 제4 노드상의 전위를 입력받아 상기 제5 노드상으로 반전출력을 발생시키는 피모스형 트랜지스터(MP11)와 엔모스형 트랜지스터(MN14)로 구성되는 제4 전달제어부와, 상기 제4 노드와 시모스레벨 외부클럭 제어신호 출력단 사이에 직렬접속된 인버터(IV7, IV8)와, 상기 시모스레벨 외부클럭 제어신호와 제2 CKE입력버퍼 구동신호를 입력으로 받아 제1 CKE입력버퍼 구동신호를 출력하는 앤드 게이트로 구성되는 CKE입력버퍼 구동신호 발생부로 이루어진다.
상기한 구성으로 이루어지는 본 발명의 동작은 하기한 바와 같다.
외부클럭 제어신호(CKE)가 하이일 때 c1을 구성하는 엔모스형 트랜지스터(MN12)는 턴온되고 c2를 구성하는 엔모스형 트랜지스터(MN13)는 턴오프되어 a를 구성하는 엔모스형 트랜지스터(MN10)와 b를 구성하는 엔모스형 트랜지스터(MN11) 그리고 c1을 구성하는 엔모스형 트랜지스터(MN12)의 크기가 도 1에 도시된 기존 제1 CKE입력버퍼의 a를 구성하는 엔모스형 트랜지스터(MN2)와 b를 구성하는 엔모스형 트랜지스터(MN3) 그리고 c를 구성하는 엔모스형 트랜지스터(MN4)와 같다면, 두 회로는 같은 크기의 전류를 소모한다. 또한 외부클럭 제어신호(CKE)가 하이에서 로우로 전이할때는 시모스레벨의 외부클럭 제어신호(ckemz)가 도 1에 도시한 제1 CKE입력버퍼(1)에서와 같은 시간지연을 가지고 하이에서 로우로 변한다.
반대로, 외부클럭 제어신호(CKE)가 로우이면 c2를 구성하는 엔모스형 트랜지스터(MN13)가 턴온되고 c1를 구성하는 엔모스형 트랜지스터(MN12)는 턴오프된다. 이때 c2를 구성하는 엔모스형 트랜지스터(MN13)의 게이트전압이 Vcc가 아니라 도 5에 도시된 d부분에 의해 Vcc보다 작은 Logic Threshlod 전압 vrf가 인가되므로 c2를 구성하는 엔모스형 트랜지스터(MN13)의 저항이 커지게 되고, 이에 의해 소모전류는 c1을 구성하는 엔모스형 트랜지스터(MN12)가 턴온되었을 때보다 작아지게 된다.
도 5에서 c2를 구성하는 엔모스형 트랜지스터(MN13)의 크기에 의해 외부클럭 제어신호(CKE)가 로우일 때의 소모전류가 결정된다.
따라서, 도 5에서 외부클럭 제어신호(CKE)가 하이일 때는 도 1에 도시된 제1 CKE입력버퍼(1)와 소모전류가 같고, 로우일 때는 도 2에 도시된 제2 CKE입력버퍼(2)와 같도록 c2를 구성하는 엔모스형 트랜지스터(MN13)의 크기를 조절하면 각각에서 소모전류는 같게 되지만, 외부클럭 제어신호(CKE)가 하이, 로우를 반복동작할 때는 도 4에서 보인 것처럼 기존의 방법에서 제1 버퍼제어신호(enz)와 제2 버퍼제어신호(enzpd)가 동시에 하이가 되어 두 개의 버퍼가 동시에 활성화되는 영역에서 본 발명에서는 하나의 버퍼만을 사용하게 되므로 그만큼의 소모전류가 적어지게 된다.
도 2에 도시된 제2 CKE입력버퍼(2)에서 제1 CKE입력버퍼 구동신호(ckemxlp)는 외부클럭 제어신호(CKE)가 로우에서 하이로 전이할때 로우펄스를 생성하여 도 3의 버퍼제어신호 발생부(4)에서 제1 버퍼제어신호(enz)를 외부클럭 제어신호(cke)와 동시에 하이로 만들어주어 클럭버퍼와 어드레스/커맨드 버퍼들을 활성화시키는 역할을 한다.
기존의 방법에서 이것은 외부클럭 제어신호(CKE)가 로우에서 하이로 전이할 때 제2 CKE입력버퍼 구동신호(csuz)에 의해 한 클럭동안 제2 버퍼제어신호(enzpd)를 하이로 유지시켜주므로써 가능하였다.
본 발명에서는 도 5에 도시된 e부분에서처럼 제2 CKE입력버퍼 구동신호(csuz)와 CMOS Logic Level의 CKE 신호인 시모스레벨 외부클럭 제어신호(ckemz)에 의해 이러한 로우펄스의 제1 CKE입력버퍼 구동신호(ckemxlp)를 구현하였다.
결과적으로, 기존의 방법에서 두 개의 버퍼를 사용하여 수행하던 역할을 본 발명에서는 하나의 버퍼만으로 똑같이 수행하도록 하므로써 전력소모를 줄이고 기존의 CKE 관련회로를 보다 간단히 한 것이다.
이상에서 살펴본 바와 같이, 본 발명은 하나의 버퍼만으로 외부클럭 제어신호의 입력이 하이일때와 로우일 때 각각 전력소모를 다르게 하여 기존의 방법과 동일한 기능을 수행하게 하므로써 중복동작시간을 줄여 전력소모를 방지하고 또한 사용 트랜지스터의 수가 감소되어 전류소모가 방지되는 효과가 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (8)

  1. 전원전압에 의해 제1 노드와 제2 노드의 전위을 일정하게 잡아주는 풀업부와,
    상기 제1 노드와 제3 노드 사이에 접속되어 외부클럭 제어신호가 하이레벨시 상기 제1 노드를 로우레벨로 잡아주는 제1 전달수단과,
    상기 제2 노드와 제3 노드 사이에 접속되어 외부클럭 제어신호가 로우레벨시 상기 제1 노드를 로우레벨로 잡아주는 제2 전달수단과,
    상기 제1 노드의 전위를 반전시켜 제4 노드로 출력하는 반전수단과,
    상기 제4 노드의 제어를 받으며 상기 제3 노드와 접지단 사이에 접속되어 외부클럭 제어신호가 하이레벨시 턴온되어 흐르는 전류량을 증가시키는 제3 전달수단과,
    상기 제3 노드와 접지단 사이에 접속되어 외부클럭 제어신호가 로우레벨시 턴온되어 흐르는 전류량을 감소시키는 제4 전달수단과,
    상기 제4 노드의 제어를 받으며 기준전압 단자와 접지단 사이에 접속되어 상기 제4 전달수단의 턴온/턴오프를 제어하는 제4 전달제어수단과,
    상기 제4 노드에 직렬접속되어 시모스레벨 외부클럭 제어신호를 출력하는 드라이버수단과,
    상기 시모스레벨 외부클럭 제어신호와 제2 CKE입력버퍼 구동신호를 입력받아 외부클럭 제어신호가 로우에서 하이로 전이할 때 로우레벨의 제1 CKE입력버퍼 구동신호를 출력하는 CKE입력버퍼 구동신호 발생수단을 구비함을 특징으로 하는 CKE입력버퍼.
  2. 제 1 항에 있어서,
    상기 제1, 제2, 제3 그리고 제4 전달수단은 모스 트랜지스터를 구비함을 특징으로 하는 CKE입력버퍼.
  3. 제 1 항에 있어서,
    상기 제4 전달제어수단은 외부클럭 제어신호가 하이레벨시 그라운드 전압을, 외부클럭 제어신호가 로우레벨시 기준전압을 상기 제4 전달수단으로 출력하도록 피모스 트랜지스터와 엔모스 트랜지스터를 포함하여 구비함을 특징으로 하는 CKE입력버퍼.
  4. 제 1 항에 있어서,
    상기 CKE입력버퍼 구동신호 발생수단은 논리 게이트를 구비함을 특징으로 하는 CKE입력버퍼.
  5. 제 2 항에 있어서,
    상기 제1, 제2, 제3 그리고 제4 전달수단은 엔모스형 트랜지스터를 구비함을 특징으로 하는 CKE입력버퍼.
  6. 제 4 항에 있어서,
    상기 CKE입력버퍼 구동신호 발생수단은 앤드 게이트를 구비함을 특징으로 하는 CKE입력버퍼.
  7. 제 1 항에 있어서,
    상기 제1 전달수단은 게이트로 외부클럭 제어신호가 인가되는 것을 특징으로 하는 CKE입력버퍼.
  8. 제 1 항에 있어서,
    상기 제2 전달수단은 게이트로 기준전압이 인가되는 것을 특징으로 하는 CKE입력버퍼.
KR1019980057510A 1998-12-23 1998-12-23 Cke 입력버퍼 KR20000041580A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057510A KR20000041580A (ko) 1998-12-23 1998-12-23 Cke 입력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057510A KR20000041580A (ko) 1998-12-23 1998-12-23 Cke 입력버퍼

Publications (1)

Publication Number Publication Date
KR20000041580A true KR20000041580A (ko) 2000-07-15

Family

ID=19564822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057510A KR20000041580A (ko) 1998-12-23 1998-12-23 Cke 입력버퍼

Country Status (1)

Country Link
KR (1) KR20000041580A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668747B1 (ko) * 2005-04-01 2007-01-26 주식회사 하이닉스반도체 데이터 입출력 장치
US7692452B2 (en) 2006-07-14 2010-04-06 Samsung Electronics Co., Ltd. Semiconductor chip and power gating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668747B1 (ko) * 2005-04-01 2007-01-26 주식회사 하이닉스반도체 데이터 입출력 장치
US7692452B2 (en) 2006-07-14 2010-04-06 Samsung Electronics Co., Ltd. Semiconductor chip and power gating method thereof

Similar Documents

Publication Publication Date Title
KR100646940B1 (ko) 낮은 첨두 전류치를 가지는 리프레시 제어기
JP3652868B2 (ja) レベルシフタ
KR20030015002A (ko) 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
JP2007116722A (ja) 論理レベル出力データを加速ラッチするプルアップ回路を備えたセンス増幅器
US5537066A (en) Flip-flop type amplifier circuit
KR960006287A (ko) 저전력 논리 신호 레벨 변환기
US6621306B2 (en) Random logic circuit
US4825420A (en) C-MOS address buffer for semiconductor memory
JPH02268018A (ja) Ｔｔｌ―ｃｍｏｓレベルトランスレータ
US5416368A (en) Level conversion output circuit with reduced power consumption
KR20000041580A (ko) Cke 입력버퍼
US5940330A (en) Synchronous memory device having a plurality of clock input buffers
KR100535102B1 (ko) 컬럼 어드레스 전송 구조 및 방법
JP2944373B2 (ja) 半導体集積回路
US6144613A (en) Synchronous semiconductor memory
JPH10276069A (ja) データラッチ回路
KR100479819B1 (ko) 신호천이검출장치
KR950007445B1 (ko) 반도체 메모리의 기준전압 발생기
KR100211121B1 (ko) 싱크로너스 d램 장치의 입력 버퍼 회로
KR100444316B1 (ko) 반도체 메모리장치의 입력버퍼
JPH0458676B2 (ko)
US6225828B1 (en) Decoder for saving power consumption in semiconductor device
JPH10173512A (ja) 入力バッファ回路および半導体集積回路
KR100272526B1 (ko) 에이티디 펄스 발생장치
KR0137692B1 (ko) 디지탈신호 완충장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination