KR960006287A - 저전력 논리 신호 레벨 변환기 - Google Patents

저전력 논리 신호 레벨 변환기 Download PDF

Info

Publication number
KR960006287A
KR960006287A KR1019950022184A KR19950022184A KR960006287A KR 960006287 A KR960006287 A KR 960006287A KR 1019950022184 A KR1019950022184 A KR 1019950022184A KR 19950022184 A KR19950022184 A KR 19950022184A KR 960006287 A KR960006287 A KR 960006287A
Authority
KR
South Korea
Prior art keywords
logic
transistor
logic signal
input
circuit
Prior art date
Application number
KR1019950022184A
Other languages
English (en)
Inventor
일훈 손
Original Assignee
리 패치
선 마이크로시스템즈 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈 인코퍼레이티드 filed Critical 리 패치
Publication of KR960006287A publication Critical patent/KR960006287A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력 논리 신호에 따라 레벨 변환된 출력 논리 신호를 제공하면서 실제는 회로의 정상 상태 동작 동안 DC전류를 흐르지 못하도록 하는 전류 제어 소자를 지닌 CMOSEFT 전류 반사 차동 증폭기를 포함하는 저전력 논리 신호 레벨 변환기에 관한 것으로서, 이 CMOSEFT 전류 반사 증폭기는 NMOSEFT 풀다운 트랜지스터 사이에 삽입되어 DC전류의 흐름을 막는 PMOSEFT을 가진 상기 NMOSEFT 풀다운 트랜지스터에 의해 구동되는 PMOSEFT 전류 반사를 포함하며, 상기 삽입된 PMOSEFT는 논리 신호 전이 동안 전류 반사 차동 증폭기의 라인 구동 용량에 반하는 효과를 끼치지 않고 회로의 정상 상태 동작 동안 DC전류의 흐름을 막는 것을 특징으로 한다.

Description

저전력 논리 신호 레벨 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 저전력 논리 신호 레벨 변환기에 응용된 시스템의 기능적인 블럭도.
제3도는 제2A도의 회로에 입력 신호를 제공하기 위한 신호 변환과 인에이블 회로의 논리도.
제4도는 제2A도 및 제2B도의 회로에서 여러 신호의 타이밍 관계와 여러 트랜지스터의 도전 상태를 도시한 타이밍도.

Claims (24)

  1. 제1및 제2논리 전이와 제1논리 레벨차를 갖는 제1및 제2논리 상태를 포함하는 입력 논리 신호를 수신하는 입력 회로, 상기 입력 논리 신호에 대응하는 출력 논리 신호를 제공하는 출력 노드, 및 상기 입력 회로와 출력 노드에 결합되어 각각 이들로부터 입출력 논리 신호를 수신하고 이들로 입출력 논리 신호를 제공하는 전류 반사회로를 포함하며, 상기 전류 반사 회로는 상기 입력 논리 신호의 제1논리 상태 동안에는 전류가 흐르지 않는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  2. 제1항에 있어서, 상기 출력 논리 신호는 제2논리 레벨차를 갖는 제3및 제4논리 상태를 포함하며, 상기 제2논리 레벨차가 제1논리 레벨차보다 큰 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  3. 제1항에 있어서, 상기 전류 반사 회로가 반도체 다이내 플로팅 N-well 속에 집적되는 다수의 PMOSFET을 포함하는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  4. 제1항에 있어서, 상기 입력 회로에 결합되어 입력 논리 신호를 제공하는 논리 신호원을 더 포함하는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  5. 제1항에 있어서, 상기 출력 회로에 결합되어 출력 논리 신호를 수신하고 흐르게 하는 신호 버스 라인을 더 포함하는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  6. 제5항에 있어서, 상기 신호 버스 라인고 결합되어 출력 논리 신호를 수신하는 논리 신호 수신기를 더 포함하는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  7. 제1항에 있어서, 상기 입력 회로는 상기 출력 노드에 결합되며, ON/OFF상태 및 이들 상태 사이의 전이 상태를 지닌 제1및 제2트랜지스터를 포함하며, 상기 전류 반사 회로는 전원으로부터의 전류를 선택적으로 흐르게 하기 위해 상기 전원에 연결되며 ON/OFF 상태를 지닌 제3및 제4트랜지스터를 포함하며, 상기 출력 노드, 입력 회로 및 전류 반사 회로에 결합되고,상기 전류 반사 회로를 경유하여 상기 입력 회로로 상기 전원 전류를 선택적으로 흐르게 하기 위해 ON/OFF상태를 지닌 제5트랜지스터를 포함하는 전류 제어 회로를 더 포함하며, 상기 제1및 제2논리 상태에 따라 각각 상기 제1트랜지스터는 ON/OFF되고 상기 제2트랜지스터는 OFF/ON되고, 상기 제2트랜지스터의 ON상태에서 OFF상태로의 전이와 같은 제2트랜지스터의 전이 상태 중 한 상태 동안 상기 제4트랜지스터는 ON되고, 상기 제5트랜지스터는 상기 제2트랜지스터의 ON/OFF상태에 따라 ON/OFF되는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  8. 제7항에 있어서, 상기 입력 회로가 제6및 제7트랜지스터를 더 포함하며, 상기 제6트랜지스터는 상기 제1및 제5트랜지스터에 토템 폴 결합되어 있고, 상기 제7트랜지스터는 상기 제2트랜지스터 및 상기 출력 노드에 토템 폴 결합되어 있는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기.
  9. 제1및 제2논리 전이와 제1논리 레벨차를 갖는 제1및 제2논리 상태를 포함하는 입력 논리 신호를 수신하기위한 입력 회로를 제공하는 단계, 상기 입력 논리 신호에 대응하는 출력 논리 회로를 제공하는 출력 노드를 제공하는 단계, 및 상기 입력 회로와 출력 논드에 결합되어 각각 이들로부터 입출력 논리 신호를 수신하고 이들로 입력 논리 신호를 제공하며 상기 입력 논리 소모의 제1논리 상태 동안 전류가 흐르지 않는 전류 반사 회로를 제공하는 단계를 포함하는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  10. 제9항에 있어서, 상기 출력 논리 신호는 제2논리 레벨차를 지닌 제3및 제4논리 상태를 포함하며 상기 제2논리 레벨차가 제1논리 레벨차보다 큰 것을 특징으로 하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  11. 제9항에 있어서, 상기 전류 반사 회로가 반도체 다이내 플로팅-well속에 집적되는 다수의 PMOSFET을 포함하는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  12. 제9항에 있어서, 상기 입력 회로에 결합되어 입력 논리 신호를 제공하는 논리 신호원을 제공하는 단계를 더 포함하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  13. 제9항에 있어서, 상기 출력 노드에 결합되어 출력 논리 신호를 수신하고 흐르게 하는 신호 버스 라인을 제공하는 단계를 더 포함하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  14. 제13항에 있어서, 상기 신호 버스 라인에 결합되어 출력 논리 신호를 수신하는 논리 신호 수신기를 제공하는 단계를 더 포함하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  15. 제9항에 있어서, 입력 회로를 제공하는 상기 단계는 ON/OFF상태와 전이 상태를 가지며 상기 출력노드에 결합된 제1및 제2트랜지스터를 제공하며, 상기 제1및 제2논리 상태를 따라 각각 상기 제1트랜지스터는 ON/OFF되고 제2트랜지스터는 전류 반사 회로를 제공하는 상기 단계는 전원으로부터의 전류를 선택적으로 흐르게 하기 위해 상기 전원에 연결되어 ON/OFF상태를 지닌 제3 및 제4트랜지스터를 제공하며, 상기 제2트랜지스터의 ON상태에서 OFF 상태로의 전이와 같은 제2트랜지스터 전이 상태 중 한 상태 동안 상기 제4트랜지스터는 ON되고 상기 출력 노드, 입력 회로 및 전류 반사 회로에 결합되고, 전류 반사 회로를 경유하여 상기 입력 회로로 상기 전원 전류를 선택적으로 흐르게 하기 위해 ON/OFF상태를 지닌 제5트랜지스터를 포함하는 전류 반사 회로를 제공하는 단계를 더 포함하며, 상기 제5트랜지스터는 상기 제2트랜지스터의 ON/OFF상태에 따라 ON/OFF되는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  16. 제15항에 있어서, 상기 입력 회로가 제6및 제7트랜지스터를 더 포함하며, 상기 제6트랜지스터는 제1 및 제5트랜지스터에 토템 폴 결합되어 있고 상기 제7트랜지스터는 상기 제2트랜지스터 및 상기 출력 노드에 결합되어 있는 것을 특징으로 하는 저전력 논리 신호 레벨 변환기를 제공하는 방법.
  17. 제1및 제2논리 전이와 제1논리 레벨차를 지닌 제1및 제2논리 상태를 포함하는 입력 논리 신호를 수신하는 단계 및 상기 제1논리 신호의 제1논리 상태통안 전류가 흐르지 않는 전류 반사 회로 상에 입력 논리 신호에 대응하는 출력 논리 신호를 제공하는 단계를 포함하는 논리 신호를 제공하는 방법.
  18. 제17항에 있어서, 출력논리 신호를 제공하는 상기 단계는 제2논리 레벨차를 지닌 제3및 제4논리 상태를 포함하는 출력 논리 신호를 제공하는 포함하며, 상기 제2논리 레벨차가 상기 제1논리 레벨차보다 큰 것을 특징으로 하는 논리 신호를 제공하는 방법.
  19. 제17항에 있어서, 출력 논리 신호를 제공하는 상기 단계는 상기 입력 논리 신호의 논리 전이 중 어느 한 전이 동안 반도체 다이내 플로팅 N-well속에 집적된 다수의 PMOSFET 중 하나를 ON하는 것을 포함하는 것을 특징으로 하는 논리 신호를 이용하는 방법.
  20. 제17항에 있어서, 입력 논리 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 논리 신호를 제공하는 방법.
  21. 제17항에 있어서, 신호 버스 라인에 출력 논리 신호를 흐르게 하는 단계를 더 포함하는 것을 특징으로 하는 논리 신호를 제공하는 방법.
  22. 제21항에 있어서, 신호 버스 라인을 경유한 출력 논리 신호를 수신하는 단계를 더 포함하는 것을 특징으로 하는 논리 신호를 제공하는 방법.
  23. 제17항에 있어서, 입력 논리 신호를 수신하는 상기 단계는 제1 및 제2트랜지스터의 ON/OFF상태 사이의 전이 상태를 지닌 제1 및 제2논리 상태에 따라 상기 제1트랜지스터를 ON/OFF시키고 상기 제2트랜지스터를 ON/OFF시키는 것을 포함하고, 출력논리 신호를 제공하는 상기 단계는 제3트랜지스터에 연결된 전원으로부터 전류를 선택적으로 흐르게 하며 상기 제2트랜지스터의 ON상태에서 OFF상태로의 전이와 같은 제2트랜지스터 전이 상태 동안 제4트랜지스터를 ON하는 것을 포함하며, 상기 제2트랜지스터의 ON/OFF상태에 따라 ON/OFF하는 제5트랜지스터를 이용하여 상기 제3트랜지스터를 경유하여 상기 제1트랜지스터로 전원 전류를 선택적으로 흐르게 하는 단계를 더 포함하는 것을 특징으로 하는 논리 신호를 제공하는 방법.
  24. 제 23항에 있어서, 상기 제1 및 제5 트랜지스터에 토템 폴 결합되어 있는 제6트랜지스터를 ON하고, 상기 제2트랜지스터와 상기 출력 노드에 토템 폴 결합되어 있는 제7트랜지스터를 ON하는 단계를 더 포함하는 것을 특징으로 하는 논리 신호를 제공하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022184A 1994-07-29 1995-07-26 저전력 논리 신호 레벨 변환기 KR960006287A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/283,272 US5469080A (en) 1994-07-29 1994-07-29 Low-power, logic signal level converter
US08/283,272 1994-07-29

Publications (1)

Publication Number Publication Date
KR960006287A true KR960006287A (ko) 1996-02-23

Family

ID=23085291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022184A KR960006287A (ko) 1994-07-29 1995-07-26 저전력 논리 신호 레벨 변환기

Country Status (3)

Country Link
US (1) US5469080A (ko)
JP (1) JPH0951262A (ko)
KR (1) KR960006287A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585764A (en) * 1995-06-13 1996-12-17 Advanced Micro Devices, Inc. High-speed voltage controlled oscillator which is insensitive to changes in power supply voltage
JP3688413B2 (ja) * 1995-12-21 2005-08-31 株式会社東芝 出力回路
US5751178A (en) * 1996-12-05 1998-05-12 Motorola, Inc. Apparatus and method for shifting signal levels
DE19713833C1 (de) * 1997-04-03 1998-10-01 Siemens Ag Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken
JP3159247B2 (ja) * 1997-09-29 2001-04-23 日本電気株式会社 入力回路
US6404223B1 (en) 2001-01-22 2002-06-11 Mayo Foundation For Medical Education And Research Self-terminating current mirror transceiver logic
US6545521B2 (en) 2001-06-29 2003-04-08 International Business Machines Corporation Low skew, power sequence independent CMOS receiver device
US6717452B2 (en) * 2002-05-30 2004-04-06 International Business Machines Corporation Level shifter
JP4350463B2 (ja) * 2002-09-02 2009-10-21 キヤノン株式会社 入力回路及び表示装置及び情報表示装置
KR100568107B1 (ko) * 2003-10-24 2006-04-05 삼성전자주식회사 고속 및 저전력 전압 레벨 변환 회로
TWI231648B (en) * 2004-01-14 2005-04-21 Sunplus Technology Co Ltd High output voltage transfer apparatus
CN100442642C (zh) * 2004-01-29 2008-12-10 凌阳科技股份有限公司 高输出电压移转装置
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
TWI236799B (en) * 2004-10-06 2005-07-21 Infineon Admtek Co Ltd Level shifter circuit without dc current flow
US7205819B2 (en) * 2005-01-25 2007-04-17 Via Technologies, Inc. Zero-bias-power level shifting
JP2006279203A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd レベル変換回路
US7999573B2 (en) * 2005-12-30 2011-08-16 Stmicroelectronics Pvt. Ltd. Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method
KR100795694B1 (ko) * 2006-08-28 2008-01-17 삼성전자주식회사 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법
JP5074223B2 (ja) * 2008-02-06 2012-11-14 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを用いたドライバと表示装置
US8653877B2 (en) * 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
JPWO2016098593A1 (ja) * 2014-12-16 2017-09-28 ソニー株式会社 電源監視回路、パワーオンリセット回路、および半導体装置
KR102352607B1 (ko) * 2016-09-02 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 전자 기기
KR102236089B1 (ko) * 2019-02-13 2021-04-06 (주)빌리언이십일 환경 관리에 사용되는 데이터 컨버터 및 이의 동작방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656374A (en) * 1985-06-17 1987-04-07 National Semiconductor Corporation CMOS low-power TTL-compatible input buffer
DE3680064D1 (de) * 1985-10-09 1991-08-08 Nec Corp Differenzverstaerker-schaltungsanordnung.
US4845381A (en) * 1987-10-01 1989-07-04 Vlsi Technology, Inc. Voltage level shifting circuit
US5019729A (en) * 1988-07-27 1991-05-28 Kabushiki Kaisha Toshiba TTL to CMOS buffer circuit
US5202594A (en) * 1992-02-04 1993-04-13 Motorola, Inc. Low power level converter
US5266849A (en) * 1992-02-19 1993-11-30 Hal Computer Systems, Inc. Tri state buffer circuit for dual power system

Also Published As

Publication number Publication date
JPH0951262A (ja) 1997-02-18
US5469080A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
KR960006287A (ko) 저전력 논리 신호 레벨 변환기
KR19990082952A (ko) 저 전력 및 작은 영역의 슬립 모드를 갖는 반도체 집적 회로
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
JP3692176B2 (ja) 低電力比較器のための方法および装置
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
JPH10322192A (ja) レベル変換回路
JP3070373B2 (ja) レベルシフタ回路
US6369632B1 (en) CMOS switching circuitry
JPH0355914A (ja) 半導体装置
US5789942A (en) High speed signal level converting circuit having a reduced consumed electric power
KR930018822A (ko) 저전력 레벨 변환기
US5669684A (en) Logic level shifter with power on control
JPH04150411A (ja) 二重電圧源インタフェース回路
US20070152745A1 (en) System and method for reducing leakage current of an integrated circuit
KR960009401A (ko) 비교기 회로
US6323683B1 (en) Low distortion logic level translator
US6426658B1 (en) Buffers with reduced voltage input/output signals
JPH11103240A (ja) クロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路
KR100221757B1 (ko) 신호 레벨 변환 회로
KR940020690A (ko) 저전력소모 및 고속 노아게이트 집적회로
JPH06343034A (ja) 相補形ｆｅｔを用いたドライバ装置
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
JP3927312B2 (ja) 入力増幅器
JPH10276069A (ja) データラッチ回路
KR950024211A (ko) 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application