JP3688413B2 - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP3688413B2 JP3688413B2 JP33226896A JP33226896A JP3688413B2 JP 3688413 B2 JP3688413 B2 JP 3688413B2 JP 33226896 A JP33226896 A JP 33226896A JP 33226896 A JP33226896 A JP 33226896A JP 3688413 B2 JP3688413 B2 JP 3688413B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30138—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor of the asymmetrically driven SEPP amplifier being a driven current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置の出力回路に関し、特に、演算増幅器の出力段に用いて好適な出力回路に関する。
【０００２】
【従来の技術】
従来の演算増幅器の構成例を図面を参照して説明する。図１３は、特開平１−３１８４１４号公報に記載されている演算増幅器を示している。
【０００３】
同図において、定電流源Ｉ101 、トランジスタＭ101 、Ｍ102 、Ｍ107 は電流ミラー回路を形成し、入力増幅段、出力増幅段への定電流を供給する。ＭＯＳトランジスタＭ105 〜Ｍ106 は、相補的に電圧レベルが変化する入力信号ＩＮ+ 及びＩＮ- を入力とし、トランジスタＭ104 のドレインを出力端とする差動増幅器を構成する。この出力端の電圧は、ＭＯＳトランジスタＭ107 〜Ｍ113 からなる出力回路によって増幅され、出力端ＯＵＴに出力される。
【０００４】
かかる構成において、図示しない負荷から流入する出力シンク電流はトランジスタＭ112 のドレイン電流として流れる。トランジスタＭ112 とトランジスタＭ109 とは、トランジスタＭ112 とＭ111 からなる電流ミラー回路、トランジスタＭ109 及びＭ110 からなる電流ミラー回路を介して接続されるので、トランジスタＭ112 のドレイン電流は、トランジスタＭ109 のドレイン電流に比例する。トランジスタＭ109 の最大ドレイン電流は電流源としてのトランジスタＭ107 のドレイン電流となる。このトランジスタＭ107 のドレイン電流は、トランジスタＭ101 とトランジスタＭ107 の電流ミラー回路によって、定電流源Ｉ101 の出力電流に比例する。
【０００５】
従って、出力端ＯＵＴの最大出力シンク電流を大きくして負荷の駆動能力を増大するためには、電流源Ｉ101 の出力電流を大きくし、回路の通常のバイアス電流を大きくして使用する必要がある。
【０００６】
図１４は、米国特許第４５２９９４８号の増幅器の例を示している。この例では、負荷からのシンク電流が流れる出力トランジスタＭ207 の最大ドレイン電流は、トランジスタＭ207 とＭ203 となる電流ミラー回路、トランジスタＭ202 とＭ204 とからなる電流ミラー回路、トランジスタＭ205 とＭ206 とからなる電流ミラー回路、を介して接続されるので、定電流源Ｉ201 及びＩ202 の出力電流で定まる。
【０００７】
この増幅回路の場合も、出力端ＯＵＴの最大出力シンク電流を大きくして負荷の駆動能力を増大するためには、電流源Ｉ201 及びＩ202 の出力電流を大きくし、回路の通常のバイアス電流を大きくして使用する必要がある。
【０００８】
図１５は、米国特許第４２８４９５７号の増幅器の例を示している。この例においては、電流源Ｉ301 、電流ミラー回路を構成するトランジスタＭ301 、Ｍ302 、Ｍ307 は回路の定電流を供給する。トランジスタＭ302 〜Ｍ306 は差動増幅回路を構成する。トランジスタＭ308 、スピードアップ用キャパシタＣ302 及びトランジスタＭ307 はレベルシフト回路を構成する。キャパシタＣ301 、トランジスタＭ309 及びＭ310 は位相補償回路を構成する。トランジスタＭ311 及び312 は出力回路を構成する。トランジスタＭ312 のゲートはトランジスタＭ306 のドレインに接続され、トランジスタＭ311 のゲートはトランジスタＭ308 のソースに接続される。
【０００９】
この例では、図示しない負荷回路から出力回路に吸入されるシンク電流は、トランジスタＭ311 のゲート電圧で定る。トランジスタＭ311 のゲート電圧はトランジスタＭ308 のゲート電圧で定まる。トランジスタＭ308 のゲート電圧は差動増幅回路の出力である。差動増幅回路が理想的に動作すると仮定したとき、入力電圧ＩＮ+ とＩＮ- とが等しい（入力差動電圧が０）場合、トランジスタＭ306 のドレインに得られる出力電圧はトランジスタＭ305 のドレインの電圧と等しくなる。
【００１０】
一方、トランジスタＭ305 のゲート・ドレイン間が接続されているため、トランジスタＭ305 のドレインの電圧は、電源電圧ＶDDからゲート・ソース間電圧Ｖgs分降下した電圧となる。このため、トランジスタＭ311 のゲート電圧は電源電圧ＶＤＤに対し依存性を持つ。出力トランジスタＭ311 及び312 のバイアス電流は電源電圧ＶDDに依存し、消費電流は電源電圧ＶDDに大きく依存する。また、トランジスタＭ３１１のＶth（スレシホールド電圧）が変化すると、トランジスタＭ311 のゲート電圧及びトランジスタＭ311 のＶgs−Ｉds（ゲート・ソース間電圧対ソース・ドレイン間電流）特性が変化する。このため、出力トランジスタＭ311 及び312 のバイアス電流が大きく変化し、消費電流も大きく変化する。
【００１１】
【発明が解決しようとする課題】
上述したように、図１３及び図１４に示す回路構成では大きいシンク電流を得るには定電流源の通常の供給電流を増大しなければならず、電流消費が増えて好ましくない。また、図１５に示す回路構成では電源電圧の影響を受けて出力トランジスタのバイアス電流が変化して不具合である。このように従来構成では、出力端子から電流の出入りがなく、出力端子の電位が電源電圧の中点付近となる定常状態での消費電流が大きくなるという問題がある。
【００１２】
よって、本発明は最大出力電流を可及的に大きくすると共に、定常状態のバイアス電流を安定化し、消費電流を低減し得る出力回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の一形態によれば、定電圧源と、ゲートが前記定電圧源に接続される第１導電型の第１のトランジスタと、ソースが前記第１のトランジスタのソースに接続され、ゲートが回路入力端に接続される、前記第１導電型とは逆の第２導電型の第２のトランジスタと、ドレインが回路出力端に接続され、ゲートが前記回路入力端に接続される、前記第１導電型の第３のトランジスタと、第１の電流ミラー回路と第２の電流ミラー回路を有し、第１の電流ミラー回路は第４のトランジスタと第５のトランジスタを含み、第４のトランジスタと第５のトランジスタの各々が第１導電型であり、第４のトランジスタのドレインとゲート、第５のトランジスタのゲートが第２のトランジスタのドレインに接続されており、第２の電流ミラー回路は第６のトランジスタと第７のトランジスタを含み、第６のトランジスタと第７のトランジスタの各々が第２導電型であり、第６のトランジスタのドレインとゲート、第７のトランジスタのゲートが第５のトランジスタのドレインに接続されており、第７のトランジスタはその回路出力端に接続されており、前記第２のトランジスタのドレイン電流に比例した電流を前記回路出力端に出力する前記電流−電流変換回路と、前記第１乃至第３のトランジスタ、前記電流−電流変換回路に出力電圧を供給して動作させる電源電圧供給手段と、を含み、前記定電圧源の出力電圧によって、定常状態における前記電流−電流変換回路の出力電流と、前記第３のトランジスタのドレイン電流と、が設定される出力回路が提供される。
【００１４】
前記第２及び第３のトランジスタの少なくともいずれかのゲートと前記回路入力端との間に、レベルシフト回路を挿入すると良い。
【００１５】
前記定電圧源を、定電流源とダイオード接続された第８乃至第１０のトランジスタとを少なくとも含む直列回路によって構成し、あるいは定電流源と、ダイオード接続された第８乃至第１１のトランジスタと、レベルシフト分に相当する電圧降下を担うダイオード接続された前記第８乃至第１１のトランジスタのうち少なくとも１つのトランジスタと、を少なくとも含む直列回路によって構成すると良い。
また、前記第１乃至第３のトランジスタは夫々前記第４乃至第６のトランジスタの電気的特性と略等しく形成され、前記定電流源によって前記第２及び第３のトランジスタのドレイン電流が設定されると良い。
さらに、前記第１及び第８のトランジスタ、前記第２及び第９のトランジスタ、前記第３及び第１０のトランジスタの各組が夫々所定の素子面積比に形成され、定常状態における前記第３のトランジスタのドレイン電流が、前記電流−電流変換回路の出力電流と等しく、かつ前記第２のトランジスタのドレイン電流よりも大きくなるように設定されると良い。
【００１６】
前記入力端と前記出力端との間に位相補償回路が設けられると良い。
【００１７】
前記回路入力端に差動増幅器の出力電圧が印加されると良い。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は、第１の実施の形態を示しており、出力回路１は、ＮＭＯＳトランジスタＭ1 、ＰＭＯＳトランジスタＭ2 、ＮＭＯＳトランジスタＭ3 、電流−電流変換回路１ａ、によって構成され、トランジスタＭ1 のゲートには電圧Ｖ1 を印加する電圧源２が接続されている。
【００２０】
ＮＭＯＳトランジスタＭ1 のソースとＰＭＯＳトランジスタＭ2 のソースとが接続される。トランジスタＭ1 のドレインは後述する電流−電流変換回路１ａを介して電源電圧ＶDDを供給する第１の電圧源に接続される。トランジスタＭ2 のドレインは電源電圧ＶSSを供給する第２の電圧源に接続される。トランジスタＭ1 のゲートは後述する所定電圧を印加する電圧源Ｖ1 を介して電圧源ＶSSに接続される。トランジスタＭ2 のゲートは入力端子ＩＮに接続される。また、ＮＭＯＳトランジスタＭ3 のドレインが出力端ＯＵＴ、電流−電流変換回路１ａを介して電圧源ＶDDに接続され、そのソースが電圧源ＶSSに、そのゲートが入力端子ＩＮに接続される。
【００２１】
電流−電流変換回路１ａは、一方の端子に流れる電流に比例する電流を他方の端子に流す。具体的には、後述する電流ミラー回路によって実現される。
【００２２】
かかる構成の回路動作について説明する。まず、上記出力回路において、トランジスタＭ1 はゲート接地、トランジスタＭ2 はソース・フォロワ、となっている。ゲート接地トランジスタＭ1 はゲートバイアスＶ1 を受けて動作し、トランジスタＭ1 のゲート・ソース間電圧をＶgs1 とすると、そのソース電位はＶ1 −Ｖgs1 の一定電圧となる。ソースフォロワトランジスタＭ2 のドレイン電流は、そのゲート・ソース間電圧Ｖds2 （＝Ｖ1 −Ｖgs1 −ＩＮ）によって定る。トランジスタＭ2 のドレイン電流はトランジスタＭ1 のドレイン電流となり、電流−電流変換回路１ａの一方の電流となる。この構成の、ソースフォロワ、ゲート接地トランジスタの直列回路で発生する電流は、電源電圧やトランジスタ特性で変化しない利点を持つ。
【００２３】
入力信号ＩＮが、トランジスタＭ2 のゲート及びトランジスタＭ3 のゲートに印加される。入力信号の電圧レベルが増加すると、ＮＭＯＳトランジスタＭ3 のドレイン電流は増加する。一方、入力信号ＩＮの電圧レベルの増加によって、ＰＭＯＳトランジスタＭ2 のドレイン電流は減少する。ＰＭＯＳトランジスタＭ2 のドレイン電流は電流−電流変換回路１ａの一方の端子を流れる電流ｉb となり、他方の端子から出力される、電流ｉb に比例する電流ｉc を減少させる。
【００２４】
その結果、入力電圧ＩＮが増加すると、トランジスタＭ3 の増加したドレイン電流と、減少した電流ｉc との差の電流が出力端ＯＵＴから外部に出力される。同様に、入力電圧ＩＮが減少すると、トランジスタＭ3 の減少したドレイン電流と、増加した電流ｉc との差の電流が出力端ＯＵＴから外部に出力される。
【００２５】
この出力回路において、出力端ＯＵＴの電圧が平衡状態のとき、すなわち、（入力信号ＩＮ成分が印加されず、）出力端子から図示しない負荷への電流の出入りがなく、出力端ＯＵＴが電源電圧ＶDDとＶSSの略中間の電圧であるとき、トランジスタＭ3 のドレイン電流と電流−電流変換回路１ａの出力電流（バイアス電流）ｉc とは等しい。このとき、トランジスタＭ3 のドレイン電流は、電圧源Ｖ1 からトランジスタＭ1 及びトランジスタＭ2 の２つのゲート・ソース間電圧（Ｖgs1 ＋Ｖgs2 ）分降下した電圧がゲートに印加されて定まっている。
【００２６】
出力電流Ｉc は、電流−電流変換回路１ａを介してトランジスタＭ2 のドレイン電流に比例する。トランジスタＭ2 のドレイン電流は、前述したように、基準電圧Ｖ1 と入力端ＩＮの電圧との電圧差がトランジスタＭ2 とトランジスタＭ1 の各ゲート・ソース間電圧の和となる関係により定まる。
【００２７】
従って、電圧Ｖ1 によって、定常状態における、トランジスタＭ2 のドレイン電流及びトランジスタＭ3 のドレイン電流を設定でき、電流変換比を適当に定めることにより定常状態の電流−電流変換回路１ａの出力電流Ｉc とトランジスタＭ3 のドレイン電流とを等しく設定することが可能となる。
【００２８】
図２は、図１に示される、電流−電流変換回路１ａ及び電圧源２の具体的な構成例を示している。図２において図１と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００２９】
電流−電流変換回路１ａは、ＰＭＯＳトランジスタＭ11及びＭ12からなる電流ミラー回路によって構成される。電流ミラー回路のいわゆる出力電流の比は、トランジスタＭ11及びＭ12の面積比を適当に設定することによって実現可能である。
【００３０】
電圧源２は、電流源Ｉ0 、ＮＭＯＳトランジスタＭ21、ＰＭＯＳトランジスタＭ22及びＮＭＯＳトランジスタＭ23が互いに直列に接続され、更に該直列回路の両端に夫々電源電圧ＶDD及びＶSSが接続されて構成される。トランジスタＭ21〜Ｍ23の各々はいわゆるダイオード接続されている。ダイオード接続されたトランジスタＭ21〜Ｍ23を電流源Ｉ0 で駆動することによってトランジスタＭ1 のゲートに電圧Ｖ1 を得ている。他の構成は図１に示す回路と同様である。
【００３１】
かかる構成の電圧源２を備える出力回路におけるシンク電流に関係する動作を説明する。
まず、出力端ＯＵＴの電圧が平衡状態（電源電圧ＶDDとＶSSの中間電圧）のとき、トランジスタＭ3 のドレイン電流とトランジスタＭ12のドレイン電流とが等しくなる条件（シンク電流が０）を考える。
【００３２】
前述したように、トランジスタＭ3 のドレイン電流はゲート・ソース間電圧Ｖgs3 となる定常状態における入力端ＩＮの電圧で定まる。トランジスタＭ12のドレイン電流Ｉc は、トランジスタＭ11を流れるトランジスタＭ2 のドレイン電流Ｉb に比例する。トランジスタＭ2 のドレイン電流Ｉb はゲート・ソース間電圧Ｖgs2 によって定まる。ゲート・ソース間電圧Ｖgs2 は、基準電圧Ｖ1 、トランジスタＭ1 のゲート・ソース間電圧Ｖgs1 、入力端ＩＮの電圧によって定まる。電圧源２の出力電圧Ｖ1 は電流源Ｉ0 の出力電流Ｉa によって設定されるので、電流源Ｉ0 の出力電流Ｉa に比例した電流Ｉb をトランジスタＭ2 のドレイン電流に設定することが可能である。
【００３３】
この点について更に説明する。上記回路の、電源ＶSS→トランジスタＭ3 →トランジスタＭ2 →トランジスタＭ1 →Ｖ1 →トランジスタＭ21→トランジスタＭ22→トランジスタＭ23→電源ＶSS、からなる回路ループにおいては、
Ｖgs3 ＋Ｖgs2 ＋Ｖgs1 ＝Ｖgs21＋Ｖgs22＋Ｖgs23＝Ｖ1
の関係が成立する。説明を簡単にするため、ミラー電流比を１：１（１：ｍの場合は後述する）、トランジスタＭ1 とＭ21、トランジスタＭ2 とＭ22、トランジスタＭ3 とＭ23とが同じ特性のトランジスタで形成されたものとすれば、回路の対称性により、トランジスタＭ1 のドレイン電流とトランジスタＭ21のドレイン電流とは等しく、トランジスタＭ2 のドレイン電流とトランジスタＭ22のドレイン電流とは等しくなる。トランジスタＭ22及びＭ23のドレイン電流は共通であり、電流源Ｉ0 の出力電流Ｉa に等しい。その結果、定常状態におけるトランジスタＭ3 及びＭ12のドレイン電流は等しくなる。
【００３４】
かかる構成においては、電流源Ｉ0 によって出力回路の定常状態におけるバイアス電流Ｉb 、Ｉc を任意に設定できる。また、トランジスタの特性の変化や電源電圧の変化の影響を受け難い。
【００３５】
図３は、本発明の第２の実施の形態を示しており、図３において、図１と対応する部分には同一符号を付し、かかる部分の説明は省略する。この形態では、電流−電流変換回路１b の電流検出回路側をトランジスタＭ2 のドレイン側と電源ＶSSとの間に挿入し、回路１b の電流出力回路側を電源ＶDDと出力端ＯＵＴとの間に挿入する構成としている。他の構成は図１と同様である。
【００３６】
図４は、図３に示す電流−電流変換回路１b の具体的な構成を示している。電流−電流変換回路１b は、トランジスタＭ11及びＭ12、トランジスタＭ13及びＭ14、からなる電流ミラー回路によって構成される。この構成では、トランジスタＭ2 のドレイン電流（＝）トランジスタＭ11のドレイン電流Ｉd （比例）トランジスタＭ12のドレイン電流（＝）トランジスタＭ13のドレイン電流（比例）トランジスタＭ14のドレイン電流Ｉe となっている。このため、トランジスタＭ11のドレイン電流Ｉd とトランジスタＭ14のドレイン電流Ｉe との電流比を大きく設定することが可能である。
【００３７】
かかる構成においても、電圧源２の出力電圧Ｖ1 、従って、電流源Ｉ0 （図２参照）によってトランジスタＭ14とトランジスタＭ3 のドレイン電流を設定することが可能である。
【００３８】
図５は、第３の実施の形態を示しており、同図において図２と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この形態では、図２に示す出力回路における入力端子ＩＮの電位をレベルシフト回路により高く設定し、入力可能な信号振幅をより大きくしようとしている。
【００３９】
このため、この形態では、ＮＭＯＳトランジスタＭ4 と電流源Ｉ1 とからなるレベルシフト回路をトランジスタＭ3 のゲートと入力端ＩＮ間に挿入している。入力端ＩＮの電圧をＶIN、トランジスタＭ4 のゲート・ソース間電圧をＶgs4 とすると、ＶIN＝Ｖgs3 ＋Ｖgs4 となる。また、Ｖgs3 ＝Ｖ2 −Ｖgs1 −Ｖgs2 −Ｖgs4 となる。追加されたレベルシフト回路による電圧降下によって、入力端子ＩＮの電位ＶINは上昇する。この場合、電圧Ｖ2 を出力する電圧源は、例えば、電流源Ｉ0 と、ダイオード接続された４つのトランジスタＭ21〜Ｍ24と、の直列回路によって構成することができる。トランジスタＭ1 とＭ21、トランジスタＭ2 とＭ22、レベルシフト・トランジスタＭ4 とＭ23、トランジスタＭ3 とＭ24、の各組は夫々対応する特性になるように形成することができる。
【００４０】
なお、トランジスタＭ3 のゲートとトランジスタＭ4 のソースとの間に１つ又は複数のダイオード接続されたトランジスタ（図示せず）を挿入することによって更に入力端子ＩＮに与えられる信号のレベルシフト量（電圧降下分）を大きく設定することができる。このレベルシフト量に対応して電圧源内のダイオード接続されるトランジスタの数を選択することもできる。
【００４１】
図６は、第４の実施の形態を示しており、同図において図４と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この形態では、図４に示される出力回路におけるトランジスタＭ2 のゲート電圧及びソース電圧を相対的に高く設定して、トランジスタＭ2 のドレイン・ソース間電圧を大きくしようとしている。
【００４２】
このため、この形態では、ＰＭＯＳトランジスタＭ5 と電流源Ｉ2 とからなるレベルシフト回路をトランジスタＭ2 のゲートと入力端ＩＮ間に挿入している。入力端ＩＮの電圧をＶIN、トランジスタＭ5 のゲート・ソース間電圧をＶgs5 とすると、Ｖ3 −Ｖgs1 ＝ＶIN＋Ｖgs2 ＋Ｖgs5 、Ｖgs2 ＝Ｖ3 −Ｖgs1 −Ｖgs5 −ＶIN（＝Ｖgs3 ）となる。従って、追加されたレベルシフト回路による電圧降下分だけ、ＰＭＯＳトランジスタＭ2 のドレイン・ソース間電圧が増加する。この場合、電圧Ｖ3 を出力する電圧源は、例えば、電流源Ｉ0 と、ダイオード接続された４つのトランジスタＭ21〜Ｍ23，Ｍ25と、の直列回路によって構成される。トランジスタＭ1 とＭ21、トランジスタＭ2 とＭ22、トランジスタＭ5 （レベルシフトトランジスタ）とＭ25、トランジスタＭ3 とＭ23、の各組は夫々対応する特性になるように形成することができる。
【００４３】
なお、トランジスタＭ2 のゲートとトランジスタＭ5 のソースとの間に１つ又は複数のダイオード接続されたトランジスタ（図示せず）を挿入することによって更にレベルシフト量（電圧降下分）を大きく設定することができる。このレベルシフト量に対応して電圧源内のダイオード接続されるトランジスタの数を選択することもできる。
【００４４】
図５及び図６に示したように、トランジスタＭ2 若しくはＭ3 のゲートにレベルシフト回路を介して入力信号を印加する構成とすることができる。更に、トランジスタＭ2 及びＭ3 の両ゲートの各々にレベルシフト回路を介して入力信号を印加する２つのレベルシフト回路を備える構成も可能である。
【００４５】
図７は、第５の実施の形態を示している。同図において図２と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この形態では、トランジスタＭ3 のゲート・ドレイン間（入力端ＩＮと出力端ＯＵＴ間）に位相補償用のキャパシタＣ1 を設けている。この回路の動作は図２に示す出力回路と同様である。
【００４６】
図８は、第６の実施の形態を示している。同図において、１０は出力回路、２０は基準電圧発生回路、３０は差動増幅回路、４０は定電流源バイアス回路である。
【００４７】
出力回路１は、ＮＭＯＳトランジスタＭ1 、ＰＭＯＳトランジスタＭ2 、トランジスタＭ3 、トランジスタＭ11〜Ｍ14からなる電流ミラー回路、トランジスタＭ14の位相補償を行うためのキャパシタＣ2 、トランジスタＭ3 の位相補償を行うためのキャパシタＣ3 及び抵抗Ｒ3 とからなる。
【００４８】
基準電圧発生回路２０は、ＰＭＯＳトランジスタＭ20、ＮＭＯＳトランジスタＭ21、ＰＭＯＳトランジスタＭ22、ＮＭＯＳトランジスタＭ23、によって構成される。トランジスタＭ21〜Ｍ23の各々は、いわゆるダイオード接続され、直列回路を形成する。この直列回路にトランジスタＭ20が電流を供給し、接地レベル（ＶSS）からの所定電圧をトランジスタＭ21のドレインに発生させる。定電流トランジスタＭ20の出力電流は定電流源バイアス回路４０によって制御される。
【００４９】
差動増幅回路３０は、差動トランジスタ対となるＰＭＯＳトランジスタＭ31及びＭ32、該差動トランジスタ対の共通ソースに定電流を供給するＰＭＯＳトランジスタＭ30、差動トランジスタ対の各ドレインに夫々のドレインが接続されるトランジスタＭ33及びＭ34によって構成される電流ミラー回路、によって構成される。差動トランジスタ対Ｍ31及びＭ32の両ゲートが差動増幅回路の入力端となっており、電圧が相補的に変化する入力信号ＩＮ+ 及びＩＮ- が印加される。そして、トランジスタＭ32のドレイン（トランジスタＭ34のドレイン）が出力端となる。この出力端は既述したトランジスタＭ2 及びＭ3 のゲートに接続される。
【００５０】
定電流源バイアス回路４０は、トランジスタＭ40及び電流源Ｉ3 によって構成される。トランジスタＭ40と、トランジスタＭ20及びＭ30とは、電流ミラー回路を形成する。従って、トランジスタＭ40のドレイン電流すなわち電流源Ｉ3 の電流に比例する電流が定電流源としてのトランジスタＭ20及びＭ30から出力される。
【００５１】
上述した回路を実際に半導体集積回路で構成する場合、出力電流や消費電流を考慮して各トランジスタ素子のサイズ（比）等を設定する。そこで、トランジスタサイズ比を考慮した場合の実施の形態について説明する。
【００５２】
定常状態（出力端子ＯＵＴから電流の出入りがなく、出力端子の電圧が電源電圧ＶDD−ＶSSの中間点付近）の場合、上記回路の動作点は次の２つの条件を満たすようにして決まる。
【００５３】
電源ＶSS→トランジスタＭ3 →トランジスタＭ2 →トランジスタＭ1 →トランジスタＭ21→Ｍ22→トランジスタＭ23→電源ＶSSの回路ループにおいて、次の関係が成立する。
Ｖgs1 ＋Ｖgs2 ＋Ｖgs3 ＝ Ｖgs21＋Ｖgs22＋Ｖgs23 (1)
Ｉd14 ＝ Ｉd3 (2)
ここで、Ｉd14 はトランジスタＭ14のドレイン電流、トランジスタＩd3はトランジスタＭ3 のドレイン電流である。
【００５４】
また、ＭＯＳトランジスタのドレイン電流Ｉd は、動作点が五極管領域にあるとき、
Ｉd ＝（１／２）×ｋp ×（Ｗ／Ｌ）（Ｖgs−Ｖth）2
となる。ここで、ｋp はプロセスによって定まる定数、Ｗはトランジスタのゲート幅、Ｌはゲート長さ、Ｖthは閾値電圧、である。従って、ゲート・ソース間電圧（Ｖgs）が等しいとき、ドレイン電流Ｉd はトランジスタサイズ（Ｗ／Ｌ）に比例する。
【００５５】
トランジスタサイズ比を次のように設定する。
トランジスタＭ40：トランジスタＭ20 ＝ １：ｉ
トランジスタＭ21：トランジスタＭ1 ＝ １：ｊ
トランジスタＭ22：トランジスタＭ2 ＝ １：ｋ
トランジスタＭ23：トランジスタＭ3 ＝ １：ｌ
トランジスタＭ11；トランジスタＭ12 ＝ １：ｍ
トランジスタＭ13：トランジスタＭ14 ＝ １：ｎ
ここで、ｉ〜ｎは正の実数である。また、トランジスタＭ20〜Ｍ23のドレイン電流をＩf 、トランジスタＭ1 、Ｍ2 、Ｍ11のドレイン電流をＩg 、トランジスタＭ14及びＭ3 のドレイン電流をＩh とする。
【００５６】
トランジスタＭ11〜Ｍ14によって構成される電流ミラー回路の電流比、すなわち、トランジスタＭ11とトランジスタＭ14のドレイン電流の比は １：ｍ×ｎ となる。従って、上記(2) 式は、トランジスタＭ1 のドレイン電流Ｉd1×ｍ×ｎ＝トランジスタＭ14のドレイン電流Ｉd14 となり、
Ｉg ×ｍ×ｎ ＝ Ｉh (3)
同様に、Ｉf ＝ Ｉ3 × ｉ (4)
である。
【００５７】
このような条件の下に、定常状態の動作点の決まり方を説明する。
まず、最も簡単な、ｉ＝ｊ＝ｋ＝ｌ＝ｎ＝ｍ＝１ の場合から説明する。
上記(4) 式と ｉ＝１ の条件より、Ｉf ＝Ｉ3 、
上記(3) 式と ｍ×ｎ＝１ より、Ｉg ＝Ｉh 、
従って、上記(1) 式を満たすためには、Ｉf ＝Ｉg ＝Ｉh でなければならない。よって、定常状態における出力回路のバイアス電流Ｉg 、Ｉh 、は、Ｉg ＝Ｉ3 、Ｉh ＝Ｉ3 となる。電流源Ｉ3 によってバイアス電流を設定することができることが判る。
【００５８】
次に、ｊ＝ｋ＝１、ｌ＝ｍ×ｎ とした場合を考える。
上記(3) 式より、Ｉh ＝Ｉg ×ｍ×ｎ＝Ｉg ×ｌ
この条件と、ｊ＝ｋ＝１と、上記(1) 式と、を満たすためには、Ｉf ＝Ｉg でなければならない。
また、Ｉf ＝Ｉ3 ×ｉ であるから、Ｉg ＝Ｉ3 ×ｉ、Ｉh ＝Ｉ3 ×ｉ×ｌ となる。
【００５９】
上述した例のように、基準電圧発生回路２０と出力回路１０のトランジスタサイズ（比）を適当に設定することによって定常状態の各電流の値を任意に設定することが可能となる。
【００６０】
図９は、第７実施の形態を示している。同図において図８と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００６１】
図９に示される形態では、出力回路１０、第１の基準電圧発生回路２０、差動増幅回路３０ａ、定電流源バイアス回路４０ａ、第２の基準電圧発生回路５０によって演算増幅器を構成している。出力回路１０及び基準電圧発生回路２０は図８の回路と同様に構成されるが、差動増幅回路３０ａは、トランジスタＭ30〜Ｍ38からなるフォルデッドカスコード(folded cascode)回路によって構成される。
【００６２】
この差動増幅回路３０ａでは、定電流源トランジスタＭ30、差動トランジスタ対Ｍ31及びＭ32によって構成される差動回路の相補的な２つの出力の差が、トランジスタＭ33〜Ｍ38からなる回路によって取り出される。トランジスタＭ35及びＭ36の各ゲートには基準電圧発生回路５０から定電圧が印加され、両トランジスタをゲート接地で動作させる。ＰＭＯＳトランジスタＭ36ドレイン（ＮＭＯＳトランジスタＭ38のドレイン）が差動増幅回路３０ａの出力端となり、出力回路１０のトランジスタＭ2 及びＭ3 のゲートに接続される。
この形式の回路では、比較的に低電圧の電源であっても出力信号の電圧振幅レベルを大きくとれる利点がある。
【００６３】
基準電圧発生回路５０はダイオード接続されるトランジスタＭ40及び電流源トランジスタＭ41によって構成される。
定電流源バイアス回路４０ａは、定電流源Ｉ4 、電流ミラー回路を構成するトランジスタＭ51〜Ｍ53によって構成される。そして、定電流源としてのトランジスタＭ41、Ｍ33、Ｍ34及びＭ20を駆動する。
【００６４】
図９に示す演算増幅回路においても、図８に示す回路と同様に、トランジスタ素子の面積比を適当に設定することができる。そして、電流源Ｉ4 の電流値によってバイアス電流Ｉf 、Ｉg 及びＩh を所望に設定することが可能となる。
【００６５】
なお、図８の回路を参照して、電流ミラー回路の電流比を「１：１」及び「１：ｎ（正の実数）」に設定した例を説明したが、勿論、図２、図４〜図８、図９に示される回路例においてもミラー電流比を適切に設定して回路設計が行われる。
【００６６】
図１０は、本発明の第８実施の形態を示している。同図において、出力回路１は、ＰＭＯＳトランジスタＭ61、ＮＭＯＳトランジスタＭ62、ＰＭＯＳトランジスタＭ63、ＰＭＯＳトランジスタＭ64、演算増幅器ＯＰ１、によって構成される。演算増幅器ＯＰ１の反転入力端に電圧Ｖ１を印加する電圧源２００が接続される。
【００６７】
入力端子ＩＮとＰＭＯＳトランジスタＭ61及びＮＭＯＳトランジスタＭ62の各ゲートとが接続される。トランジスタＭ61のソースは、演算増幅器ＯＰ１の非反転入力端とトランジスタＭ63のドレインに接続される。トランジスタＭ63のゲートは演算増幅ＯＰ１の出力端子とトランジスタＭ64のゲートに接続される。ＰＭＯＳトランジスタＭ64のドレインはＮＭＯＳトランジスタＭ62のドレインと共に出力端子ＯＵＴに接続される。トランジスタＭ63及びＭ64の各ソースは電源電圧ＶDDを供給する電圧源に接続される。トランジスタＭ61のドレイン及びトランジスタＭ62のソースは電源電圧ＶSSを供給する電圧源に接続される。
【００６８】
電圧源２００は、図１１に示されるように、電流源Ｉ70と、ドレイン・ゲート間が接続されたＰＭＯＳトランジスタＭ71と、ドレイン・ゲート間が接続されたＮＭＯＳトランジスタＭ72と、の直列回路によって構成される。前述したように、トランジスタＭ71とＭ61とが同様の電気的特性に形成され、トランジスタＭ72とＭ62とが同様の電気的特性に形成される。トランジスタＭ71のソースの電位が出力電圧Ｖ１となり、演算増幅器ＯＰ１の反転入力端子に供給される。
【００６９】
図１２は、差動増幅回路３０の出力を出力回路１００に入力する第９実施形態を示している。この差動増幅回路３０は、図８に示される差動増幅回路と同じ構成であり、対応する部分に同一符号を付してその説明を省略する。
【００７０】
次に、上記演算増幅器ＯＰ１を備える出力回路１００の動作について説明する。
まず、演算増幅器ＯＰ１は、演算増幅器ＯＰ１の出力端子→トランジスタＭ63→演算増幅器ＯＰ１の非反転入力端子の径路によって帰還ループを形成する。この帰還ループによって演算増幅器ＯＰ１の反転入力端子の入力電圧Ｖ１に非反転入力端子の入力電圧（トランジスタＭ61のソース電圧）が等しくなるようにトランジスタＭ63のゲートが制御される。従って、図２の出力回路に示される、電流ミラー回路のトランジスタＭ21及びＭ1 と、演算増幅器ＯＰ１とが対応し、同図において、トランジスタＭ22及びＭ23と、トランジスタＭ2 及びＭ3 とが担う対応関係と同様の関係が形成される。
【００７１】
演算増幅器ＯＰ１による負帰還をかけた状態で、入力端ＶINの入力電圧が減少すると、トランジスタＭ61のソース電流が増大し、演算増幅器ＯＰ１の非反転入力端子の電位を下げ、トランジスタＭ64のゲート電位を下げ、トランジスタＭ64のドレイン電流を増加させる。また、入力端ＶINの入力電圧の減少はトランジスタＭ62のゲート電位を下げ、トランジスタＭ62のソース電流を減少する。このため、出力端ＯＵＴから、トランジスタＭ64のドレイン電流が外部に出力される。一方、入力端ＶINの入力電圧が増大すると、トランジスタＭ61のソース電流が減少し、演算増幅器ＯＰ１の非反転入力端の電位を増加し、トランジスタＭ64のゲート電位を上げ、トランジスタＭ64のドレイン電流を減少する。また、入力端ＶINの入力電圧の増加はトランジスタＭ62のゲート電位を上げ、トランジスタＭ62のソース電流を増加する。このため、出力端ＯＵＴから、トランジスタＭ62が電流を吸入するように動作する。
【００７２】
次に、出力端ＯＵＴにおける出力電流の値が０のときのバイアス電流は、トランジスタＭ61及びＭ62のゲート・ソース間電圧対ドレイン電流（Ｖgs- Ｉd ）特性と定電圧源２００の出力電圧Ｖ１とによって設定できる。バイアス電流の決まり方は以下に述べるようになる。
（１） トランジスタＭ71のゲート・ソース間電圧をＶgs71、トランジスタＭ72のゲート・ソース間電圧をＶgs72とすると、図１１の定電圧源２００の出力電圧Ｖ１は、
Ｖ１＝Ｖgs71＋Ｖgs71 であるので、トランジスタＭ71、Ｍ72のゲート・ソース間電圧対ドレイン電流（Ｖgs- Ｉd ）特定と、定電流源Ｉ70の値で、出力電圧Ｖ１が決定される。
（２） トランジスタＭ71とＭ61、トランジスタＭ72とＭ62が夫々同じサイズであれば、演算増幅器ＯＰ１と、定電流源であるトランジスタＭ63と、ソースフォロアトランジスタＭ61からなる負帰還ループにより、トランジスタＭ63のドレイン電流は電流Ｉ70と等しくなる。
（３） トランジスタＭ63とＭ64のゲート電圧、トランジスタＭ61とＭ62のゲート電圧は共通であるので、トランジスタＭ62及びＭ64のバイアス電流は電流Ｉ70と等しくなる。
（４） 従って、出力回路のバイアス電流を、電流源Ｉ70によって、安定的に決定することが可能である。
【００７３】
図１０〜図１２に示す出力回路は、プッシュプル回路であるが、出力回路のバイアス電流のレベルを容易に設定することが可能である。このため、負荷に供給する最大出力電流を大きくし、かつ、電力効率を良くできる利点がある。
【００７４】
また、図１０〜１２の定電圧源２００は２つのトランジスタＭ71及びＭ72によって出力電圧Ｖ１を得るので、Ｖ１とＭ1 〜Ｍ3 を用いる図１及び図２に示す出力回路よりも低い電源電圧によって動作する出力回路を得ることが可能となる。
【００７５】
こうして、本発明の出力回路によれば、定常状態におけるシンク電流の発生が回路構造的に抑制されるので、消費電流が少なくて済む。また、基準電圧発生回路の電流源（Ｉ0 ）あるいは定電流源バイアス回路の電流源（Ｉ3 、Ｉ4 ）の設定によって出力回路のバイアス電流（Ｉa 、Ｉb 、Ｉc ）を簡単に設定可能である。また、トランジスタ特性や電源電圧が変化しても平衡状態が保たれる限り、シンク電流は抑制される。更に、ソースフォロワ（トランジスタＭ2 ）とゲート接地回路（トランジスタＭ1 ）で構成した回路によって発生する電流は、電源電圧の変動やトランジスタの特性変化によって変化しにくいので、回路状態の変化によってバイアス電流が過大に消費されることも抑制される。
【００７６】
【発明の効果】
以上説明したように本発明の出力回路によれば、定常状態におけるシンク電流を抑制すると共に、出力回路のバイアス電流のレベルを容易に設定することが可能となる。このため、負荷に供給する最大出力電流を大きくし、かつ定常状態における負荷の消費電流を低減し得る。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示す回路図である。
【図２】図１に示される回路の具体回路例を示す回路図である。
【図３】本発明の第２実施の形態を示す回路図である。
【図４】図３に示される回路の具体回路例を示す回路図である。
【図５】図１に示す回路にレベルシフト回路を追加した本発明の第３実施の形態を示す回路図である。
【図６】図５に示す回路にレベルシフト回路を追加した本発明の第４実施の形態を示す回路図である。
【図７】図１に示す回路に位相補償回路を設けた本発明の第５実施の形態を示す回路図である。
【図８】本発明の第６実施の形態を示す回路図である。
【図９】本発明の第７実施の形態を示す回路図である。
【図１０】本発明の第８実施の形態を説明する回路図である。
【図１１】図１０における電圧源の構成例を示す回路図である。
【図１２】図１０に示す第８実施の形態に差動増幅回路を設けた本発明の第９実施の形態を示す回路図である。
【図１３】従来の演算増幅器の構成例を示す回路図である。
【図１４】従来の演算増幅器の構成例を示す回路図である。
【図１５】従来の演算増幅器の構成例を示す回路図である。
【符号の説明】
１ 出力回路、
１ａ 電流−電流変換回路
１ｂ 電流検出回路
２ 電圧源、基準電圧発生回路、
３ 差動増幅回路、
４ 定電流源バイアス回路、
５ 基準電圧発生回路
１０ 出力回路
２０ 基準電圧発生回路
３０，３０ａ 差動増幅回路
４０，４０ａ 定電流源バイアス回路
５０ 基準電圧発生回路
Ｍ1 ゲート接地回路のトランジスタ
Ｍ2 ソースフォロワのトランジスタ
Ｍ3 ＮＭＯＳ出力トランジスタ
【産業上の利用分野】
本発明は、半導体装置の出力回路に関し、特に、演算増幅器の出力段に用いて好適な出力回路に関する。
【０００２】
【従来の技術】
従来の演算増幅器の構成例を図面を参照して説明する。図１３は、特開平１−３１８４１４号公報に記載されている演算増幅器を示している。
【０００３】
同図において、定電流源Ｉ101 、トランジスタＭ101 、Ｍ102 、Ｍ107 は電流ミラー回路を形成し、入力増幅段、出力増幅段への定電流を供給する。ＭＯＳトランジスタＭ105 〜Ｍ106 は、相補的に電圧レベルが変化する入力信号ＩＮ+ 及びＩＮ- を入力とし、トランジスタＭ104 のドレインを出力端とする差動増幅器を構成する。この出力端の電圧は、ＭＯＳトランジスタＭ107 〜Ｍ113 からなる出力回路によって増幅され、出力端ＯＵＴに出力される。
【０００４】
かかる構成において、図示しない負荷から流入する出力シンク電流はトランジスタＭ112 のドレイン電流として流れる。トランジスタＭ112 とトランジスタＭ109 とは、トランジスタＭ112 とＭ111 からなる電流ミラー回路、トランジスタＭ109 及びＭ110 からなる電流ミラー回路を介して接続されるので、トランジスタＭ112 のドレイン電流は、トランジスタＭ109 のドレイン電流に比例する。トランジスタＭ109 の最大ドレイン電流は電流源としてのトランジスタＭ107 のドレイン電流となる。このトランジスタＭ107 のドレイン電流は、トランジスタＭ101 とトランジスタＭ107 の電流ミラー回路によって、定電流源Ｉ101 の出力電流に比例する。
【０００５】
従って、出力端ＯＵＴの最大出力シンク電流を大きくして負荷の駆動能力を増大するためには、電流源Ｉ101 の出力電流を大きくし、回路の通常のバイアス電流を大きくして使用する必要がある。
【０００６】
図１４は、米国特許第４５２９９４８号の増幅器の例を示している。この例では、負荷からのシンク電流が流れる出力トランジスタＭ207 の最大ドレイン電流は、トランジスタＭ207 とＭ203 となる電流ミラー回路、トランジスタＭ202 とＭ204 とからなる電流ミラー回路、トランジスタＭ205 とＭ206 とからなる電流ミラー回路、を介して接続されるので、定電流源Ｉ201 及びＩ202 の出力電流で定まる。
【０００７】
この増幅回路の場合も、出力端ＯＵＴの最大出力シンク電流を大きくして負荷の駆動能力を増大するためには、電流源Ｉ201 及びＩ202 の出力電流を大きくし、回路の通常のバイアス電流を大きくして使用する必要がある。
【０００８】
図１５は、米国特許第４２８４９５７号の増幅器の例を示している。この例においては、電流源Ｉ301 、電流ミラー回路を構成するトランジスタＭ301 、Ｍ302 、Ｍ307 は回路の定電流を供給する。トランジスタＭ302 〜Ｍ306 は差動増幅回路を構成する。トランジスタＭ308 、スピードアップ用キャパシタＣ302 及びトランジスタＭ307 はレベルシフト回路を構成する。キャパシタＣ301 、トランジスタＭ309 及びＭ310 は位相補償回路を構成する。トランジスタＭ311 及び312 は出力回路を構成する。トランジスタＭ312 のゲートはトランジスタＭ306 のドレインに接続され、トランジスタＭ311 のゲートはトランジスタＭ308 のソースに接続される。
【０００９】
この例では、図示しない負荷回路から出力回路に吸入されるシンク電流は、トランジスタＭ311 のゲート電圧で定る。トランジスタＭ311 のゲート電圧はトランジスタＭ308 のゲート電圧で定まる。トランジスタＭ308 のゲート電圧は差動増幅回路の出力である。差動増幅回路が理想的に動作すると仮定したとき、入力電圧ＩＮ+ とＩＮ- とが等しい（入力差動電圧が０）場合、トランジスタＭ306 のドレインに得られる出力電圧はトランジスタＭ305 のドレインの電圧と等しくなる。
【００１０】
一方、トランジスタＭ305 のゲート・ドレイン間が接続されているため、トランジスタＭ305 のドレインの電圧は、電源電圧ＶDDからゲート・ソース間電圧Ｖgs分降下した電圧となる。このため、トランジスタＭ311 のゲート電圧は電源電圧ＶＤＤに対し依存性を持つ。出力トランジスタＭ311 及び312 のバイアス電流は電源電圧ＶDDに依存し、消費電流は電源電圧ＶDDに大きく依存する。また、トランジスタＭ３１１のＶth（スレシホールド電圧）が変化すると、トランジスタＭ311 のゲート電圧及びトランジスタＭ311 のＶgs−Ｉds（ゲート・ソース間電圧対ソース・ドレイン間電流）特性が変化する。このため、出力トランジスタＭ311 及び312 のバイアス電流が大きく変化し、消費電流も大きく変化する。
【００１１】
【発明が解決しようとする課題】
上述したように、図１３及び図１４に示す回路構成では大きいシンク電流を得るには定電流源の通常の供給電流を増大しなければならず、電流消費が増えて好ましくない。また、図１５に示す回路構成では電源電圧の影響を受けて出力トランジスタのバイアス電流が変化して不具合である。このように従来構成では、出力端子から電流の出入りがなく、出力端子の電位が電源電圧の中点付近となる定常状態での消費電流が大きくなるという問題がある。
【００１２】
よって、本発明は最大出力電流を可及的に大きくすると共に、定常状態のバイアス電流を安定化し、消費電流を低減し得る出力回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の一形態によれば、定電圧源と、ゲートが前記定電圧源に接続される第１導電型の第１のトランジスタと、ソースが前記第１のトランジスタのソースに接続され、ゲートが回路入力端に接続される、前記第１導電型とは逆の第２導電型の第２のトランジスタと、ドレインが回路出力端に接続され、ゲートが前記回路入力端に接続される、前記第１導電型の第３のトランジスタと、第１の電流ミラー回路と第２の電流ミラー回路を有し、第１の電流ミラー回路は第４のトランジスタと第５のトランジスタを含み、第４のトランジスタと第５のトランジスタの各々が第１導電型であり、第４のトランジスタのドレインとゲート、第５のトランジスタのゲートが第２のトランジスタのドレインに接続されており、第２の電流ミラー回路は第６のトランジスタと第７のトランジスタを含み、第６のトランジスタと第７のトランジスタの各々が第２導電型であり、第６のトランジスタのドレインとゲート、第７のトランジスタのゲートが第５のトランジスタのドレインに接続されており、第７のトランジスタはその回路出力端に接続されており、前記第２のトランジスタのドレイン電流に比例した電流を前記回路出力端に出力する前記電流−電流変換回路と、前記第１乃至第３のトランジスタ、前記電流−電流変換回路に出力電圧を供給して動作させる電源電圧供給手段と、を含み、前記定電圧源の出力電圧によって、定常状態における前記電流−電流変換回路の出力電流と、前記第３のトランジスタのドレイン電流と、が設定される出力回路が提供される。
【００１４】
前記第２及び第３のトランジスタの少なくともいずれかのゲートと前記回路入力端との間に、レベルシフト回路を挿入すると良い。
【００１５】
前記定電圧源を、定電流源とダイオード接続された第８乃至第１０のトランジスタとを少なくとも含む直列回路によって構成し、あるいは定電流源と、ダイオード接続された第８乃至第１１のトランジスタと、レベルシフト分に相当する電圧降下を担うダイオード接続された前記第８乃至第１１のトランジスタのうち少なくとも１つのトランジスタと、を少なくとも含む直列回路によって構成すると良い。
また、前記第１乃至第３のトランジスタは夫々前記第４乃至第６のトランジスタの電気的特性と略等しく形成され、前記定電流源によって前記第２及び第３のトランジスタのドレイン電流が設定されると良い。
さらに、前記第１及び第８のトランジスタ、前記第２及び第９のトランジスタ、前記第３及び第１０のトランジスタの各組が夫々所定の素子面積比に形成され、定常状態における前記第３のトランジスタのドレイン電流が、前記電流−電流変換回路の出力電流と等しく、かつ前記第２のトランジスタのドレイン電流よりも大きくなるように設定されると良い。
【００１６】
前記入力端と前記出力端との間に位相補償回路が設けられると良い。
【００１７】
前記回路入力端に差動増幅器の出力電圧が印加されると良い。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は、第１の実施の形態を示しており、出力回路１は、ＮＭＯＳトランジスタＭ1 、ＰＭＯＳトランジスタＭ2 、ＮＭＯＳトランジスタＭ3 、電流−電流変換回路１ａ、によって構成され、トランジスタＭ1 のゲートには電圧Ｖ1 を印加する電圧源２が接続されている。
【００２０】
ＮＭＯＳトランジスタＭ1 のソースとＰＭＯＳトランジスタＭ2 のソースとが接続される。トランジスタＭ1 のドレインは後述する電流−電流変換回路１ａを介して電源電圧ＶDDを供給する第１の電圧源に接続される。トランジスタＭ2 のドレインは電源電圧ＶSSを供給する第２の電圧源に接続される。トランジスタＭ1 のゲートは後述する所定電圧を印加する電圧源Ｖ1 を介して電圧源ＶSSに接続される。トランジスタＭ2 のゲートは入力端子ＩＮに接続される。また、ＮＭＯＳトランジスタＭ3 のドレインが出力端ＯＵＴ、電流−電流変換回路１ａを介して電圧源ＶDDに接続され、そのソースが電圧源ＶSSに、そのゲートが入力端子ＩＮに接続される。
【００２１】
電流−電流変換回路１ａは、一方の端子に流れる電流に比例する電流を他方の端子に流す。具体的には、後述する電流ミラー回路によって実現される。
【００２２】
かかる構成の回路動作について説明する。まず、上記出力回路において、トランジスタＭ1 はゲート接地、トランジスタＭ2 はソース・フォロワ、となっている。ゲート接地トランジスタＭ1 はゲートバイアスＶ1 を受けて動作し、トランジスタＭ1 のゲート・ソース間電圧をＶgs1 とすると、そのソース電位はＶ1 −Ｖgs1 の一定電圧となる。ソースフォロワトランジスタＭ2 のドレイン電流は、そのゲート・ソース間電圧Ｖds2 （＝Ｖ1 −Ｖgs1 −ＩＮ）によって定る。トランジスタＭ2 のドレイン電流はトランジスタＭ1 のドレイン電流となり、電流−電流変換回路１ａの一方の電流となる。この構成の、ソースフォロワ、ゲート接地トランジスタの直列回路で発生する電流は、電源電圧やトランジスタ特性で変化しない利点を持つ。
【００２３】
入力信号ＩＮが、トランジスタＭ2 のゲート及びトランジスタＭ3 のゲートに印加される。入力信号の電圧レベルが増加すると、ＮＭＯＳトランジスタＭ3 のドレイン電流は増加する。一方、入力信号ＩＮの電圧レベルの増加によって、ＰＭＯＳトランジスタＭ2 のドレイン電流は減少する。ＰＭＯＳトランジスタＭ2 のドレイン電流は電流−電流変換回路１ａの一方の端子を流れる電流ｉb となり、他方の端子から出力される、電流ｉb に比例する電流ｉc を減少させる。
【００２４】
その結果、入力電圧ＩＮが増加すると、トランジスタＭ3 の増加したドレイン電流と、減少した電流ｉc との差の電流が出力端ＯＵＴから外部に出力される。同様に、入力電圧ＩＮが減少すると、トランジスタＭ3 の減少したドレイン電流と、増加した電流ｉc との差の電流が出力端ＯＵＴから外部に出力される。
【００２５】
この出力回路において、出力端ＯＵＴの電圧が平衡状態のとき、すなわち、（入力信号ＩＮ成分が印加されず、）出力端子から図示しない負荷への電流の出入りがなく、出力端ＯＵＴが電源電圧ＶDDとＶSSの略中間の電圧であるとき、トランジスタＭ3 のドレイン電流と電流−電流変換回路１ａの出力電流（バイアス電流）ｉc とは等しい。このとき、トランジスタＭ3 のドレイン電流は、電圧源Ｖ1 からトランジスタＭ1 及びトランジスタＭ2 の２つのゲート・ソース間電圧（Ｖgs1 ＋Ｖgs2 ）分降下した電圧がゲートに印加されて定まっている。
【００２６】
出力電流Ｉc は、電流−電流変換回路１ａを介してトランジスタＭ2 のドレイン電流に比例する。トランジスタＭ2 のドレイン電流は、前述したように、基準電圧Ｖ1 と入力端ＩＮの電圧との電圧差がトランジスタＭ2 とトランジスタＭ1 の各ゲート・ソース間電圧の和となる関係により定まる。
【００２７】
従って、電圧Ｖ1 によって、定常状態における、トランジスタＭ2 のドレイン電流及びトランジスタＭ3 のドレイン電流を設定でき、電流変換比を適当に定めることにより定常状態の電流−電流変換回路１ａの出力電流Ｉc とトランジスタＭ3 のドレイン電流とを等しく設定することが可能となる。
【００２８】
図２は、図１に示される、電流−電流変換回路１ａ及び電圧源２の具体的な構成例を示している。図２において図１と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００２９】
電流−電流変換回路１ａは、ＰＭＯＳトランジスタＭ11及びＭ12からなる電流ミラー回路によって構成される。電流ミラー回路のいわゆる出力電流の比は、トランジスタＭ11及びＭ12の面積比を適当に設定することによって実現可能である。
【００３０】
電圧源２は、電流源Ｉ0 、ＮＭＯＳトランジスタＭ21、ＰＭＯＳトランジスタＭ22及びＮＭＯＳトランジスタＭ23が互いに直列に接続され、更に該直列回路の両端に夫々電源電圧ＶDD及びＶSSが接続されて構成される。トランジスタＭ21〜Ｍ23の各々はいわゆるダイオード接続されている。ダイオード接続されたトランジスタＭ21〜Ｍ23を電流源Ｉ0 で駆動することによってトランジスタＭ1 のゲートに電圧Ｖ1 を得ている。他の構成は図１に示す回路と同様である。
【００３１】
かかる構成の電圧源２を備える出力回路におけるシンク電流に関係する動作を説明する。
まず、出力端ＯＵＴの電圧が平衡状態（電源電圧ＶDDとＶSSの中間電圧）のとき、トランジスタＭ3 のドレイン電流とトランジスタＭ12のドレイン電流とが等しくなる条件（シンク電流が０）を考える。
【００３２】
前述したように、トランジスタＭ3 のドレイン電流はゲート・ソース間電圧Ｖgs3 となる定常状態における入力端ＩＮの電圧で定まる。トランジスタＭ12のドレイン電流Ｉc は、トランジスタＭ11を流れるトランジスタＭ2 のドレイン電流Ｉb に比例する。トランジスタＭ2 のドレイン電流Ｉb はゲート・ソース間電圧Ｖgs2 によって定まる。ゲート・ソース間電圧Ｖgs2 は、基準電圧Ｖ1 、トランジスタＭ1 のゲート・ソース間電圧Ｖgs1 、入力端ＩＮの電圧によって定まる。電圧源２の出力電圧Ｖ1 は電流源Ｉ0 の出力電流Ｉa によって設定されるので、電流源Ｉ0 の出力電流Ｉa に比例した電流Ｉb をトランジスタＭ2 のドレイン電流に設定することが可能である。
【００３３】
この点について更に説明する。上記回路の、電源ＶSS→トランジスタＭ3 →トランジスタＭ2 →トランジスタＭ1 →Ｖ1 →トランジスタＭ21→トランジスタＭ22→トランジスタＭ23→電源ＶSS、からなる回路ループにおいては、
Ｖgs3 ＋Ｖgs2 ＋Ｖgs1 ＝Ｖgs21＋Ｖgs22＋Ｖgs23＝Ｖ1
の関係が成立する。説明を簡単にするため、ミラー電流比を１：１（１：ｍの場合は後述する）、トランジスタＭ1 とＭ21、トランジスタＭ2 とＭ22、トランジスタＭ3 とＭ23とが同じ特性のトランジスタで形成されたものとすれば、回路の対称性により、トランジスタＭ1 のドレイン電流とトランジスタＭ21のドレイン電流とは等しく、トランジスタＭ2 のドレイン電流とトランジスタＭ22のドレイン電流とは等しくなる。トランジスタＭ22及びＭ23のドレイン電流は共通であり、電流源Ｉ0 の出力電流Ｉa に等しい。その結果、定常状態におけるトランジスタＭ3 及びＭ12のドレイン電流は等しくなる。
【００３４】
かかる構成においては、電流源Ｉ0 によって出力回路の定常状態におけるバイアス電流Ｉb 、Ｉc を任意に設定できる。また、トランジスタの特性の変化や電源電圧の変化の影響を受け難い。
【００３５】
図３は、本発明の第２の実施の形態を示しており、図３において、図１と対応する部分には同一符号を付し、かかる部分の説明は省略する。この形態では、電流−電流変換回路１b の電流検出回路側をトランジスタＭ2 のドレイン側と電源ＶSSとの間に挿入し、回路１b の電流出力回路側を電源ＶDDと出力端ＯＵＴとの間に挿入する構成としている。他の構成は図１と同様である。
【００３６】
図４は、図３に示す電流−電流変換回路１b の具体的な構成を示している。電流−電流変換回路１b は、トランジスタＭ11及びＭ12、トランジスタＭ13及びＭ14、からなる電流ミラー回路によって構成される。この構成では、トランジスタＭ2 のドレイン電流（＝）トランジスタＭ11のドレイン電流Ｉd （比例）トランジスタＭ12のドレイン電流（＝）トランジスタＭ13のドレイン電流（比例）トランジスタＭ14のドレイン電流Ｉe となっている。このため、トランジスタＭ11のドレイン電流Ｉd とトランジスタＭ14のドレイン電流Ｉe との電流比を大きく設定することが可能である。
【００３７】
かかる構成においても、電圧源２の出力電圧Ｖ1 、従って、電流源Ｉ0 （図２参照）によってトランジスタＭ14とトランジスタＭ3 のドレイン電流を設定することが可能である。
【００３８】
図５は、第３の実施の形態を示しており、同図において図２と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この形態では、図２に示す出力回路における入力端子ＩＮの電位をレベルシフト回路により高く設定し、入力可能な信号振幅をより大きくしようとしている。
【００３９】
このため、この形態では、ＮＭＯＳトランジスタＭ4 と電流源Ｉ1 とからなるレベルシフト回路をトランジスタＭ3 のゲートと入力端ＩＮ間に挿入している。入力端ＩＮの電圧をＶIN、トランジスタＭ4 のゲート・ソース間電圧をＶgs4 とすると、ＶIN＝Ｖgs3 ＋Ｖgs4 となる。また、Ｖgs3 ＝Ｖ2 −Ｖgs1 −Ｖgs2 −Ｖgs4 となる。追加されたレベルシフト回路による電圧降下によって、入力端子ＩＮの電位ＶINは上昇する。この場合、電圧Ｖ2 を出力する電圧源は、例えば、電流源Ｉ0 と、ダイオード接続された４つのトランジスタＭ21〜Ｍ24と、の直列回路によって構成することができる。トランジスタＭ1 とＭ21、トランジスタＭ2 とＭ22、レベルシフト・トランジスタＭ4 とＭ23、トランジスタＭ3 とＭ24、の各組は夫々対応する特性になるように形成することができる。
【００４０】
なお、トランジスタＭ3 のゲートとトランジスタＭ4 のソースとの間に１つ又は複数のダイオード接続されたトランジスタ（図示せず）を挿入することによって更に入力端子ＩＮに与えられる信号のレベルシフト量（電圧降下分）を大きく設定することができる。このレベルシフト量に対応して電圧源内のダイオード接続されるトランジスタの数を選択することもできる。
【００４１】
図６は、第４の実施の形態を示しており、同図において図４と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この形態では、図４に示される出力回路におけるトランジスタＭ2 のゲート電圧及びソース電圧を相対的に高く設定して、トランジスタＭ2 のドレイン・ソース間電圧を大きくしようとしている。
【００４２】
このため、この形態では、ＰＭＯＳトランジスタＭ5 と電流源Ｉ2 とからなるレベルシフト回路をトランジスタＭ2 のゲートと入力端ＩＮ間に挿入している。入力端ＩＮの電圧をＶIN、トランジスタＭ5 のゲート・ソース間電圧をＶgs5 とすると、Ｖ3 −Ｖgs1 ＝ＶIN＋Ｖgs2 ＋Ｖgs5 、Ｖgs2 ＝Ｖ3 −Ｖgs1 −Ｖgs5 −ＶIN（＝Ｖgs3 ）となる。従って、追加されたレベルシフト回路による電圧降下分だけ、ＰＭＯＳトランジスタＭ2 のドレイン・ソース間電圧が増加する。この場合、電圧Ｖ3 を出力する電圧源は、例えば、電流源Ｉ0 と、ダイオード接続された４つのトランジスタＭ21〜Ｍ23，Ｍ25と、の直列回路によって構成される。トランジスタＭ1 とＭ21、トランジスタＭ2 とＭ22、トランジスタＭ5 （レベルシフトトランジスタ）とＭ25、トランジスタＭ3 とＭ23、の各組は夫々対応する特性になるように形成することができる。
【００４３】
なお、トランジスタＭ2 のゲートとトランジスタＭ5 のソースとの間に１つ又は複数のダイオード接続されたトランジスタ（図示せず）を挿入することによって更にレベルシフト量（電圧降下分）を大きく設定することができる。このレベルシフト量に対応して電圧源内のダイオード接続されるトランジスタの数を選択することもできる。
【００４４】
図５及び図６に示したように、トランジスタＭ2 若しくはＭ3 のゲートにレベルシフト回路を介して入力信号を印加する構成とすることができる。更に、トランジスタＭ2 及びＭ3 の両ゲートの各々にレベルシフト回路を介して入力信号を印加する２つのレベルシフト回路を備える構成も可能である。
【００４５】
図７は、第５の実施の形態を示している。同図において図２と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この形態では、トランジスタＭ3 のゲート・ドレイン間（入力端ＩＮと出力端ＯＵＴ間）に位相補償用のキャパシタＣ1 を設けている。この回路の動作は図２に示す出力回路と同様である。
【００４６】
図８は、第６の実施の形態を示している。同図において、１０は出力回路、２０は基準電圧発生回路、３０は差動増幅回路、４０は定電流源バイアス回路である。
【００４７】
出力回路１は、ＮＭＯＳトランジスタＭ1 、ＰＭＯＳトランジスタＭ2 、トランジスタＭ3 、トランジスタＭ11〜Ｍ14からなる電流ミラー回路、トランジスタＭ14の位相補償を行うためのキャパシタＣ2 、トランジスタＭ3 の位相補償を行うためのキャパシタＣ3 及び抵抗Ｒ3 とからなる。
【００４８】
基準電圧発生回路２０は、ＰＭＯＳトランジスタＭ20、ＮＭＯＳトランジスタＭ21、ＰＭＯＳトランジスタＭ22、ＮＭＯＳトランジスタＭ23、によって構成される。トランジスタＭ21〜Ｍ23の各々は、いわゆるダイオード接続され、直列回路を形成する。この直列回路にトランジスタＭ20が電流を供給し、接地レベル（ＶSS）からの所定電圧をトランジスタＭ21のドレインに発生させる。定電流トランジスタＭ20の出力電流は定電流源バイアス回路４０によって制御される。
【００４９】
差動増幅回路３０は、差動トランジスタ対となるＰＭＯＳトランジスタＭ31及びＭ32、該差動トランジスタ対の共通ソースに定電流を供給するＰＭＯＳトランジスタＭ30、差動トランジスタ対の各ドレインに夫々のドレインが接続されるトランジスタＭ33及びＭ34によって構成される電流ミラー回路、によって構成される。差動トランジスタ対Ｍ31及びＭ32の両ゲートが差動増幅回路の入力端となっており、電圧が相補的に変化する入力信号ＩＮ+ 及びＩＮ- が印加される。そして、トランジスタＭ32のドレイン（トランジスタＭ34のドレイン）が出力端となる。この出力端は既述したトランジスタＭ2 及びＭ3 のゲートに接続される。
【００５０】
定電流源バイアス回路４０は、トランジスタＭ40及び電流源Ｉ3 によって構成される。トランジスタＭ40と、トランジスタＭ20及びＭ30とは、電流ミラー回路を形成する。従って、トランジスタＭ40のドレイン電流すなわち電流源Ｉ3 の電流に比例する電流が定電流源としてのトランジスタＭ20及びＭ30から出力される。
【００５１】
上述した回路を実際に半導体集積回路で構成する場合、出力電流や消費電流を考慮して各トランジスタ素子のサイズ（比）等を設定する。そこで、トランジスタサイズ比を考慮した場合の実施の形態について説明する。
【００５２】
定常状態（出力端子ＯＵＴから電流の出入りがなく、出力端子の電圧が電源電圧ＶDD−ＶSSの中間点付近）の場合、上記回路の動作点は次の２つの条件を満たすようにして決まる。
【００５３】
電源ＶSS→トランジスタＭ3 →トランジスタＭ2 →トランジスタＭ1 →トランジスタＭ21→Ｍ22→トランジスタＭ23→電源ＶSSの回路ループにおいて、次の関係が成立する。
Ｖgs1 ＋Ｖgs2 ＋Ｖgs3 ＝ Ｖgs21＋Ｖgs22＋Ｖgs23 (1)
Ｉd14 ＝ Ｉd3 (2)
ここで、Ｉd14 はトランジスタＭ14のドレイン電流、トランジスタＩd3はトランジスタＭ3 のドレイン電流である。
【００５４】
また、ＭＯＳトランジスタのドレイン電流Ｉd は、動作点が五極管領域にあるとき、
Ｉd ＝（１／２）×ｋp ×（Ｗ／Ｌ）（Ｖgs−Ｖth）2
となる。ここで、ｋp はプロセスによって定まる定数、Ｗはトランジスタのゲート幅、Ｌはゲート長さ、Ｖthは閾値電圧、である。従って、ゲート・ソース間電圧（Ｖgs）が等しいとき、ドレイン電流Ｉd はトランジスタサイズ（Ｗ／Ｌ）に比例する。
【００５５】
トランジスタサイズ比を次のように設定する。
トランジスタＭ40：トランジスタＭ20 ＝ １：ｉ
トランジスタＭ21：トランジスタＭ1 ＝ １：ｊ
トランジスタＭ22：トランジスタＭ2 ＝ １：ｋ
トランジスタＭ23：トランジスタＭ3 ＝ １：ｌ
トランジスタＭ11；トランジスタＭ12 ＝ １：ｍ
トランジスタＭ13：トランジスタＭ14 ＝ １：ｎ
ここで、ｉ〜ｎは正の実数である。また、トランジスタＭ20〜Ｍ23のドレイン電流をＩf 、トランジスタＭ1 、Ｍ2 、Ｍ11のドレイン電流をＩg 、トランジスタＭ14及びＭ3 のドレイン電流をＩh とする。
【００５６】
トランジスタＭ11〜Ｍ14によって構成される電流ミラー回路の電流比、すなわち、トランジスタＭ11とトランジスタＭ14のドレイン電流の比は １：ｍ×ｎ となる。従って、上記(2) 式は、トランジスタＭ1 のドレイン電流Ｉd1×ｍ×ｎ＝トランジスタＭ14のドレイン電流Ｉd14 となり、
Ｉg ×ｍ×ｎ ＝ Ｉh (3)
同様に、Ｉf ＝ Ｉ3 × ｉ (4)
である。
【００５７】
このような条件の下に、定常状態の動作点の決まり方を説明する。
まず、最も簡単な、ｉ＝ｊ＝ｋ＝ｌ＝ｎ＝ｍ＝１ の場合から説明する。
上記(4) 式と ｉ＝１ の条件より、Ｉf ＝Ｉ3 、
上記(3) 式と ｍ×ｎ＝１ より、Ｉg ＝Ｉh 、
従って、上記(1) 式を満たすためには、Ｉf ＝Ｉg ＝Ｉh でなければならない。よって、定常状態における出力回路のバイアス電流Ｉg 、Ｉh 、は、Ｉg ＝Ｉ3 、Ｉh ＝Ｉ3 となる。電流源Ｉ3 によってバイアス電流を設定することができることが判る。
【００５８】
次に、ｊ＝ｋ＝１、ｌ＝ｍ×ｎ とした場合を考える。
上記(3) 式より、Ｉh ＝Ｉg ×ｍ×ｎ＝Ｉg ×ｌ
この条件と、ｊ＝ｋ＝１と、上記(1) 式と、を満たすためには、Ｉf ＝Ｉg でなければならない。
また、Ｉf ＝Ｉ3 ×ｉ であるから、Ｉg ＝Ｉ3 ×ｉ、Ｉh ＝Ｉ3 ×ｉ×ｌ となる。
【００５９】
上述した例のように、基準電圧発生回路２０と出力回路１０のトランジスタサイズ（比）を適当に設定することによって定常状態の各電流の値を任意に設定することが可能となる。
【００６０】
図９は、第７実施の形態を示している。同図において図８と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００６１】
図９に示される形態では、出力回路１０、第１の基準電圧発生回路２０、差動増幅回路３０ａ、定電流源バイアス回路４０ａ、第２の基準電圧発生回路５０によって演算増幅器を構成している。出力回路１０及び基準電圧発生回路２０は図８の回路と同様に構成されるが、差動増幅回路３０ａは、トランジスタＭ30〜Ｍ38からなるフォルデッドカスコード(folded cascode)回路によって構成される。
【００６２】
この差動増幅回路３０ａでは、定電流源トランジスタＭ30、差動トランジスタ対Ｍ31及びＭ32によって構成される差動回路の相補的な２つの出力の差が、トランジスタＭ33〜Ｍ38からなる回路によって取り出される。トランジスタＭ35及びＭ36の各ゲートには基準電圧発生回路５０から定電圧が印加され、両トランジスタをゲート接地で動作させる。ＰＭＯＳトランジスタＭ36ドレイン（ＮＭＯＳトランジスタＭ38のドレイン）が差動増幅回路３０ａの出力端となり、出力回路１０のトランジスタＭ2 及びＭ3 のゲートに接続される。
この形式の回路では、比較的に低電圧の電源であっても出力信号の電圧振幅レベルを大きくとれる利点がある。
【００６３】
基準電圧発生回路５０はダイオード接続されるトランジスタＭ40及び電流源トランジスタＭ41によって構成される。
定電流源バイアス回路４０ａは、定電流源Ｉ4 、電流ミラー回路を構成するトランジスタＭ51〜Ｍ53によって構成される。そして、定電流源としてのトランジスタＭ41、Ｍ33、Ｍ34及びＭ20を駆動する。
【００６４】
図９に示す演算増幅回路においても、図８に示す回路と同様に、トランジスタ素子の面積比を適当に設定することができる。そして、電流源Ｉ4 の電流値によってバイアス電流Ｉf 、Ｉg 及びＩh を所望に設定することが可能となる。
【００６５】
なお、図８の回路を参照して、電流ミラー回路の電流比を「１：１」及び「１：ｎ（正の実数）」に設定した例を説明したが、勿論、図２、図４〜図８、図９に示される回路例においてもミラー電流比を適切に設定して回路設計が行われる。
【００６６】
図１０は、本発明の第８実施の形態を示している。同図において、出力回路１は、ＰＭＯＳトランジスタＭ61、ＮＭＯＳトランジスタＭ62、ＰＭＯＳトランジスタＭ63、ＰＭＯＳトランジスタＭ64、演算増幅器ＯＰ１、によって構成される。演算増幅器ＯＰ１の反転入力端に電圧Ｖ１を印加する電圧源２００が接続される。
【００６７】
入力端子ＩＮとＰＭＯＳトランジスタＭ61及びＮＭＯＳトランジスタＭ62の各ゲートとが接続される。トランジスタＭ61のソースは、演算増幅器ＯＰ１の非反転入力端とトランジスタＭ63のドレインに接続される。トランジスタＭ63のゲートは演算増幅ＯＰ１の出力端子とトランジスタＭ64のゲートに接続される。ＰＭＯＳトランジスタＭ64のドレインはＮＭＯＳトランジスタＭ62のドレインと共に出力端子ＯＵＴに接続される。トランジスタＭ63及びＭ64の各ソースは電源電圧ＶDDを供給する電圧源に接続される。トランジスタＭ61のドレイン及びトランジスタＭ62のソースは電源電圧ＶSSを供給する電圧源に接続される。
【００６８】
電圧源２００は、図１１に示されるように、電流源Ｉ70と、ドレイン・ゲート間が接続されたＰＭＯＳトランジスタＭ71と、ドレイン・ゲート間が接続されたＮＭＯＳトランジスタＭ72と、の直列回路によって構成される。前述したように、トランジスタＭ71とＭ61とが同様の電気的特性に形成され、トランジスタＭ72とＭ62とが同様の電気的特性に形成される。トランジスタＭ71のソースの電位が出力電圧Ｖ１となり、演算増幅器ＯＰ１の反転入力端子に供給される。
【００６９】
図１２は、差動増幅回路３０の出力を出力回路１００に入力する第９実施形態を示している。この差動増幅回路３０は、図８に示される差動増幅回路と同じ構成であり、対応する部分に同一符号を付してその説明を省略する。
【００７０】
次に、上記演算増幅器ＯＰ１を備える出力回路１００の動作について説明する。
まず、演算増幅器ＯＰ１は、演算増幅器ＯＰ１の出力端子→トランジスタＭ63→演算増幅器ＯＰ１の非反転入力端子の径路によって帰還ループを形成する。この帰還ループによって演算増幅器ＯＰ１の反転入力端子の入力電圧Ｖ１に非反転入力端子の入力電圧（トランジスタＭ61のソース電圧）が等しくなるようにトランジスタＭ63のゲートが制御される。従って、図２の出力回路に示される、電流ミラー回路のトランジスタＭ21及びＭ1 と、演算増幅器ＯＰ１とが対応し、同図において、トランジスタＭ22及びＭ23と、トランジスタＭ2 及びＭ3 とが担う対応関係と同様の関係が形成される。
【００７１】
演算増幅器ＯＰ１による負帰還をかけた状態で、入力端ＶINの入力電圧が減少すると、トランジスタＭ61のソース電流が増大し、演算増幅器ＯＰ１の非反転入力端子の電位を下げ、トランジスタＭ64のゲート電位を下げ、トランジスタＭ64のドレイン電流を増加させる。また、入力端ＶINの入力電圧の減少はトランジスタＭ62のゲート電位を下げ、トランジスタＭ62のソース電流を減少する。このため、出力端ＯＵＴから、トランジスタＭ64のドレイン電流が外部に出力される。一方、入力端ＶINの入力電圧が増大すると、トランジスタＭ61のソース電流が減少し、演算増幅器ＯＰ１の非反転入力端の電位を増加し、トランジスタＭ64のゲート電位を上げ、トランジスタＭ64のドレイン電流を減少する。また、入力端ＶINの入力電圧の増加はトランジスタＭ62のゲート電位を上げ、トランジスタＭ62のソース電流を増加する。このため、出力端ＯＵＴから、トランジスタＭ62が電流を吸入するように動作する。
【００７２】
次に、出力端ＯＵＴにおける出力電流の値が０のときのバイアス電流は、トランジスタＭ61及びＭ62のゲート・ソース間電圧対ドレイン電流（Ｖgs- Ｉd ）特性と定電圧源２００の出力電圧Ｖ１とによって設定できる。バイアス電流の決まり方は以下に述べるようになる。
（１） トランジスタＭ71のゲート・ソース間電圧をＶgs71、トランジスタＭ72のゲート・ソース間電圧をＶgs72とすると、図１１の定電圧源２００の出力電圧Ｖ１は、
Ｖ１＝Ｖgs71＋Ｖgs71 であるので、トランジスタＭ71、Ｍ72のゲート・ソース間電圧対ドレイン電流（Ｖgs- Ｉd ）特定と、定電流源Ｉ70の値で、出力電圧Ｖ１が決定される。
（２） トランジスタＭ71とＭ61、トランジスタＭ72とＭ62が夫々同じサイズであれば、演算増幅器ＯＰ１と、定電流源であるトランジスタＭ63と、ソースフォロアトランジスタＭ61からなる負帰還ループにより、トランジスタＭ63のドレイン電流は電流Ｉ70と等しくなる。
（３） トランジスタＭ63とＭ64のゲート電圧、トランジスタＭ61とＭ62のゲート電圧は共通であるので、トランジスタＭ62及びＭ64のバイアス電流は電流Ｉ70と等しくなる。
（４） 従って、出力回路のバイアス電流を、電流源Ｉ70によって、安定的に決定することが可能である。
【００７３】
図１０〜図１２に示す出力回路は、プッシュプル回路であるが、出力回路のバイアス電流のレベルを容易に設定することが可能である。このため、負荷に供給する最大出力電流を大きくし、かつ、電力効率を良くできる利点がある。
【００７４】
また、図１０〜１２の定電圧源２００は２つのトランジスタＭ71及びＭ72によって出力電圧Ｖ１を得るので、Ｖ１とＭ1 〜Ｍ3 を用いる図１及び図２に示す出力回路よりも低い電源電圧によって動作する出力回路を得ることが可能となる。
【００７５】
こうして、本発明の出力回路によれば、定常状態におけるシンク電流の発生が回路構造的に抑制されるので、消費電流が少なくて済む。また、基準電圧発生回路の電流源（Ｉ0 ）あるいは定電流源バイアス回路の電流源（Ｉ3 、Ｉ4 ）の設定によって出力回路のバイアス電流（Ｉa 、Ｉb 、Ｉc ）を簡単に設定可能である。また、トランジスタ特性や電源電圧が変化しても平衡状態が保たれる限り、シンク電流は抑制される。更に、ソースフォロワ（トランジスタＭ2 ）とゲート接地回路（トランジスタＭ1 ）で構成した回路によって発生する電流は、電源電圧の変動やトランジスタの特性変化によって変化しにくいので、回路状態の変化によってバイアス電流が過大に消費されることも抑制される。
【００７６】
【発明の効果】
以上説明したように本発明の出力回路によれば、定常状態におけるシンク電流を抑制すると共に、出力回路のバイアス電流のレベルを容易に設定することが可能となる。このため、負荷に供給する最大出力電流を大きくし、かつ定常状態における負荷の消費電流を低減し得る。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示す回路図である。
【図２】図１に示される回路の具体回路例を示す回路図である。
【図３】本発明の第２実施の形態を示す回路図である。
【図４】図３に示される回路の具体回路例を示す回路図である。
【図５】図１に示す回路にレベルシフト回路を追加した本発明の第３実施の形態を示す回路図である。
【図６】図５に示す回路にレベルシフト回路を追加した本発明の第４実施の形態を示す回路図である。
【図７】図１に示す回路に位相補償回路を設けた本発明の第５実施の形態を示す回路図である。
【図８】本発明の第６実施の形態を示す回路図である。
【図９】本発明の第７実施の形態を示す回路図である。
【図１０】本発明の第８実施の形態を説明する回路図である。
【図１１】図１０における電圧源の構成例を示す回路図である。
【図１２】図１０に示す第８実施の形態に差動増幅回路を設けた本発明の第９実施の形態を示す回路図である。
【図１３】従来の演算増幅器の構成例を示す回路図である。
【図１４】従来の演算増幅器の構成例を示す回路図である。
【図１５】従来の演算増幅器の構成例を示す回路図である。
【符号の説明】
１ 出力回路、
１ａ 電流−電流変換回路
１ｂ 電流検出回路
２ 電圧源、基準電圧発生回路、
３ 差動増幅回路、
４ 定電流源バイアス回路、
５ 基準電圧発生回路
１０ 出力回路
２０ 基準電圧発生回路
３０，３０ａ 差動増幅回路
４０，４０ａ 定電流源バイアス回路
５０ 基準電圧発生回路
Ｍ1 ゲート接地回路のトランジスタ
Ｍ2 ソースフォロワのトランジスタ
Ｍ3 ＮＭＯＳ出力トランジスタ
Claims (10)
- 定電圧源と、
ゲートが前記定電圧源に接続される第１導電型の第１のトランジスタと、
ソースが前記第１のトランジスタのソースに接続され、ゲートが回路入力端に接続される、前記第１導電型とは逆の第２導電型の第２のトランジスタと、
ドレインが回路出力端に接続され、ゲートが前記回路入力端に接続される、前記第１導電型の第３のトランジスタと、
第１の電流ミラー回路と第２の電流ミラー回路を有し、第１の電流ミラー回路は第４のトランジスタと第５のトランジスタを含み、第４のトランジスタと第５のトランジスタの各々が第１導電型であり、第４のトランジスタのドレインとゲート、第５のトランジスタのゲートが第２のトランジスタのドレインに接続されており、第２の電流ミラー回路は第６のトランジスタと第７のトランジスタを含み、第６のトランジスタと第７のトランジスタの各々が第２導電型であり、第６のトランジスタのドレインとゲート、第７のトランジスタのゲートが第５のトランジスタのドレインに接続されており、第７のトランジスタはその回路出力端に接続されており、前記第２のトランジスタのドレイン電流に比例した電流を前記回路出力端に出力する前記電流−電流変換回路と、
前記第１乃至第３のトランジスタ、前記電流−電流変換回路に出力電圧を供給して動作させる電源電圧供給手段と、を含み、
前記定電圧源の出力電圧によって、定常状態における前記電流−電流変換回路の出力電流と、前記第３のトランジスタのドレイン電流と、が設定される出力回路。 - 前記第２及び第３のトランジスタの少なくともいずれかのゲートと前記回路入力端との間に、レベルシフト回路を挿入したことを特徴とする請求項１に記載の出力回路。
- 前記定電圧源を、定電流源とダイオード接続された第８乃至第１０のトランジスタとを少なくとも含む直列回路によって構成したことを特徴とする請求項１に記載の出力回路。
- 前記定電圧源を、定電流源と、ダイオード接続された第８乃至第１１のトランジスタと、レベルシフト分に相当する電圧降下を担うダイオード接続された前記第８乃至第１１のトランジスタのうち少なくとも１つのトランジスタと、を少なくとも含む直列回路によって構成したことを特徴とする請求項２に記載の出力回路。
- 前記第１乃至第３のトランジスタは夫々前記第４乃至第６のトランジスタの電気的特性と略等しく形成され、前記定電流源によって前記第２及び第３のトランジスタのドレイン電流が設定されたことを特徴とする請求項３に記載の出力回路。
- 前記第１乃至第３のトランジスタは夫々前記第４乃至第６のトランジスタの電気的特性と略等しく形成され、前記定電流源によって前記第２及び第３のトランジスタのドレイン電流が設定されたことを特徴とする請求項４に記載の出力回路。
- 前記第１及び第８のトランジスタ、前記第２及び第９のトランジスタ、前記第３及び第１０のトランジスタの各組が夫々所定の素子面積比に形成され、定常状態における前記第３のトランジスタのドレイン電流が、前記電流−電流変換回路の出力電流と等しく、かつ前記第２のトランジスタのドレイン電流よりも大きくなるように設定されたことを特徴とする請求項３に記載の出力回路。
- 前記第１及び第８のトランジスタ、前記第２及び第９のトランジスタ、前記第３及び第１０のトランジスタの各組が夫々所定の素子面積比に形成され、定常状態における前記第３のトランジスタのドレイン電流が、前記電流−電流変換回路の出力電流と等しく、かつ前記第２のトランジスタのドレイン電流よりも大きくなるように設定されたことを特徴とする請求項４に記載の出力回路。
- 前記入力端と前記出力端との間に位相補償回路が設けられたことを特徴とする請求項１に記載の出力回路。
- 前記回路入力端に差動増幅器の出力電圧が印加されたことを特徴とする請求項１に記載の出力回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33226896A JP3688413B2 (ja) | 1995-12-21 | 1996-12-12 | 出力回路 |
| US08/773,536 US5894236A (en) | 1995-12-21 | 1996-12-23 | Output circuit with increased output current |
| TW086100329A TW332949B (en) | 1995-12-21 | 1997-01-14 | Output circuit to provide a output circuit to stabilize the bias when the output current is as big as possible |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33379495 | 1995-12-21 | ||
| JP7-333794 | 1995-12-21 | ||
| JP33226896A JP3688413B2 (ja) | 1995-12-21 | 1996-12-12 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232936A JPH09232936A (ja) | 1997-09-05 |
| JP3688413B2 true JP3688413B2 (ja) | 2005-08-31 |
Family
ID=26574144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33226896A Expired - Fee Related JP3688413B2 (ja) | 1995-12-21 | 1996-12-12 | 出力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5894236A (ja) |
| JP (1) | JP3688413B2 (ja) |
| TW (1) | TW332949B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19751651C1 (de) * | 1997-11-21 | 1999-02-18 | Bosch Gmbh Robert | Schaltungsanordnung zum Schalten einer induktiven Last |
| US6236238B1 (en) * | 1999-05-13 | 2001-05-22 | Honeywell International Inc. | Output buffer with independently controllable current mirror legs |
| DE60031762T2 (de) * | 1999-06-18 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd., Kadoma | Ausgangssteuereinheit |
| US6366167B1 (en) | 2000-02-29 | 2002-04-02 | Gain Technology Corporation | Low voltage rail-to-rail CMOS input stage |
| US6353363B1 (en) * | 2000-02-29 | 2002-03-05 | Gain Technology Corporation | Low voltage rail-to-rail CMOS output stage |
| US6433624B1 (en) * | 2000-11-30 | 2002-08-13 | Intel Corporation | Threshold voltage generation circuit |
| US6346803B1 (en) | 2000-11-30 | 2002-02-12 | Intel Corporation | Current reference |
| KR100542685B1 (ko) * | 2001-06-18 | 2006-01-16 | 매그나칩 반도체 유한회사 | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 |
| US6693332B2 (en) * | 2001-12-19 | 2004-02-17 | Intel Corporation | Current reference apparatus |
| TWI277290B (en) * | 2002-01-17 | 2007-03-21 | Semiconductor Energy Lab | Electric circuit |
| US20050003764A1 (en) * | 2003-06-18 | 2005-01-06 | Intel Corporation | Current control circuit |
| US6930551B2 (en) * | 2003-08-08 | 2005-08-16 | Texas Instruments Incorporated | Zero voltage class AB minimal delay output stage and method |
| JP2007142816A (ja) * | 2005-11-18 | 2007-06-07 | Nec Electronics Corp | Ａｂ級出力回路 |
| US7456693B2 (en) * | 2006-06-30 | 2008-11-25 | Infineon Technologies Ag | Regulation of an amplification apparatus |
| JP5233136B2 (ja) * | 2007-03-14 | 2013-07-10 | 株式会社リコー | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 |
| JPWO2009096192A1 (ja) * | 2008-01-31 | 2011-05-26 | パナソニック株式会社 | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 |
| EP2154783B1 (en) * | 2008-08-14 | 2012-10-03 | STMicroelectronics (Grenoble) SAS | Amplifying circuit |
| TWI426709B (zh) * | 2009-01-08 | 2014-02-11 | Univ Yuan Ze | 低工作電壓之時脈與三角波產生電路 |
| TWI459173B (zh) * | 2012-01-31 | 2014-11-01 | Fsp Technology Inc | 參考電壓產生電路及參考電壓產生方法 |
| CN105824346B (zh) * | 2015-01-04 | 2017-09-05 | 原相科技股份有限公司 | 涌流补偿电路及比较器模块 |
| US9963249B2 (en) * | 2015-06-29 | 2018-05-08 | The Boeing Company | Efficient stationkeeping design for mixed fuel systems in response to a failure of an electric thruster |
| US10038402B2 (en) * | 2015-10-30 | 2018-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736117A (en) * | 1986-11-14 | 1988-04-05 | National Semiconductor Corporation | VDS clamp for limiting impact ionization in high density CMOS devices |
| EP0308000B1 (en) * | 1987-09-14 | 1991-05-29 | Koninklijke Philips Electronics N.V. | Amplifier arrangement |
| DE59010470D1 (de) * | 1990-06-07 | 1996-10-02 | Itt Ind Gmbh Deutsche | Lineare CMOS-Ausgangsstufe |
| US5057789A (en) * | 1990-07-31 | 1991-10-15 | At&T Bell Laboratories | Class AB CMOS amplifier |
| US5444413A (en) * | 1991-09-12 | 1995-08-22 | Kabushiki Kaisha Toshiba | Operational amplifier circuit with variable bias driven feedback voltage controller |
| US5469080A (en) * | 1994-07-29 | 1995-11-21 | Sun Microsytems, Inc. | Low-power, logic signal level converter |
| US5515006A (en) * | 1995-03-07 | 1996-05-07 | Linfinity Microelectronics, Inc. | Low distortion efficient large swing CMOS amplifier output |
-
1996
- 1996-12-12 JP JP33226896A patent/JP3688413B2/ja not_active Expired - Fee Related
- 1996-12-23 US US08/773,536 patent/US5894236A/en not_active Expired - Lifetime
-
1997
- 1997-01-14 TW TW086100329A patent/TW332949B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW332949B (en) | 1998-06-01 |
| JPH09232936A (ja) | 1997-09-05 |
| US5894236A (en) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688413B2 (ja) | 出力回路 | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US7301321B1 (en) | Voltage reference circuit | |
| CN101470459A (zh) | 低压低功耗的cmos电压基准参考电路 | |
| US7902912B2 (en) | Bias current generator | |
| CN103558890B (zh) | 一种具有高增益高抑制比的带隙基准电压源 | |
| US7375504B2 (en) | Reference current generator | |
| CN101540586A (zh) | 运算放大器、独立于温度的系统与带隙参考电路 | |
| CN108037791A (zh) | 一种无运放的带隙基准电路 | |
| JP4070533B2 (ja) | 半導体集積回路装置 | |
| US7248099B2 (en) | Circuit for generating reference current | |
| US7327186B1 (en) | Fast wide output range CMOS voltage reference | |
| CN113253788B (zh) | 基准电压电路 | |
| US8779853B2 (en) | Amplifier with multiple zero-pole pairs | |
| CN106020330A (zh) | 低功耗电压源电路 | |
| JP4263056B2 (ja) | 基準電圧発生回路 | |
| CN108563280B (zh) | 一种提升电源抑制比的带隙基准源 | |
| US6963191B1 (en) | Self-starting reference circuit | |
| JP4724670B2 (ja) | 半導体集積回路装置 | |
| KR20060004260A (ko) | 자체 바이어스 차동 증폭기 | |
| US7119605B2 (en) | Dynamic transconductance boosting technique for current mirrors | |
| CN107783586A (zh) | 一种无双极晶体管的电压基准源电路 | |
| KR100231687B1 (ko) | 출력회로 | |
| KR100668414B1 (ko) | 기준 전류 발생기 | |
| JP2000330657A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031212 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |