JP4350463B2 - 入力回路及び表示装置及び情報表示装置 - Google Patents

Description

本発明は、信号を変換する入力回路に関する。またそれを用いた表示装置及び情報表示装置に関する。より具体的な例を挙げると、低電圧振幅の大規模集積回路（ＬＳＩ）の出力信号を高電圧で動作する薄膜トランジスタ（ＴＦＴ）回路に入力する場合等に必要となる入力回路に関するものである。

入力映像信号を２次元平面に表示する装置として、液晶パネルやＥＬパネル等の、入力信号レベルを大きく変換する入力回路が必要となる表示パネルがある。

このような表示パネルに使用される入力回路には、ＬＳＩの出力信号をＴＦＴ回路に入力する場合等において、例えば信号レベル５ｖから１０ｖの信号レベルにするようなものが必要である。特に携帯機器に使用される小型の表示パネルは省電力が要望されており、消費電力の小さい入力回路が要求される。また表示パネルに使用される入力回路は、入力映像信号を取り込む為のサンプリングパルスを発生する為の水平走査クロックに対して動作する必要があるので、最も高速動作が必要なものでもある。

図４は５Ｖ程度の電源ＶＣＣ２で動作するＬＳＩ回路の出力差動信号を入力し、１０Ｖ程度の電源ＶＣＣ１で動作できるようにレベル変換して出力信号を出力する入力回路の従来例である。

正極入力信号Ｐｉはソースが接地ＧＮＤに接続されたＭ１００／Ｇに入力され、負極入力信号Ｎｉはソースが接地ＧＮＤに接続されたＭ４００／Ｇに入力される。Ｍ１００／Ｄは各トランジスタのソースが電源ＶＣＣ１に接続されゲートとドレインが短絡されたＭ２００に接続され、Ｍ２００／Ｇはソースが電源ＶＣＣ１に接続されたＭ３００／Ｇに接続され、Ｍ３００／ＤとＭ４００／Ｄとが接続され出力信号端子Ｐｏとなる。尚、本明細書中においては説明の便宜上、上記のようにトランジスタのゲート電極、ソース電極、ドレイン電極をそれぞれ／Ｇ、／Ｓ、／Ｄの略号にて示す。

図５に図４の入力回路の動作を説明するタイムチャートを示す。入力信号Ｐｉ、ＮｉはＬＳＩから出力される互いに反転関係にある信号であり、ここで問題とする時間軸ではレベル遷移時間の短い（ａ）の様な信号である。

時刻ｔ１以前はＰｉ＝Ｌ（Ｎｉ＝Ｈ）なので、Ｍ１００＝ＯＦＦ、Ｍ３００＝ＯＦＦ、Ｍ４００＝ＯＮなのでＰｏ＝Ｌである。

時刻ｔ１でＰｉ＝Ｈ（Ｎｉ＝Ｌ）なると、Ｍ１００＝ＯＮ、Ｍ４００＝ＯＦＦになり、Ｍ２００／Ｇ電圧は降下しＭ３００が電流駆動を開始する為、（ｂ）の様にＰｏ電圧が上昇開始して時刻ｔ２でＶＣＣ１になり、Ｍ３００の電流駆動能力は消滅する。

時刻ｔ３で再びＰｉ＝Ｌ（Ｎｉ＝Ｈ）なると、Ｍ１００＝ＯＦＦ、Ｍ４００＝ＯＮになり、Ｍ２００／Ｇ電圧は自己放電によって上昇しＭ３００が電流駆動を失っていく為、（ｂ）の様にＰｏ電圧が下降開始して時刻ｔ４でＧＮＤになり、Ｍ４００の電流駆動能力は消滅する。

Ｐｉ＝Ｈの時間ｔ１〜ｔ３において、Ｍ１００はＭ２００／Ｇ電圧を下降するため電流駆動を継続する。

Ｐｉ＝Ｌの時間ｔ３〜においては時間ｔ３〜ｔ４だけＭ４００が電流発生するだけである。

図６は図４の構成に、単一入力信号を互いに反転関係にある信号に変換する回路を設けた構成例である。

なおＥＬディスプレイを開示する文献として特許文献１が知られている。

米国特許第６３７３４５４号公報

消費電流は入力レベルに影響され電源配線抵抗のため電源ＶＣＣ１がパルス的に変動しないように留意しておく必要がある。

上記のような入力回路において、Ｍ２００／Ｇ電圧をできる限り早く低電圧にすれば、Ｍ３００の電流駆動能力を大きくできるため、Ｐｏの↑遷移時間（ｔ２−ｔ１）を短くでき、互いに反転関係にある信号の入力波形をより忠実に出力信号に反映させることができる。しかしながら、Ｍ１００が発生する駆動電流量を大きくすれば時間ｔ１〜ｔ３における消費電流が増加する。従って、Ｍ１００の電流駆動能力を大きくできないので、（ｂ）の様にＰｏの↑遷移時間ｔ１〜ｔ２を短くできない。特にトランジスタの電流駆動能力に乏しいＴＦＴ回路では（ｃ）の様にさらにＰｏの↑遷移時間ｔ１〜ｔ２が大きくなる。

また、トランジスタの電流駆動能力のバラツキにも注意しておく必要がある。即ち、特にＴＦＴではトランジスタの閾電圧Ｖｔｈのバラツキが大きくなりがちであるため、Ｍ２００とＭ３００との閾電圧Ｖｔｈが異なることもあり得るが、この場合、ｔ４以降の期間において、Ｍ３００のゲート・ソース電圧ＶｇｓがＶｔｈと異なることによりＭ３００においてリーク電流が生じることになる。

このように、従来の図４や図６に示す入力回路には以下の課題がある。

まず、出力信号のレベル遷移時間を小さくできないため、入力する互いに反転関係にある信号のデューティー比等の波形を崩すとともに高速化に対応できない。さらに使用トランジスタの電源電圧変動及び温度変動による電流駆動の能力の変動によってさらに問題が顕著になることもあった。

また入力信号のレベルによって電流が定常的に消費され、省電力化を必要とするシステムには使いにくい。

本第１の発明は、
第１及び第２の信号を入力し、該信号と異なるレベル差を有する出力信号を出力する入力回路であって、
第１の信号のレベルによって出力電流が制御される第１のトランジスタと、
第２の信号のレベルによって出力電流が制御される第２及び第３のトランジスタと、
第１のトランジスタの出力電流を入力とし、第１のスイッチを含む第１のカレントミラー回路と、
第２のトランジスタの出力電流を入力とする第２のスイッチと、
第２のスイッチの出力電流を入力とする第２のカレントミラー回路と、
を少なくとも含み、
前記第３のトランジスタの出力電流及び第１のカレントミラー回路の出力電流を接続して出力信号として出力し、
前記第１のスイッチは、前記第１のカレントミラー回路の入力電流側のトランジスタと電源との間に設けられ、
前記第２のカレントミラー回路は、前記第１のカレントミラー回路の入力電流側のトランジスタと出力電流側のトランジスタのゲート間配線に出力電流を出力し、
前記第１及び第２のスイッチは、前記出力信号によって、いずれか一方がオンのとき、他方がオフとなるように制御されることを特徴とする入力回路、である。

ここで、前記第１のカレントミラー回路は、第１のスイッチが導通したとき通常の動作を行うとともに、第１のスイッチが遮断したとき大電流を出力できる期間が実現できるように構成されていると好適である。

第２の発明は、第１の発明において、前記第１の信号のレベルを変換する変換回路を有しており、前記第１のトランジスタは前記第１の信号のレベルを変換した信号によって出力電流が制御されるものである構成をとる。

第３の発明は、第１もしくは第２の発明において、前記第２の信号のレベルを変換する変換回路を有しており、前記第２及び第３のトランジスタは前記第２の信号のレベルを変換した信号によって出力電流が制御されるものである構成をとる。

第４の発明は、上記第１乃至第３の発明のいずれかにおいて、前記第１のトランジスタのゲート電極以外の２つの電極のうちの、前記出力電流を出力する電極とは異なる電極には前記第２の信号が接続されるように構成したことを特徴とする。

また第５の発明は、上記第１乃至第４の発明のいずれかにおいて、前記第２のトランジスタのゲート電極以外の２つの電極のうちの、前記出力電流を出力する電極とは異なる電極には前記第１の信号が接続されるように構成したことを特徴とする。

また第６の発明は、上記第１乃至第５の発明のいずれかにおいて、前記第３のトランジスタのゲート電極以外の２つの電極のうちの、前記出力電流を出力する電極とは異なる電極には前記第１の信号が接続されるように構成したことを特徴とする。

第１、第２、第３のトランジスタのゲート電極以外の電極のうちの電流出力を出力する電極ではない電極は、動作可能なレベルが与えられていればよいのであるが、以上のように構成すると好適であり、特に第１もしくは第２の信号のレベルを変換する回路としてソースホロワ回路を用いる場合には特に有効である。

また、以上の各発明において単一信号を入力する場合には、該単一信号から前記第１の信号と前記第２の信号とを発生させる回路を更に有するように構成すればよく、これが第７の発明である。

また第１から第７の発明のいずれかにおいて、上記第１と第２の信号が互いに反転関係にある信号であることを特徴とする発明が第８の発明である。

また本発明は表示装置であって、入力信号を変換する請求項１乃至８いずれかに記載の入力回路と、該入力回路からの信号によって駆動される表示素子とを有することを特徴とする発明を含んでいる。また情報表示装置であって、情報が入力される情報入力部と、該情報入力部に入力された情報に応じて表示を行う前記表示装置とを有することを特徴とする情報表示装置の発明を含んでいる。

本発明の入力回路を使用した場合、消費電力の削減かつ高速動作の改善が大幅に実現されるので、入力信号のレベルに比べて高電圧で動作を要求される回路システムにおいても非常に有効かつ汎用的に使用できるものである。特に、ＴＦＴ素子で入力回路を構成する表示パネルにおいて有効である。

本発明の入力回路を図１に示した一実施形態を参照しながら具体的に説明するが、本発明はこの形態に限られるものではない。例えば、ここで示す接続形態は一例に過ぎず、接地ＧＮＤと電源ＶＣＣ１やＶＣＣ２との間の電位の関係や、各トランジスタのチャネル特性を逆転させたりした場合等には、それに合わせて適宜構成を変更すれば良い。

また、図中にＭｉ（ｉは自然数）にて表したトランジスタとしては、ＴＦＴのみならず、単結晶のシリコンを用いて作成した絶縁ゲート型電界効果トランジスタであっても構わない。

図１の入力回路は、図４の入力回路と同様に振幅レベルが低電圧ＶＣＣ２の互いに反転関係にある信号である第１の信号Ｐｉ、第２の信号Ｎｉを入力信号として、振幅レベルが高電圧ＶＣＣ１の出力信号Ｐｏを出力するものである。

図１に示すように、本発明の入力回路は、第１の信号のレベルによって出力電流が制御される第１のトランジスタ（Ｍ１）と、第２の信号のレベルによって出力電流が制御される第２及び第３のトランジスタ（Ｍ６、Ｍ８）と、第１のトランジスタＭ１の電流出力を入力とし且つ第１のスイッチ（Ｍ２）を含む第１のカレントミラー回路（Ｍ２，Ｍ３及びＭ７で構成）と、第２のトランジスタ（Ｍ６）の電流出力を入力とする第２のスイッチ（Ｍ５）と、第２のスイッチＭ５の出力を入力とする第２のカレントミラー回路（Ｍ４とＭ９で構成）と、を少なくとも含むものであり、第２のカレントミラー回路Ｍ４、Ｍ９は、該第２のカレントミラー回路Ｍ４、Ｍ９の出力電流によって第１のカレントミラー回路Ｍ３、Ｍ７の出力電流を減少できる様に、出力電流側のトランジスタＭ４が第１のカレントミラー回路Ｍ３、Ｍ７のゲート電極間の配線に接続し、第３のトランジスタＭ８の電流出力及び第１のカレントミラー回路Ｍ３、Ｍ７の電流出力を接続して出力信号端子Ｐｏを構成して出力信号Ｐｏを出力し、第１及び第２のスイッチＭ２、Ｍ５は出力信号端子Ｐｏに接続されている。

また、後述の動作の説明から分かるように、例えば図１のような接続形態で第１のカレントミラー回路の基準電流側のトランジスタＭ３と電源ＶＣＣ１との間に第１のスイッチＭ２を挿入しておくことで、第１のカレントミラー回路は、第１のスイッチＭ２が導通したとき通常の動作を行うとともに、第１のスイッチＭ２が遮断したとき大電流を出力できる期間が実現できる。

以下、トランジスタのチャネル特性を図１に示すようにＭ１はｎチャネル、Ｍ２はｐチャネルというように特定した場合について、より具体的に本発明の入力回路の構成と動作を説明し、あわせて本発明の作用効果を説明する。

入力信号Ｐｉはソースが接地ＧＮＤに接続されたＭ１のゲートＭ１／Ｇに入力され、Ｍ１／Ｄはゲートとドレインが短絡されたＭ３のＭ３／Ｄに接続され、さらにＭ３／Ｇはソースが電源ＶＣＣ１に接続されたＭ７のＭ７／Ｇに接続される。Ｍ３／Ｓはソースが電源ＶＣＣ１に接続されたＭ２のドレインＭ２／Ｄに接続され、Ｍ２／ＧはＭ７／Ｄに接続される。

一方入力信号Ｎｉは各々ソースが接地ＧＮＤに接続されたＭ６及びＭ８のＭ６／Ｇ及びＭ８／Ｇに入力される。Ｍ６／ＤはＭ５／Ｓに接続され、Ｍ５／ＧはＭ７／Ｄに接続されるとともに、Ｍ５／Ｄはソースが電源ＶＣＣ１に接続され且つゲートとドレインが短絡されたＭ９のＭ９／Ｄに接続される。Ｍ９／Ｇはソースが電源ＶＣＣ１に接続されたＭ４のＭ４／Ｇに接続され、Ｍ４／ＤはＭ７／Ｇに接続される。Ｍ８／ＤはＭ７／Ｄと接続されて出力信号端子Ｐｏを形成し、出力信号Ｐｏを出力する。

図２は図１の動作を説明するタイムチャートである。

時刻ｔ１以前
入力信号Ｐｉ（Ｎｉ）はＬ（Ｈ）レベルであるので、Ｍ１はＯＦＦであり、Ｍ６及びＭ８はＯＮになる。

ここで出力信号ＰｏがＬレベルであると仮定すると、Ｍ２はＯＮしてＭ５はＯＦＦするので、Ｍ９とＭ４のカレントミラー回路によってＭ７／Ｇは電源ＶＣＣ１に持ち上げられＭ７はＯＦＦする為、ＰｏのＬレベルが確定する。

次に出力信号ＰｏがＨレベルと仮定すると、Ｍ５はＯＮするので、Ｍ９とＭ４のカレントミラー回路によってＭ７／Ｇは電源ＶＣＣ１に持ち上げられＭ７はＯＦＦしてＰｏの電圧はＨ（ＶＣＣ１）レベル→Ｌ（ＧＮＤ）レベルに急激に変化して確定する。

したがって入力信号ＰｉがＬレベルのとき必ず出力信号ＰｏはＬレベルである。しかも出力信号ＰｏがＬレベルの時ＯＮするＭ２、Ｍ６、Ｍ８はドレインとソース間の電圧Ｖｄｓが無くなるため電流駆動能力をまったく失う。

またカレントミラー回路Ｍ４、Ｍ９の閾電圧Ｖｔｈに差がありＭ４が電流駆動状態であっても、Ｍ４／Ｄが電源ＶＣＣ１になってしまうのでＭ４も電流駆動能力を失う。また、このときカレントミラー回路Ｍ３、Ｍ７において、Ｍ７の電流駆動能力は微小である。これは、ＴＦＴ回路の様に閾電圧誤差ΔＶｔｈが大きく、Ｍ３とＭ７とのＶｔｈが多少異なっていたとしても、Ｍ７／Ｄ電流はトランジスタサイズにもよるが１００ｎＡ程度を見込めばよいからである。

したがって入力信号ＰｉがＬレベルの時の図１の入力回路においては、電源ＶＣＣ１が１０ｖとするとＭ７／Ｄ電流による消費電力は高々１μＷ程度であり無視できるほど小さい。

時刻ｔ１〜ｔ４
時刻ｔ１で入力信号ＰｉがＨレベルに変化するので、Ｍ１はＯＮに変化し、Ｍ６及びＭ８がＯＦＦに変化して出力信号ＰｏをＬレベルに保持することはできなくなる。このとき出力信号ＰｏがＬレベルであるのでＭ２はＯＮしておりＭ３にＭ１の駆動電流が供給され、Ｍ３／Ｇは電圧降下してＭ７は電流駆動を開始する。Ｍ３／Ｇの電圧降下は急速なものでは無いが、出力信号Ｐｏは電圧上昇する。

Ｐｏの電圧上昇はＭ２の電流駆動能力を低下させるのでＭ２／Ｄ電圧が下降する。これによりＭ３／Ｇ電圧も下降し、Ｍ７の電流駆動能力が上昇して出力信号Ｐｏがさらに上昇するという正帰還動作が生じる。これによりＭ２は電流駆動を失いＭ３／Ｄ（Ｍ３／Ｇ）は急速にＬ（ＧＮＤ）レベルに変化する。この時刻ｔ２においてＭ７は最大の電流駆動能力を持つようになるので出力信号Ｐｏは最速で電圧上昇して、時刻ｔ３においてＨ（ＶＣＣ１）レベルに確定する。入力信号ＰｉがＨレベルの期間である時刻ｔ４までこの状態を継続する。このように、第１のカレントミラー回路Ｍ２、Ｍ３、Ｍ７は、第１のスイッチＭ２が遮断したとき大電流を出力できる期間（ｔ２〜ｔ３）が実現できる。

時間ｔ３〜ｔ４においてはＭ６がＯＦＦであるためＭ５には電流は流れず、Ｍ４、Ｍ９のカレントミラー回路においてＭ４／Ｄ電流は微小電流である。これは、ＴＦＴ回路の様に閾電圧誤差ΔＶｔｈが大きかったとしても、Ｍ４／Ｄ電流はトランジスタサイズにもよるが１００ｎＡ程度を見込めばよいからである。つまり電源ＶＣＣ１が１０ｖとするとＭ４／Ｄ電流による消費電力は１μＷ程度であり無視できるほど小さい。（また、この期間においてＭ２はＯＦＦしているため、出力電流が出力信号Ｐｏとなるカレントミラー回路（本発明においては第１のカレントミラー回路）の基準電流側の経路（本形態ではＭ１の側）に、図４に示した従来例のように電流が流れることはなく、消費電力の低減が図られる）。

時刻ｔ４〜
時刻ｔ４において再び入力信号ＰｉがＬレベルに変化するので、Ｍ１はＯＦＦであり、Ｍ６及びＭ８はＯＮになる。このとき出力信号ＰｏがＨレベルであるのでＭ２はＯＦＦのままであるが、Ｍ５はＯＮしておりＭ９／Ｇ（Ｍ９／Ｄ）は電圧降下し、Ｍ４は電流駆動状態になりＭ７は駆動能力を失い、出力信号Ｐｏ（Ｍ２／Ｇ）が電圧降下を開始する。

時刻ｔ５でＭ２もＯＮしてさらにＭ７／Ｇ電圧を上昇させ、Ｍ７はさらに電流駆動能力を失う。出力信号ＰｏがＬ（ＧＮＤ）レベルになるとＭ８は自身のＶｄｓが無くなり電流駆動能力を失うとともに、Ｍ５がＯＦＦになることによってＭ６自身のＶｄｓも無くなり電流駆動能力を失う。そしてＭ４及びＭ９からなるカレントミラー回路によるＭ４も電流駆動能力を失う、又は非常に微小な状態になる。

時刻ｔ４〜ｔ６の時のみしかＭ８は電流駆動しないので、Ｍ８のゲート幅Ｗを大きくして電流駆動能力を大きくして遷移時間ｔ４〜ｔ６を短くすることができる。

以上説明した図１の入力回路の動作において、スイッチ動作するＭ２及びＭ５は出力信号Ｐｏで制御することに限定されず、出力信号Ｐｏをバッファ回路を通過させて作成した信号で制御しても良い。

図２（ｃ）は、図１におけるトランジスタの駆動能力が減少している場合の動作を説明する出力信号Ｐｏの波形である。出力信号Ｐｏのレベル遷移時間ｔ１〜ｔ３及びｔ４〜ｔ６は確かに長くなるが図５（ｃ）に示すＰｏの波形に比べると大幅に短くでき、Ｐｉ、Ｎｉの信号デューティー変動を最小限に抑えることができるので、入力される互いに反転関係にある信号を忠実に再現した高品質の出力信号が得られ、図４の構成に比べてより高速な入力信号を受け入れることもできる。しかも出力信号レベルが確定した状態では消費電力を微小な１μＷ程度抑えることができ、省電力が要求される表示パネル等に好適に使用できる。

図３は図６と同様に単一入力信号Ｐに対応した入力回路の例であり、電源ＶＣＣ２で動作するＭ１０〜Ｍ１３で構成される互いに反転関係にある信号Ｐｉ、Ｎｉを出力する入力バッファ回路を接続したものである。図３の形態においても、図６の構成に比べて消費電力の大幅な削減と高速動作の改善が見込まれるものである。

図１８は本発明を使用した入力回路の実施形態であり、入力レベルが低電圧ＶＣＣ２の互いに反転関係にある信号Ｐｉ、Ｎｉを入力として、出力レベルが大電圧ＶＣＣ１の出力信号Ｐｏを出力するものである。入力信号Ｐｉ、Ｎｉは各々Ｍ１８０２／Ｇ、Ｍ１８０４／Ｇに接続され、Ｍ１８０２とＭ１８０１及びＭ１８０４とＭ１８０３はソースホロワを構成する。Ｍ１８０１及びＭ１８０３は電流源として動作する為、各々のゲート電圧はＧＮＤに接続され、Ｍ１８０１及びＭ１８０３は電流値を所望値にする為ゲートＷ／Ｌを適切に設定しておく。さらに入力信号ＰｉとＮｉは各々Ｍ６／Ｓ及びＭ８／ＳとＭ１／Ｓに接続される。前述のソースホロワの出力端子Ｍ１８０２／ＳとＭ１８０４／Ｓは各々Ｍ１／Ｇ及びＭ６／Ｇ及びＭ８／Ｇに接続される。Ｍ１／Ｄはゲートとドレインが短絡されたＭ３に接続され、さらにＭ３／Ｇはソースが電源ＶＣＣ１に接続されたＭ７／Ｇに接続される。Ｍ３／Ｓはソースが電源ＶＣＣ１に接続されたＭ２／Ｄに接続され、Ｍ２／ＧはＭ７／Ｄに接続される。Ｍ６／ＤはＭ５／Ｓに接続され、Ｍ５／ＧはＭ７／Ｄに接続されるとともに、Ｍ５／Ｄはソースが電源ＶＣＣ１に接続されゲートとドレインが短絡されたＭ９に接続される。Ｍ９／Ｄはソースが電源ＶＣＣ１に接続されたＭ４／Ｇに接続され、Ｍ４／ＤはＭ７／Ｇに接続される。Ｍ８／ＤはＭ７／Ｄと接続され出力信号Ｐｏを出力する。図１９は図１８の動作を説明するタイムチャートである。

時刻ｔ１以前
入力信号Ｐｉ及びＮｉの入力レベルをＶｉとすると、入力信号Ｐｉ（Ｎｉ）はＬ（Ｈ）レベルであるので、
Ｖｇｓ（Ｍ１）＝Ｖｇｓ（Ｍ１８０２）−Ｖｉ
Ｖｇｓ（Ｍ６）＝Ｖｉ＋Ｖｇｓ（Ｍ１８０４）
Ｖｇｓ（Ｍ８）＝Ｖｉ＋Ｖｇｓ（Ｍ１８０４）
となる。図１８で使用されるトランジスタの闘値電圧Ｖｔｈ＝３．０ｖとし、入力レベルＶｉ＝３．０ｖとすると、電流源Ｍ１８０１によるＭ１８０２の電流駆動電圧ΔＶがあったとしてもＭ１はＯＦＦする。

逆にＭ６及びＭ８は入力レベルＶｉを電流駆動電圧ΔＶに使用できるためＭ６及びＭ８はＯＮする。

ここで出力信号ＰｏがＬレベルであると仮定すると、Ｍ２はＯＮしてＭ５はＯＦＦするので、Ｍ１８０３とのカレントミラー動作によってＭ５はＯＦＦする為、ＰｏのＬレベルが確定する。次に出力信号ＰｏがＨレベルと仮定すると、Ｍ５はやはりＯＮするので、Ｍ９とＭ４のカレントミラー回路によってＭ５／Ｇは電源ＶＣＣ１に持ち上げられＭ５はＯＦＦしてＰｏの電圧はＨ（ＶＣＣ１）レベル→Ｌ（ＧＮＤ）レベルに急激に変化して確定する。したがって入力信号ＰｉがＬレベルのとき必ず出力信号ＰｏはＬレベルである。しかも出力信号ＰｏはＬレベルの時ＯＮするＭ１、Ｍ６、Ｍ８はドレインとソース間の電圧Ｖｄｓが無くなるため電流駆動能力をまったく失う。またカレントミラー回路Ｍ９、Ｍ４の闘値電圧Ｖｔｈに差ありＭ４が電流駆動状態であってもＭ４／Ｄが電源ＶＣＣ１になってしまうのでＭ１８０４も電流駆動能力を失う。このときＭ３及びＭ７から構成されるカレントミラー回路においてＭ７の電流駆動能力は微小である。なぜならば、ＴＦＴ回路の様に闘値電圧誤差ΔＶｔｈが大きかったとしてもＭ７／Ｄ電流はトランジスタサイズにもよるが１００ｎＡ程度を見込めばよい。したがって入力信号ＰｉがＬレベルの時の図１の入力回路の消費電力は、電源ＶＣＣ１が１０ｖとするとＭ７／Ｄ電流による消費電力は１μＷ程度であり無視できるほど小さい。

時刻ｔ１〜ｔ４
時刻ｔ１で入力信号ＰｉがＨレベルに変化すると
Ｖｇｓ（Ｍ１）＝Ｖｉ＋Ｖｇｓ（Ｍ１８０２）
Ｖｇｓ（Ｍ６）＝Ｖｇｓ（Ｍ１８０４）−Ｖｉ
Ｖｇｓ（Ｍ８）＝Ｖｇｓ（Ｍ１８０４）−Ｖｉ
となる。

このためＭ１は入力レベルＶｉの電流駆動電圧ΔＶを持つことになるのでＭ１はＯＮに変化する。一方Ｍ６及びＭ８は電流駆動電圧ΔＶを確実に失いＭ６及びＭ８がＯＦＦに変化する。

出力信号ＰｏをＬレベルに保持することはできなくなる。このとき出力信号ＰｏがＬレベルであるのでＭ２はＯＮしておりＭ３にＭ１の駆動電流が供給されＭ３／Ｇは電圧降下してＭ７は電流駆動を開始するがＭ３／Ｇの電圧降下は急速なものでは無いが、出力信号Ｐｏは電圧上昇する。Ｍ２の電流駆動能力を低下させるのでＭ２／Ｄ電圧が下降することによってＭ３／Ｇ電圧も下降しＭ７の電流駆動能力が上昇して出力信号Ｐｏがさらに上昇するという正帰還動作によって、Ｍ２は電流駆動を失いＭ３／Ｄ（Ｍ３／Ｇ）は急速にＬ（ＧＮＤ）レベルに変化する。この時刻ｔ２においてＭ７は最大の電流駆動能力を持つようになるので出力信号Ｐｏは最速で電圧上昇して、時刻ｔ３においてＨ（ＶＣＣ１）レベルに確定する。入力信号ＰｉがＨレベルの期間である時刻ｔ４までこの状態を継続する。時刻ｔ３〜ｔ４においてＭ５はＯＮであるがＭ６から電流が供給されないので、Ｍ９、Ｍ４のカレントミラー回路によってＭ４／Ｄ電流は微小電流である。なぜならば、ＴＦＴ回路の様に闘値電圧誤差ΔＶｔｈが大きかったとしてもＭ４／Ｄ電流はトランジスタサイズにもよるが１００ｎＡ程度を見込めばよい。つまり電源ＶＣＣ１が１０ｖとするとＭ４／Ｄ電流による消費電力は１μＷ程度であり無視できるほど小さい。

時刻ｔ４〜
時刻ｔ４において再び入力信号ＰｉがＬレベルに変化すると、
Ｖｇｓ（Ｍ１）＝Ｖｇｓ（Ｍ１８０２）−Ｖｉ
Ｖｇｓ（Ｍ６）＝Ｖｉ＋Ｖｇｓ（Ｍ１８０４）
Ｖｇｓ（Ｍ８）＝Ｖｉ＋Ｖｇｓ（Ｍ１８０４）
となる。

Ｍ１は再びＯＦＦになり、Ｍ６及びＭ８は再びＯＮになる。このとき出力信号ＰｏがＨレベルであるのでＭ２はＯＦＦのままであるが、Ｍ５はＯＮしておりＭ９／Ｇ（Ｍ９／Ｄ）は電圧降下してＭ４は電流駆動状態になりＭ７は駆動能力を失い出力信号Ｐｏ（Ｍ２／Ｇ）が電圧降下を開始する、時刻ｔ５でＭ２もＯＮしてさらにＭ７／Ｇ電圧を上昇させてＭ７はさらに電流駆動能力を失う。信号ＰｏがＬ（ＧＮＤ）レベルになるとＭ４は自身のＶｄｓが無くなり電流駆動能力を失うとともに、Ｍ５がＯＦＦになることによってＭ６自身のＶｄｓも無くなり電流駆動能力を失う。そしてＭ４及びＭ９からなるカレントミラー回路によるＭ４も電流駆動能力を失うまたは非常に微小な状態になる。Ｍ８はは時刻ｔ４〜ｔ６の時だけしか電流駆動しないので消費電流を気にせず、Ｍ８のゲート幅Ｗを大きくして電流駆動能力を大きくして遷移時間ｔ４〜ｔ６を短くできる。

以上説明した図１８の入力回路の動作において、スイッチ動作するＭ２及びＭ５は出力信号Ｐｏで制御することに限定されず出力信号Ｐｏをバッファ回路通過して作成した信号で制御しても良い。

図１９ｃは、図１８におけるトランジスタの駆動能力が減少している場合の動作を説明する出力信号Ｐｏの波形である。出力信号Ｐｏのレベル遷移時間ｔ１〜ｔ３及びｔ４〜ｔ６は確かに長くなるが図５ｃに示すＰｏの波形に比べると大幅に短くでき、Ｐｉ、Ｎｉの信号デューティー変動を最小限に抑えることができるので図４の構成に比べてより高速な入力信号を受け入れることができる。しかも出力信号レベルが確定した状態では消費電力を微小な１μＷ程度抑えることができ表示パネル等に使用できる。

図１８における入力信号Ｐｉ、Ｎｉは互いに反転関係にある信号として説明したが一方の信号を入力レベルＶｉの中心電圧（Ｖｉ／２）程度にした場合、
例えば、入力レベルＶｉの信号Ｐｉと電圧（Ｖｉ／２）の信号Ｎｉとすると、
信号Ｐｉ＝Ｌの時
Ｖｇｓ（Ｍ１）＝Ｖｇｓ（Ｍ１８０２）−Ｖｉ／２
Ｖｇｓ（Ｍ６）＝Ｖｉ／２＋Ｖｇｓ（Ｍ１８０４）
Ｖｇｓ（Ｍ８）＝Ｖｉ／２＋Ｖｇｓ（Ｍ１８０４）
Ｍ１はＯＦＦしＭ１０及びＭ１３はＯＮする。

信号Ｐｉ＝Ｈの時
Ｖｇｓ（Ｍ１）＝Ｖｉ＋Ｖｇｓ（Ｍ１８０２）−Ｖｉ／２＝Ｖｉ／２＋Ｖｇｓ（Ｍ１８０２）
Ｖｇｓ（Ｍ６）＝Ｖｉ／２＋Ｖｇｓ（Ｍ１８０４）−Ｖｉ＝Ｖｇｓ（Ｍ１８０４）−Ｖｉ／２
Ｖｇｓ（Ｍ８）＝Ｖｉ／２＋Ｖｇｓ（Ｍ１８０４）−Ｖｉ＝Ｖｇｓ（Ｍ１８０４）−Ｖｉ／２
Ｍ１はＯＮしＭ１０及びＭ１３はＯＦＦする。

したがって、図１８の入力回路は動作することが可能である。

図１８において入力信号Ｐｉ、ＮｉはソースホロワＭ１８０２、Ｍ１８０１及びＭ１８０４、Ｍ１８０３に構成されているが、Ｍ１８０２及びＭ１８０４は各々Ｐ型又はＮ型のドレイン端子とゲート端子が短絡された構成にして電流源Ｍ１８０１及びＭ１８０３に接続した構成でも良い。また電流源Ｍ１８０３及びＭ１８０３は図１８の構成に限定されず所望の電流を発生する構成であればよい。

次に、本発明が好ましく適用可能な表示パネルについて説明する。ここでは近年注目されている有機ＥＬ素子等の電流制御型の発光素子を用いたアクティブマトリクス駆動型のＥＬパネルを例として挙げる。このようなＥＬ素子は、ＴＦＴで構成された画素回路を２次元に配列したパネル型画像表示システム（ＥＬパネル）等に応用されている。このＥＬ素子の発光設定方式としては電圧設定方式と電流設定方式とがよく用いられている。

＜電圧設定方式によるＥＬパネル＞
電圧設定方式によるカラー化したＥＬパネルの回路構成を図１４に示す。

入力映像情報１０はＲＧＢ各色ごとに設けられたＥＬパネルの水平画素数の３倍数設けられた列制御回路２２に適宜入力される。また、水平走査制御信号１１ａは入力回路６に入力され水平走査制御信号１１を出力し、該水平操作制御信号１１は水平画素数のレジスタからなる水平シフトレジスタ３に入力される。水平走査制御信号１１は水平クロック信号と水平走査開始信号からなる。そして水平シフトレジスタ３の各端子から出力される水平サンプリング信号群１７は各々が受け持つ列制御回路２２に入力される。

列制御回路２２の構成は、図１６に示す様に水平サンプリング信号ＳＰがＭ６１／Ｇに接続され、Ｍ６１／Ｓに入力映像信号ｖｉｄｅｏ（ここではＲＧＢの１つ）が接続され、Ｍ６１／Ｄに列制御信号１４である映像電圧データｖ（ｄａｔａ）を出力する非常に簡単な構成である。

画像表示領域９には各々同等の構成を有する画素回路２が２次元に配置され、各々ＲＧＢのＥＬ表示素子の駆動を受け持ち、３個対の画素回路２で１画素の表示を受け持つことになる。

列制御回路２２から出力される映像電圧データｖ（ｄａｔａ）は、同じ列に配置された画素回路２群に入力される。また、垂直走査制御信号１２ａは入力回路７を介して垂直走査制御信号１２を出力し、該垂直走査制御信号１２はＥＬパネルの垂直画素数に等しいレジスタを含む垂直シフトレジスタ５に入力される。この垂直走査制御信号１２は垂直クロック信号と垂直走査開始信号からなる。そして垂直シフトレジスタの各出力端子から出力される行制御信号２０は、同じ行に配置されている画素回路２に入力される。

〔電圧設定方式の画素回路〕
電圧設定方式の画素回路２の構成を図１５に示す。

電圧データｖ（ｄａｔａ）はＭ５３／Ｓに接続される。また、行制御信号２０はＰ１３、Ｐ１４、Ｐ１５に対応し、各々Ｍ５３／Ｇ、Ｍ５２／Ｇ、Ｍ５４／Ｇに接続される。Ｍ５３／Ｄは容量Ｃ５２に接続され、容量Ｃ５２はソースが電源に接続されたＭ５１／Ｇと容量Ｃ５１に接続される。そしてＭ５１／ＤとＭ５１／Ｇは各々Ｍ５２／ＤとＭ５２／Ｓに接続され、Ｍ５１／ＤはＭ５４／Ｓに接続されＭ５４／Ｄは一端が設置されたＥＬ素子の電流注入端子に接続される。

次に図１４のＥＬパネルの動作について図１７のタイムチャートを使用して説明する。図１７において（ａ）は入力映像信号ｖｉｄｅｏを示し、（ｂ）は水平サンプリング信号ＳＰ、（ｃ）〜（ｅ）は該当行の行制御信号Ｐ１３〜Ｐ１５を示す。尚、図１７では３水平期間つまり３行期間を示している。

まず入力映像信号の水平ブランキング期間内の時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰは一斉にＨレベルに変化し、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。尚、図１７（ｂ）のＳＰにおいては、該当列の水平サンプリング信号を太線で示している。

◇時刻ｔ５以前（発光保持期間）
時間ｔ１〜ｔ５において該当行の画素回路２の行制御信号Ｐ１３〜Ｐ１５は、各々Ｈレベル、Ｈレベル、Ｌレベルになっており、時間ｔ１〜ｔ２において各水平サンプリングパルスＳＰが一斉にＨレベルに変化しても、該当画素回路２のＭ５２、Ｍ５３、Ｍ５４が各々ＯＦＦ、ＯＦＦ、ＯＮのままであるので、容量Ｃ５１及びＭ５１のゲート容量の保持電圧である該当画素回路２のＭ５１／Ｇ電圧によって決定されるＭ５１のドレイン電流が該当ＥＬ素子に注入され発光を継続している。尚、水平ブランキング期間内の時間ｔ１〜ｔ２においては、入力映像信号ｖｉｄｅｏ電圧は図１７に示すように黒レベル近傍の電圧Ｖｂｌである。

◇時刻ｔ５〜ｔ９（発光設定期間）
時刻ｔ５において、該当行の行制御信号Ｐ１３及びＰ１５はＬレベル及びＨレベルに変化する。時間ｔ５〜ｔ６において、再び各水平サンプリングパルスＳＰは一斉にＨレベルに変化するともに、このとき入力映像信号であるブランキング電圧が列制御信号１４とされる。

このとき、該当行の図１５に示す画素回路２において、Ｍ５４はＯＦＦして該当ＥＬ素子への電流供給は無くなるため該当ＥＬ素子は消灯する。またＭ５２及びＭ５３は各々ＯＮ及びＯＮ状態になっているので（ＶＣＣ−Ｍ５１／Ｇ）電圧がＭ５１の閾電圧Ｖｔｈに漸近するように容量Ｃ５１、Ｃ５２及びＭ５１のゲート容量は放電動作するため、Ｍ５１のドレイン電流は非常に小さい値にリセットされる。尚、水平ブランキング期間内の時間ｔ５〜ｔ６においても、入力映像信号ｖｉｄｅｏ電圧は図１７に示すようにｔ１〜ｔ２と同様に黒レベル近傍の電圧Ｖｂｌである。

時刻ｔ６において、ＳＰ及びＰ１４は各々Ｌレベル及びＨレベルになるが、該当画素回路２の（ＶＣＣ−Ｍ５１／Ｇ）電圧は引き続きＭ５１の閾電圧Ｖｔｈである。

時間ｔ７〜ｔ８において該当列のＳＰがＨレベルになり、この時の入力映像信号値ｄ２がｖ（ｄａｔａ）として該当画素回路２に入力される。このとき該当画素回路２のＭ５１／Ｇ電圧は電圧ΔＶだけ電圧変化する。電圧ΔＶは概略（１）式に示される。

ΔＶ＝−ｄ２×Ｃ５２÷（Ｃ５２＋Ｃ５１＋Ｃ（Ｍ５１）） （１）

ここで、Ｃ（Ｍ５１）は該当画素回路２内のＭ５１のゲート入力容量を示す。

時刻ｔ８において再びＳＰはＬレベルに変化して（１）式で示されるＭ５１／Ｇ電圧の変化は保持され、時刻ｔ９までこの状態を保持する。

◇時刻ｔ９以降（発光保持期間）
時刻ｔ９において、Ｐ１３及びＰ１５は再びＨレベル及びＬレベルに変化して、該当画素回路２のＭ５３及びＭ５４はＯＦＦ及びＯＮ状態になる。こうして変化した該当画素回路のＭ５１／Ｇ電圧によって決定されるＭ５１のドレイン電流が該当ＥＬ素子に注入され、発光量の変化が起こり、この状態が保持される。

時間ｔ９〜ｔ１０及び時間ｔ１１〜ｔ１２において該当のＳＰ信号はＨレベルに変化するが、該当画素回路２のＭ５３がＯＦＦであるので該当ＥＬ素子の発光動作に影響はない。

（１）式は、発光量が入力映像信号ｖｉｄｅｏの水平ブランキング期間中のＶｂｌを基準とした電圧値（ｄ２）によって設定できることを意味している。画素回路２のＭ５１のドレイン電流Ｉｄは、（２）式によって概略示すことができる。

Ｉｄ＝β×ΔＶ² （２）

ＥＬ素子は基本的に注入電流に比例した発光動作をするので、図１４で示した電圧設定方式のＥＬパネルにおいて、各画素のＥＬ素子の発光量はブランキング電圧を基準とした入力映像信号レベルの２乗に比例した値で制御可能であることが（２）式より分かる。電圧設定方式のＥＬパネルは、画素回路２を除くと実績のある液晶パネルの回路構成を流用できる。

以上説明した電圧設定方式によるＥＬパネルにおいて水平走査シフトレジスタ３及び垂直走査シフトレジスタ５が使用されており、各々のシフトレジスタにレジスタ回路として使用される（ディレイ フリップ フロップ）ＤＦＦ数は、表示パネルの水平画素数と垂直画素数に等しい。電圧設定方式による表示パネルの全体回路である図１４の構成は液晶素子に対応した画素回路２の構成にすれば液晶パネルにおいても同じである。

＜電流設定方式によるＥＬパネル＞
電圧設定方式によるカラー化したＥＬパネルの回路構成を図７に示す。まず、図１４の電圧設定方式によるＥＬパネルとの違いについて説明する。

補助列制御信号１３ａは入力回路８を介して補助列制御信号１３を出力し、該補助列制御信号１３はゲート回路４及び１６に入力される。また、水平シフトレジスタ３の各端子に出力される水平サンプリング信号群１７はゲート回路１５に入力され、変換された水平サンプリング信号群１８が列制御回路１に入力される。ゲート回路１５にはゲート回路１６から出力される制御信号２１が入力される。列制御回路１にはゲート回路４から出力される制御信号１９が入力される。

〔列制御回路〕
電流設定方式のＥＬパネルの水平画素数と同数配列される列制御回路１の構成を図１０に示す。

入力映像情報は入力映像信号ｖｉｄｅｏ及び基準信号ＲＥＦであり、各々Ｍ１０１／Ｓ、Ｍ１０２／Ｓ及びＭ１０５／Ｓ、Ｍ１０６／Ｓに入力される。また、ゲート回路１５より出力される水平サンプリング信号群１８は各々ＳＰａ及びＳＰｂからなり、列制御回路１のＭ１０１／Ｇ、Ｍ１０５／Ｇ及びＭ１０２／Ｇ、Ｍ１０６／Ｇに接続される。そしてＭ１０１／Ｄ、Ｍ１０２／Ｄ、Ｍ１０５／Ｄ及びＭ１０６／Ｄには各々容量Ｃ１０１、Ｃ１０２、Ｃ１０３及びＣ１０４が接続されるとともに、Ｍ１０３／Ｓ、Ｍ１０４／Ｓ、Ｍ１０７／Ｓ、及びＭ１０８／Ｓに接続される。制御信号１９はＰ１１及びＰ１２であり各々Ｍ１０３／Ｇ、Ｍ１０７／Ｇ及びＭ１０４／Ｇ、Ｍ１０８／Ｇに接続される。Ｍ１０３／ＤとＭ１０４／Ｄ及びＭ１０７／ＤとＭ１０８／Ｄは各々接続されてｖ（ｄａｔａ）及びｖ（ＲＥＦ）として電圧電流変換回路ｇｍに入力される。また、電圧電流変換回路ｇｍには基準電流設定バイアスＶＢが入力され列制御信号１４として使用される電流信号ｉ（ｄａｔａ）を出力する。

電圧電流変換回路の構成例を図１２（ａ）に示す。基本的動作は一般的なので説明は省くが、留意点としては省電力を目指すＥＬパネルにおいて例えば２００ｐｐｉＥＬパネルを想定すると、各画素のＥＬ素子への注入電流が小さく、最大電流で１μＡを大きく下回り１００ｎＡを想定していることである。この条件で、できる限り線形な電圧電流変換特性を得るためには、Ｍ２２，Ｍ２３のゲート領域のＷ／Ｌ比を小さくして、電流駆動能力を小さくしておく必要がある。

図１２（ｂ）に図１２（ａ）の電圧電流変換特性を示す。図１２（ａ）の電圧電流変換回路では最小電圧Ｖ１（黒レベル）における最小電流Ｉ１（黒電流）をゼロ電流にする設計が難しい。黒電流Ｉ１がゼロ電流にできないと画像表示パネルとして重要なコントラストが確保できなくなる。

この点に関して対策した電圧電流変換回路の構成例を図１３（ａ）に示す。第１のソースカップル回路Ｍ３２、Ｍ３３の各ドレイン端子に各々ソースが接地されドレインとゲートが短絡されたＭ３６、Ｍ３７を接続する。さらにソースが電源に接続されゲートが基準電流バイアスＶＢに接続された第２の基準電流源として動作するＭ３８を設け、Ｍ３８／Ｄを第２のソースカップル回路Ｍ３９、Ｍ３０に接続し、Ｍ３９／Ｇ及びＭ３０／Ｇを各々Ｍ３７／Ｄ、Ｍ３６／Ｄに接続する。そしてＭ３０／Ｄから図１２（ａ）の電圧電流変換回路と同様にＭ３４及びＭ３５のカレントミラー回路を介して列制御信号１４となる電流信号ｉ（ｄａｔａ）を出力する。図１３（ａ）においてＭ３６及びＭ３７の電流駆動能力をＭ３９及びＭ３０より小さくするため、Ｍ３６及びＭ３７のゲート領域のＷ／Ｌ比をＭ３９及びＭ３０のゲート領域のＷ／Ｌ比より小さくしておく。

このように設計された図１３（ａ）の電圧電流変換回路の電圧電流変換特性を図１３（ｂ）に示す。黒レベルＶ１における黒電流Ｉ１が小さくすることができるとともに、電圧電流変換特性の線形性を崩すことなく実現できる。

列制御回路の動作を図１１のタイムチャートで説明する。

時刻ｔ１において制御信号Ｐ１１、Ｐ１２は各々Ｌレベル、Ｈレベルに変化する。

時間ｔ１〜ｔ４の入力映像信号の有効期間において水平サンプリング信号群ＳＰａが発生する。この時間ｔ２〜ｔ３において該当列のＳＰａが発生して、この時点のｖｉｄｅｏ及びＲＥＦを容量Ｃ１０１及びＣ１０３にサンプリングして時刻ｔ３以降ホールドする。

時刻ｔ４において、制御信号Ｐ１１、Ｐ１２は各々Ｈレベル、Ｌレベルに変化し、電圧電流変換回路に入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ１となり、時間ｔ２〜ｔ３に取り込まれた映像情報に基づいて時間ｔ４〜ｔ７の間電流信号ｉ（ｄａｔａ）を列制御信号１４として出力する。

時間ｔ４〜ｔ７の入力映像信号の有効期間において水平サンプリング信号群ＳＰｂが発生し、時間ｔ５〜ｔ６において該当列のＳＰｂが発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ１０２及びＣ１０４にサンプリングされ、時刻ｔ６以降ホールドされる。

時刻ｔ７において、制御信号Ｐ１１、Ｐ１２は再び各々Ｌレベル、Ｈレベルに変化し、電圧電流変換回路ｇｍに入力される（ｖ（ｄａｔａ）−ｖ（ＲＥＦ））はｄ２となり、時間ｔ５〜ｔ６に取り込まれた映像情報に基づいて時間ｔ７から１水平走査期間、電流信号ｉ（ｄａｔａ）を列制御信号１４として出力される。

時間ｔ７から１水平走査期間の入力映像信号の有効期間において再び水平サンプリング信号群ＳＰａが発生し、時間ｔ８〜ｔ９において該当列のＳＰａ発生してこの時点の入力ｖｉｄｅｏ及びＲＥＦが容量Ｃ１０２及びＣ１０４にサンプリングされ時刻ｔ９以降ホールドされる。

以上の動作を繰り返すことによって、列制御信号１４である電流信号ｉ（ｄａｔａ）は入力映像信号ｖｉｄｅｏの水平走査周期毎に更新される線順次信号に変換される。

〔電流設定方式の画素回路〕
図９は電流設定方式の画素回路の説明のための図である。（ａ）は電流設定方式の画素回路である。（ｂ）は（ａ）の画素回路の動作を説明するタイムチャートである。Ｐ９及びＰ１０が行制御信号２０に対応し、列制御信号１４として電流信号ｉ（ｄａｔａ）入力され、Ｍ９１／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。

図９（ｂ）のタイムチャートを使用して動作を説明する。時刻ｔ０以前において、該当ｍ行のＰ９及びＰ１０はＨレベルであるのでＭ９３及びＭ９４は共にＯＦＦであり容量Ｃ９１及びＭ９１のゲート容量に保持された充電電圧によって決定されたＭ９１／Ｇ電圧によってＥＬ素子に電流が注入され、これに応じて該当ＥＬ素子は発光している。

時刻ｔ０において、該当行のＰ９、Ｐ１０は共にＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。即ち、Ｍ９３、Ｍ９４がともにＯＮになるためＭ９２に電流信号ｉ（ｍ）が供給され、これに応じてＭ９２／Ｇ電圧が設定され容量Ｃ９１及びＭ９１、Ｍ９２のゲート容量は充電され、電流信号ｉ（ｍ）に対応した電流が該当ＥＬ素子に注入され始める。

電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ１０はＨレベルに変化してＭ９３はＯＦＦ状態になり、Ｍ９２／Ｇ電圧の設定動作は終了して保持動作に移行する。時刻ｔ２においてＰ９もＨレベルに変化してＭ９２への電流供給を停止するが、電流信号ｉ（ｍ）によって設定されたＭ９２／Ｇ電圧は保持されたままであり、引き続き再設定された注入電流によって該当ＥＬ素子が再設定されて発光を継続する。

図８は電流設定方式の画素回路の説明のための図である。（ａ）は電流設定方式の画素回路である。（ｂ）は（ａ）の画素回路の動作を説明するタイムチャートである。Ｐ７及びＰ８が行制御信号２０に対応し、列制御信号１４として電流信号ｉ（ｄａｔａ）が入力され、Ｍ８４／Ｄは接地されたＥＬ素子の電流注入端子に接続されている。

図８（ｂ）のタイムチャートを使用して動作を説明する。時刻ｔ０以前において、該当ｍ行のＰ７及びＰ８は各々Ｌレベル及びＨレベルであるのでＭ８２及びＭ８３は共にＯＦＦでありＭ８４がＯＮであるので容量Ｃ８１及びＭ８１のゲート容量に保持された充電電圧によって決定されたＭ８１／Ｇ電圧によってＥＬ素子に電流が注入されこれに応じて該当ＥＬ素子は発光している。

時刻ｔ０において、該当行のＰ７及びＰ８は各々Ｈレベル及びＬレベルに変化するとともに、ｍ行目の電流信号ｉ（ｍ）が確定する。Ｍ８２、Ｍ８３がともにＯＮしＭ８４がＯＦＦするため、該当行ＥＬ素子への電流注入は停止して該当行のＥＬ素子は消灯する。さらにＭ８１に電流信号ｉ（ｍ）が供給されるため、これに応じてＭ８１／Ｇ電圧が設定され容量Ｃ８１及びＭ８１のゲート容量は充電される。

電流信号ｉ（ｍ）が確定している時刻ｔ１において、Ｐ８は再びＨレベルに変化してＭ８２はＯＦＦ状態になり、Ｍ８１／Ｇ電圧の設定動作は終了して保持動作に移行する。

時刻ｔ２においてＰ７はＬレベルに変化してＭ８１への電流供給を停止するとともにＭ８４がＯＮしてＭ８１／Ｇ電圧で設定されたＭ８１のドレイン電流が該当ＥＬ素子に注入され、これに応じて該当ＥＬ素子は時刻ｔ１以前の再設定された発光を開始しこれを再び設定されるまで継続する。

図２０は上記実施形態で説明したＥＬパネルを表示装置として用いた情報表示装置の構成を説明する図である。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくはそれらの各機能の複数を実現する装置である。上記実施形態で説明してきたＥＬパネルに相当するのが表示装置２００１である。符号２００２は情報入力部である。携帯電話の場合には情報入力部はアンテナを含んで構成され、例えばＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成され、スチルカメラやムービーカメラの場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。符号２００３は情報入力部２００２と表示装置２００１を保持する筐体である。

本発明の入力回路の一実施形態を示す回路図である。 図１の入力回路の動作を説明するタイムチャートである。 本発明の入力回路の一実施形態を示す回路図である。 従来の入力回路の回路図である。 図４の入力回路の動作を説明するタイムチャートである。 従来の入力回路の回路図である。 電流設定方式のＥＬパネルの全体回路である。 電流設定方式の画素回路を説明する図である。（ａ）は回路図である。（ｂ）は動作を説明するタイムチャートである。 電流設定方式の別の画素回路を説明する図である。（ａ）は回路図である。（ｂ）は動作を説明するタイムチャートである。 電流設定方式のＥＬ素子駆動制御回路（列制御回路）の回路図である。 図１０のＥＬ素子駆動制御回路の動作を説明するタイムチャートである。 図１０のＥＬ素子駆動制御回路に使用される電圧電流変換回路を説明する図である。（ａ）は回路図である。（ｂ）は電圧電流変換特性を示す図である。 図１０のＥＬ素子駆動制御回路に使用される別の電圧電流変換回路を説明する図である。（ａ）は回路図である。（ｂ）は電圧電流変換特性を示す図である。 電圧設定方式によるＥＬパネルの全体回路である。 電圧設定方式による画素回路の回路図である。 電圧設定方式による列制御回路の回路図である。 図１４のＥＬパネルの動作を説明するタイムチャートである。 本発明の入力回路の一実施形態を示す回路図である。 図１８の入力回路の動作を説明するタイムチャートである。 情報表示装置の構成を示す図である。

符号の説明

１ 列制御回路
２ 画素回路
３ 水平シフトレジスタ
４ ゲート回路
５ 垂直シフトレジスタ
６、７、８ 入力回路
９ 画素表示領域
１０ 入力映像信号
１１、１１ａ 水平走査制御信号
１２、１２ａ 垂直走査制御信号
１３、１３ａ 補助列制御信号
１４ 列制御信号
１５ 水平サンプリング信号ゲート回路
１６ ゲート回路
１７ 水平サンプリング信号
１８ 水平サンプリング信号
１９ 制御信号
２０ 行制御信号
２１ 制御信号
２２ 列制御回路

Claims (10)

1. 第１及び第２の信号を入力し、該信号と異なるレベル差を有する出力信号を出力する入力回路であって、
   第１の信号のレベルによって出力電流が制御される第１のトランジスタと、
   第２の信号のレベルによって出力電流が制御される第２及び第３のトランジスタと、
   第１のトランジスタの出力電流を入力とし、第１のスイッチを含む第１のカレントミラー回路と、
   第２のトランジスタの出力電流を入力とする第２のスイッチと、
   第２のスイッチの出力電流を入力とする第２のカレントミラー回路と、
   を少なくとも含み、
   前記第３のトランジスタの出力電流及び第１のカレントミラー回路の出力電流を接続して出力信号として出力し、
   前記第１のスイッチは、前記第１のカレントミラー回路の入力電流側のトランジスタと電源との間に設けられ、
   前記第２のカレントミラー回路は、前記第１のカレントミラー回路の入力電流側のトランジスタと出力電流側のトランジスタのゲート間配線に出力電流を出力し、
   前記第１及び第２のスイッチは、前記出力信号によって、いずれか一方がオンのとき、他方がオフとなるように制御されることを特徴とする入力回路。
2. 前記第１の信号のレベルを変換する変換回路を有しており、前記第１のトランジスタは前記第１の信号のレベルを変換した信号によって出力電流が制御されるものであることを特徴とする請求項１に記載の入力回路。
3. 前記第２の信号のレベルを変換する変換回路を有しており、前記第２及び第３のトランジスタは前記第２の信号のレベルを変換した信号によって出力電流が制御されるものであることを特徴とする請求項１もしくは２に記載の入力回路。
4. 前記第１のトランジスタのゲート電極以外の２つの電極のうちの、前記出力電流を出力する電極とは異なる電極には前記第２の信号が接続されることを特徴とする請求項１乃至３いずれかに記載の入力回路。
5. 前記第２のトランジスタのゲート電極以外の２つの電極のうちの、前記出力電流を出力する電極とは異なる電極には前記第１の信号が接続されることを特徴とする請求項１乃至４いずれかに記載の入力回路。
6. 前記第３のトランジスタのゲート電極以外の２つの電極のうちの、前記出力電流を出力する電極とは異なる電極には前記第１の信号が接続されることを特徴とする請求項１乃至５いずれかに記載の入力回路。
7. 単一信号から前記第１の信号と前記第２の信号とを発生させる回路を更に有することを特徴とする請求項１乃至６いずれかに記載の入力回路。
8. 前記第１の信号と第２の信号は互いに反転関係にある信号であることを特徴とする請求項１乃至７いずれかに記載の入力回路。
9. 表示装置であって、入力信号を変換する請求項１乃至８いずれかに記載の入力回路と、該入力回路からの信号によって駆動される表示素子とを有することを特徴とする表示装置。
10. 情報表示装置であって、情報が入力される情報入力部と、該情報入力部に入力された情報に応じて表示を行う請求項９に記載の表示装置とを有することを特徴とする情報表示装置。

Images