KR950007445B1 - 반도체 메모리의 기준전압 발생기 - Google Patents
반도체 메모리의 기준전압 발생기 Download PDFInfo
- Publication number
- KR950007445B1 KR950007445B1 KR1019920020145A KR920020145A KR950007445B1 KR 950007445 B1 KR950007445 B1 KR 950007445B1 KR 1019920020145 A KR1019920020145 A KR 1019920020145A KR 920020145 A KR920020145 A KR 920020145A KR 950007445 B1 KR950007445 B1 KR 950007445B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- voltage generator
- standby
- voltage
- generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 CMOS 트랜지스터를 이용한 일반적인 기준전압 발생기의 회로도.
제2도는 본 발명의 기준전압 발생기의 등가회로도.
제3도는 본 발명에 따른 기준전압 발생기의 회로도.
제4도는 제3도 회로의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 스탠바이용 기준전압 발생기 20 : 액티브용 기준전압 발생기
본 발명은 반도체 회로설계 분야에 관한 것으로서, 특히 DRAM(Dynamic Random Access Memory)에 적용하기 적합한 저전력 소비형 기준전압 발생기에 관한 것이다.
일반적으로, DRAM에서 기준전압 발생기는 고속의 래치를 필요로 하는 X-어드레스 버퍼 또는 데이타 입력버퍼에서 입력패드로 들어오는 TTL 레벨의 입력인 X-어드레스 또는 입력데이타가 하이(high)인지 또는 로우(low)인지를 비교하기 위한 기준전압을 발생시킨다.
기준전압 발생기는 두개의 저항을 직렬로 연결하고 공급된 전원의 전압분배를 이용하여 간단히 구성할 수 있다. 그러나, 통상의 반도체 디바이스에서 기준전압 발생기는 제1도에 도시한 바와 같이 CMOS 트랜지스터를 사용하여 구성한다. 기준전압(VREF)은 PMOS 트랜지스터 MP1와 NMOS 트랜지스터 MN1의 β비에 의해 결정되는데, 여기서 트랜지스터 MP1 및 MN1의 사이즈는 기준전압(VREF) 노드의 전압누설(junction leakage) 전류와 액티브 사이클에서의 커플링 노이즈(coupling noise)를 억제할 수 있는 정도의 크기로 만든다. 노이즈는 스탠바이(stand by)시 보다는 액티브시에 더 많이 발생하므로 기준전압 발생기를 구성하는 트랜지스터 MP1과 MN1의 사이즈는 액티브 상태시의 노이즈를 고려하여 설계된다.
이러한 종래의 기준전압 발생기는 액티브 상태에서의 노이즈를 고려하여 큰 전류가 흐르도록 설계되어 있어서, 스탠바이시에도 큰 전류가 흐르므로 전력소비가 크다는 단점을 갖고 있다.
따라서, 본 발명은 상술한 종래의 기준전압 발생기의 스탠바이시의 전력소비가 크다는 단점을 개선한 저전력 소비형 기준전압 발생기를 제공하려는 것을 그 목적으로 한다.
상기 목적달성을 위한 본 발명의 기준전압 발생기는, 스탠바이시 사용하기 위한 전력구동능력이 비교적 작은 제1기준전압 발생기와, 액티브 상태에서의 노이즈를 억제할 수 있을 정도로 전류구동능력이 큰 제2기준전압 발생기를 구비하며, 스탠바이시에는 상기 제1기준전압 발생기만 작동되고 액티브시에는 상기 제1 및 제2기준전압 발생기 모두가 작동되도록 구성되어 있다.
이하, 첨부도면을 참고로 하여 본 발명을 상세히 설명하겠다.
제2도는 본 발명의 기준전압 발생기의 등가회로도이다. 제2도에 도시된 바와 같이 본 발명의 기준전압 발생기는 스탠바이시의 비교적 작은 노이즈를 억제할 수 있을 정도의 전류구동능력을 가진 스탠바이용 기준 전압 발생기(10)와, 반도체 칩이 액티브 상태로 될때 스위치 S1, S2를 온시켜서 큰 전류를 구동하는 액티브용 기준전압 발생기(20)로 구성되어 있다. 상기 스탠바이용 기준전압 발생기(10)는 전원전압( Vcc)을 두개의 저항으로 사용된 PMOS 및 NMOS 트랜지스터에 의하여 분압하고 분압된 전압을 기준전압(VREF)으로써 출력라인에 공급한다. 상기 스탠바이용 기준전압 발생기(10)에 의하여 생성된 기준전압신호는 매우 작은 전류를 갖는다.
상기 액티브용 기준전압 발생기(20)는 상기 스위치들 S1, S2이 턴-온된 경우에 상기 전원전압(Vcc) 및 접지전압(GND)에 접속된다. 그리고 상기 액티브용 기준전압 발생기(20)은 각각 저항으로 사용되는 PMOS 및 NMOS 트랜지스터에 의하여 상기 전원전압(Vcc)을 분압하고 상기 분압된 전압을 기준전압신호로서 상기 출력라인에 공급한다. 이때, 상기 액티브용 기준전압 발생기(20)에 의하여 분압된 기준전압신호는 상기 스탠바이용 기준전압 발생기(10)에 의하여 분압된 기준전압신호와 동일한 전압레벨을 갖는 반면에, 매우큰 전류를 갖는다.
본 발명에 따르면, 스탠바이시에는 액티브용 기준전압 발생기(20)의 스위치 S1, S2가 오프되어 전류구동능력이 작은 스탠바이용 기준전압 발생기(10)만 동작하고, 액티브시에는 액티브용 기준전압 발생기(20)의 스위치 S1, S2가 온되어 스탠바이용 기준전압 발생기(10) 뿐만 아니라 전류구동능력이 큰 액티브용 기준전압 발생기( 20)도 동작되므로, 안정된 기준전압을 공급할 수 있다.
제3도는 제2도에 등가회로로 표시되어 있는 본 발명에 따른 기준전압 발생기의 회로도이다. 제3도에 표시된 회로의 동작을 등가회로로 표시된 제2도의 회로동작과 동일한 것인데, 여기서 PMOS 트랜지스터 PS1와 NMOS 트랜지스터 NS2가 각각 제2도의 스위치 S1 및 S2의 역할을 한다. 트랜지스터 PS1 및 NSR는 로 어드레스 스트로브(Row Address Strobe) 신호(/RAS)에 따라 변동하는 신호인 /RASD를 게이트로 신호로 하여 온·오프 된다.
제4도는 로 어드레스 스트로브 신호 (/RAS) 및 상기 /RAS 신호를 일정시간 지연시킨 /RASD 신호의 타이밍도이다. 제4도에 표시된 바와 같이, /RAS 신호가 로우로 되어 메모리 칩이 액티브 상태로 될때 트랜지스터 PS1 및 NS2가 온도이서 전류구동능력이 큰 액티브용 기준전압 발생기(20)가 동작하게 되며, RAS 신호가 하이일때(스탠바이시)에는 트랜지스터 PS1 및 NS2가 오프되어 기준전압 발생기(20)는 동작하지 않는다.
상술한 바와 같이, 종래의 기준전압 발생기에서는 액티브 상태에서의 노이즈를 고려한 큰 전류가 스탠바이시에도 흐르므로 큰 스탠바이 전력이 소비되지만, 본 발명에 따르면 스탠바이시와 액티브 상태를 구분하여 스탠바이시에는 전류구동능력이 작은 스탠바이용 기준전압 발생기만을 사용함으로써, 스탠바이 전력소비를 감소시킬 수 있는 장점을 갖는다.
Claims (3)
- 전원전압(Vcc)를 분압하여 분압된 전압을 기준전압신호로서 출력라인에 공급하고, 작은 전류구동능력을 갖는 제1기준전압 발생기(10)와, 스탠바이 및 액티브 모드에 따라 선택적으로 구동되어, 상기 전원전압(Vcc)를 상기 제1기준전압 발생기와 동일한 비율로 분압하고, 상기 분압된 전압을 상기 출력라인에 공급하고, 그리고 노이즈를 억제할 수 있을 정도로 전류구동능력을 갖는 제2기준전압 발생기(20)를 구비한 것을 특징으로 하는 반도체 메모리의 기준전압 발생기.
- 제1항에 있어서, 상기 제2기준전압 발생기(20)는, 스탠바이시에는 오프되고 액티브시에는 온되는 스위치 역할을 하는 트랜지스터(PS1, NS2)를 구비하는 반도체 메모리의 기준전압 발생기.
- 제2항에 있어서, 상기 스위치 역할을 하는 트랜지스터(PS1, NS2)는 /RAS 신호를 일정시간 지연시킨 /RASD 신호를 이용하여 온·오프되도록 구성된 반도체 메모리의 기준전압 발생기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920020145A KR950007445B1 (ko) | 1992-10-30 | 1992-10-30 | 반도체 메모리의 기준전압 발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920020145A KR950007445B1 (ko) | 1992-10-30 | 1992-10-30 | 반도체 메모리의 기준전압 발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010508A KR940010508A (ko) | 1994-05-26 |
| KR950007445B1 true KR950007445B1 (ko) | 1995-07-11 |
Family
ID=19342081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920020145A KR950007445B1 (ko) | 1992-10-30 | 1992-10-30 | 반도체 메모리의 기준전압 발생기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007445B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101848776B1 (ko) | 2012-05-09 | 2018-04-16 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
| KR102033974B1 (ko) | 2013-02-28 | 2019-10-18 | 에스케이하이닉스 주식회사 | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 |
-
1992
- 1992-10-30 KR KR1019920020145A patent/KR950007445B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010508A (ko) | 1994-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| US6833750B2 (en) | Semiconductor integrated circuit device | |
| JP4387387B2 (ja) | 集積回路論理デバイス | |
| JPH0447591A (ja) | 半導体集積回路装置 | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| US6504353B2 (en) | Drive power supplying method for semiconductor memory device and semiconductor memory device | |
| KR970029795A (ko) | 반도체 기억장치 | |
| KR20060075064A (ko) | 반도체메모리소자 | |
| KR950007445B1 (ko) | 반도체 메모리의 기준전압 발생기 | |
| US5715199A (en) | Back bias voltage generating circuit | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| KR100323981B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| US6144613A (en) | Synchronous semiconductor memory | |
| KR960043522A (ko) | 전원변동에 안정된 반도체 메모리 장치 | |
| KR970017589A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR100221658B1 (ko) | 다이나믹 바이어스 회로 | |
| KR100265609B1 (ko) | 주기변환형 고전압 발생장치 | |
| KR980004960A (ko) | 누설 전류를 줄이는 기능을 갖는 디램 | |
| KR0129202B1 (ko) | 이중 백바이어스 공급회로 | |
| KR19990010763A (ko) | 반도체 메모리장치의 내부 전원전압 발생기 | |
| KR100506046B1 (ko) | 내부전압 발생장치 | |
| KR100340051B1 (ko) | 반도체소자의백바이어스전압발생회로 | |
| KR960038969A (ko) | 병합 내부전원전압 발생회로 | |
| JP2505163B2 (ja) | 半導体集積回路装置 | |
| KR100235965B1 (ko) | 기판전위 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |