KR100506046B1 - 내부전압 발생장치 - Google Patents
내부전압 발생장치 Download PDFInfo
- Publication number
- KR100506046B1 KR100506046B1 KR10-1998-0025958A KR19980025958A KR100506046B1 KR 100506046 B1 KR100506046 B1 KR 100506046B1 KR 19980025958 A KR19980025958 A KR 19980025958A KR 100506046 B1 KR100506046 B1 KR 100506046B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal voltage
- input buffer
- internal
- circuit unit
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Abstract
본 발명은 외부 전원전압보다 낮은 전원전압을 내부에서 발생시켜 메모리 칩을 동작시키는 내부전압 발생장치에 관한 것으로, 특히 입력버퍼의 동작여부에 따라 선택적으로 동작하는 내부전압 발생 회로부를 구비하여 상기 입력버퍼의 동작 없이 칩 내부 동작만이 행해질 때에는 상기 내부전압 발생 회로부 또한 동작하지 않도록 제어하여 불필요한 내부전압의 발생에 요구되던 전력의 낭비를 막은 내부전압 발생장치에 관한 것이다.
Description
본 발명은 외부 전원전압보다 낮은 전원전압을 내부에서 발생시켜 메모리 칩을 동작시키는 내부전압 발생장치에 관한 것으로, 보다 상세하게는 입력버퍼의 동작 여부에 따라 선택적으로 동작하는 내부전압 발생 회로부를 구비하여 상기 입력버퍼의 동작 없이 칩 내부 동작만이 행해질 때에는 상기 내부전압 발생 회로부 또한 동작하지 않도록 제어하여 불필요한 내부전압의 발생에 요구되는 전력의 낭비를 막도록 한 내부전압 발생장치에 관한 것이다.
일반적으로, 전기·전자·반도체 메모리장치 등에서 저전력화는 제품의 경쟁력 측면에서 매우 중요한 요소로 작용하고 있다. 따라서, 많은 제품들이 칩 외부에서 공급되는 전원전압보다 낮은 내부 전원전압을 발생시켜 칩의 동작에 사용하고 있다.
그런데, 이를 위해 사용하는 내부전압 발생장치 또한 항상 일정량의 전력을 소모하는 문제가 있다.
도 1 은 종래에 사용된 내부전압 발생장치의 적용예를 나타낸 것으로, 기준 전압(Vref)과 출력전압(Vint)의 전압차를 검출하며 P채널 모스 트랜지스터(MP1, MP2)를 부하로 하는 전류미러형 차동 증폭구조의 비교기(1)와, 상기 비교기(1)의 비교결과(N1)에 의해 구동이 제어되는 대형 P채널 모스 트랜지스터(MP3)와, 상기 P채널 모스 트랜지스터(MP3)의 출력전위가 상기 비교기(1)의 1입력단(Vint)으로 피드백되어 입력되는 피드백 루프(N2)로 이루어진 내부전압 발생장치(11)와; 상기 내부전압 발생장치(11)에서 발생된 내부 전원전압(Vint)를 입력받아 동작이 제어되는 입력버퍼 회로부(13) 및 기타 내부동작 회로부(15)를 나타낸다.
상기 구성을 갖는 종래의 내부전압 발생장치(11)는 노드(N2)로부터 부하에 과도한 전류가 유입되면, 내부 전원전압(Vint)이 순간적으로 하강한다. 이때, 상기 내부 전원전압(Vint)이 기준전압(Vref)보다 낮아지면 상기 비교기(1) 동작에 의해 그 출력노드(N1)의 전위가 ‘로우’로 떨어지고, 상기 대형 크기의 P채널 모스 트랜지스터(MP3)의 게이트전압이 더욱 하강하여 결국 상기 P채널 모스 트랜지스터(MP3)가 턴-온된다. 그래서, 소오스단으로 외부 전원전압(Vext)이 공급되어 내부 전원전압(Vint)이 상승하기 시작한다.
반대로, 상기 내부 전원전압(Vint)이 기준전압(Vref)보다 커지면 상기 비교기(1)의 출력노드(N1) 전위는 점차 상승하여 상기 P채널 모스 트랜지스터(MP3)의 게이트단에 ‘하이’레벨 전위를 전달하므로 상기 P채널 모스 트랜지스터(MP3)는 턴-오프되어, 상기 내부 전원전압(Vint)이 더 이상의 전압상승을 멈춘다.
상기 노드(N2)의 전압 하강 폭이 클수록 비교기(1)의 출력노드(N1) 전위가 더욱 크게 하강하므로, 상기 P채널 모스 트랜지스터(MP3)는 빨리 턴-온되어 상기 내부 전원전압(Vint)은 보다 고속으로 상승한다. 또한, 상기 P채널 모스 트랜지스터(MP3)의 크기가 커서 고속으로 노드(N2)에 전류를 흘려주기 때문에, 그만큼 내부 전원전압(Vint)의 변동 폭도 감소한다.
상기 동작에 의해 외부 전원전압(Vext)보다 일정전위 이하의 낮은 전위레벨로 발생되는 내부 전원전압(Vint)은 이하 입력버퍼 회로부(13) 및 기타 내부동작 회로부(15)로 입력되어 이들의 동작을 제어하게 된다.
그런데, 안정적인 노이즈 마진을 확보하기 위해 상기 도 1에 도시된 구성을 갖는 종래의 내부전압 발생장치는 칩 전체에서 소모되는 전력량을 예측하여 이에 적당한 구동력을 갖도록 구현하고, 상기 내부전압 발생장치의 구동력은 입력버퍼 회로부(13)의 동작 여부에 상관없이 내부 전원전압(Vint)이 항상 일정한 전위 이상을 갖도록 만들어진다.
그래서, 메모리 칩 외부로부터 신호가 입력되지 않고 칩의 내부 동작만이 일어날 때에는 상기 내부 전원전압(Vint)이 주로 사용되는 입력버퍼 회로부(13)가 동작하지 않게 됨에도 불구하고, 상기 입력버퍼 회로부(13)의 동작을 위한 내부 전원전압(Vint)이 계속 내부전압 발생장치를 통해 발생된다. 이로 인해, 불필요하게 전력이 낭비되는 문제점이 발생한다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 입력버퍼의 동작여부에 따라 선택적으로 내부전압을 발생하는 회로부를 구비하여 상기 입력버퍼의 동작 없이 칩 내부 동작만이 행해질 때에는 상기 회로부가 동작하지 않도록 제어하여 불필요하게 소모되는 전력의 낭비를 막도록 한 내부전압 발생장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 내부전압 발생장치는 외부 입력신호를 입력받아 버퍼링하는 입력버퍼 회로부; 외부 입력신호의 입력 여부와 상관없이 외부 전원전압보다 일정전위 낮은 내부전압을 발생시켜 메모리 칩 내부의 동작을 제어하는 내부동작 회로부에 항상 일정한 전위의 전압을 공급하는 제1 내부전압 발생 회로부; 입력버퍼 인에이블 신호의 상태에 따라, 외부 입력신호가 입력되어 입력버퍼 회로부가 동작할 경우에만 내부전압을 입력버퍼 회로부에 공급하는 제2 내부전압 발생 회로부; 및 클럭 인에이블신호의 상태에 따라, 입력버퍼 회로부와 제2 내부전압 발생 회로부의 활성화 여부를 동시에 제어하기 위한 입력버퍼 인에이블 신호를 발생하는 제어 회로부를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 따른 내부전압 발생장치의 적용예를 나타낸 블럭 구성도로, 외부 전원전압(Vext)보다 일정전위 낮은 내부전압(Vint)을 발생시켜 외부 입력신호 없이 메모리 칩 내부적으로 동작하는 내부동작 회로부(25)에 항상 전원전압을 전달하는 제1 내부전압 발생 회로부(21)와; 외부 입력신호를 입력받아 버퍼링하는 입력버퍼 회로부(23)가 동작시에만 상기 내부전압(Vint)을 발생시키는 제2 내부전압 발생 회로부(22)와; 클럭 인에이블신호(cke)의 제어하에, 상기 입력버퍼 회로부(23) 및 상기 제2 내부전압 발생 회로부(22)의 활성화를 동시에 제어하는 신호(inbuf_en)를 발생시키는 제어 회로부(27)로 구성된다.
그리고, 도 3 은 도 2 에 도시된 내부전압 발생장치가 싱크로너스 디램(synchrous DRAM)의 파워-다운 모드(power-down mode)에서 적용된 예를 설명하기 위한 상세 회로도로, 제1 내부전압 발생회로부(31)는 상기 도 1 에 도시된 종래의 내부전압 발생장치(11)와 동일한 구성으로 이루어져, 외부 전원전압(Vext)보다 일정전위 낮은 내부 전원전압(Vint)를 항상 일정하게 발생시켜 입력버퍼 회로부(33)외의 기타 내부동작 회로부(35)에 전달한다.
그리고, 상기 입력버퍼 회로부(33)가 동작시에만 동작하여 내부전압을 발생시키는 제2 내부전압 발생 회로부(32)는 동작 및 비동작모드를 제어할 수 있는 회로를 사용하여 구성하며, 동 도면에서는 제어부(37)에서 출력되는 입력버퍼 인에이블신호(inbuf_en)가 바이어스전압으로 인가되어 전체동작이 제어되는 전류미러형의 차동증폭기 구조를 갖는 비교기 회로와, 상기 비교기 회로의 출력단(N1)에 의해 동작이 제어되며 외부 전원전압(Vext) 인가단과 상기 비교기의 1입력단인 내부전압 발생단(Vint) 사이에 연결되어 드레인단이 상기 비교기의 1입력단으로 피드백 되는 대형 P채널 모스 트랜지스터(MP1)를 포함하여 구성된다.
상기 구성을 갖는 제2 내부전압 발생 회로부(32)의 출력단(Vint)은 입력버퍼 회로부(33)의 전원전압 인가단에 연결되며, 상기 입력버퍼 회로부(33) 역시 상기 제어 회로부(37)의 출력신호(inbuf_en)에 의해 전체동작이 제어되는 전류미러형의 차동 증폭기로 구성된다.
이하, 상기 구성을 갖는 본 발명의 동작을 살펴보기로 한다.
우선, 상기 제어 회로부(37)로 인가되는 클럭 인에이블신호(cke)가 ‘로직로우’일 경우 파워-다운 모드(power_down mode)가 된다고 가정하면, 파워-다운 모드시 상기 제어 회로부(37)는 그 출력신호인 입력버퍼 인에이블신호(inbuf_en)를 ‘로직로우’로 출력하게 된다.
그러면, 상기 ‘로직로우’ 상태의 입력버퍼 인에이블신호(inbuf_en)는 입력 버퍼 회로부(33)의 전체동작을 인에이블 하는 N채널 모스 트랜지스터(MN1)의 게이트단에 인가되어 상기 트랜지스터(MN1)를 턴-오프시키므로써, 상기 입력버퍼 회로부(33)가 동작하지 않도록 제어한다. 그래서, 동작하지 않는 입력버퍼 회로부(33)에서는 더 이상의 전력소모가 없어진다.
그리고, 상기 ‘로직로우’ 상태의 입력버퍼 인에이블신호(inbuf_en)는 입력버퍼 회로부(33)뿐만 아니라, 상기 입력버퍼 회로부(33)에 내부 전원전압(Vint)을 공급하는 제2 내부전압 발생 회로부(32)의 전체동작을 인에이블하는 N채널 모스 트랜지스터(MN2)의 게이트단에도 인가되어, 이를 턴-오프시키므로써 상기 제2 내부전압 발생 회로부(32)의 동작을 막게 되고, 더 이상의 전력소모도 없어진다.
즉, 본 발명은 제어 회로부(37)로 인가되는 클럭 인에이블신호(cke)의 극성에 따라 그 출력신호인 입력버퍼 인에이블신호(inbuf_en)의 극성을 변화시키고, 상기 입력버퍼 인에이블신호(inbuf_en)는 입력버퍼 회로부(33) 및 상기 입력버퍼 회로부(33)에 선택적으로 내부 전원전압을 공급하는 제2 내부전압 발생부(32)의 구동여부를 동시에 제어하게 된다.
그 결과, 외부에서 신호가 입력됨 없이 칩 내부동작만이 있는 경우 동작하지 않게 되는 입력버퍼 회로부(33)에 내부 전원전압(Vint)을 공급하는 제2 내부전압 발생 회로부(32) 또한 동작하지 않게 된다. 그래서, 불필요한 내부전압의 발생에 요구되는 전력의 낭비를 막을 수 있게 되는 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 내부전압 발생장치에 의하면, 입력버퍼의 동작여부에 따라 선택적으로 동작하는 내부전압 발생 회로부를 구비하여 상기 입력버퍼의 동작 없이 칩 내부 동작만이 행해질 때에는 상기 내부전압 발생 회로부가 동작하지 않도록 제어하므로써, 불필요하게 소모되는 전력의 낭비를 막을 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
도 1 은 종래에 사용된 내부전압 발생장치의 적용예를 나타낸 도면
도 2 는 본 발명에 따른 내부 전압 발생장치의 적용예를 나타낸 블럭 구성도
도 3 은 도 2 에 도시된 내부전압 발생장치가 싱크로너스 디램의 파워-다운 모드(power-down mode)에서 적용된 예를 설명하기 위한 상세 회로도
<도면의 주요부분에 대한 부호의 설명>
1: 비교기 11, 21, 22, 31, 32: 내부전압 발생 회로부
13, 23, 33: 입력버퍼 회로부 15, 25, 35: 내부동작 회로부
27, 37: 제어 회로부
Claims (2)
- 외부 입력신호를 입력받아 버퍼링하는 입력버퍼 회로부;상기 외부 입력신호의 입력 여부와 상관없이 외부 전원전압보다 일정전위 낮은 내부전압을 발생시켜 메모리 칩 내부의 동작을 제어하는 내부동작 회로부에 항상 일정한 전위의 전압을 공급하는 제1 내부전압 발생 회로부;입력버퍼 인에이블 신호의 상태에 따라, 상기 외부 입력신호가 입력되어 상기 입력버퍼 회로부가 동작할 경우에만 상기 내부전압을 상기 입력버퍼 회로부에 공금하는 제2 내부전압 발생 회로부; 및클럭 인에이블신호의 상태에 따라, 상기 입력버퍼 회로부와 상기 제2 내부전압 발생 회로부의 활성화 여부를 동시에 제어하기 위한 상기 입력버퍼 인에이블 신호를 발생하는 제어 회로부를 구비하는 것을 특징으로 하는 내부전압 발생장치.
- 제 1 항에 있어서, 상기 입력버퍼 인에이블 신호는 파워-다운 모드시 상기 입력버퍼 회로부 및 상기 제2 내부전압 발생 회로부를 디스에이블시키는 전위레벨의 신호인 것을 특징으로 하는 내부전압 발생장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0025958A KR100506046B1 (ko) | 1998-06-30 | 1998-06-30 | 내부전압 발생장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0025958A KR100506046B1 (ko) | 1998-06-30 | 1998-06-30 | 내부전압 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000004514A KR20000004514A (ko) | 2000-01-25 |
KR100506046B1 true KR100506046B1 (ko) | 2005-10-12 |
Family
ID=19542339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1998-0025958A KR100506046B1 (ko) | 1998-06-30 | 1998-06-30 | 내부전압 발생장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100506046B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408724B1 (ko) * | 2000-12-19 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 내부전압 발생장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920007339A (ko) * | 1990-09-29 | 1992-04-28 | 김광호 | 전원전압 조정회로 |
KR930005027A (ko) * | 1991-08-19 | 1993-03-23 | 김광호 | 내부 전원 발생 회로 |
KR970051107A (ko) * | 1995-12-29 | 1997-07-29 | 김광호 | 내부전원전압 공급장치 |
KR19980075589A (ko) * | 1997-03-31 | 1998-11-16 | 윤종용 | 반도체 메모리장치의 내부 전압 제어회로 및 그 제어방법 |
-
1998
- 1998-06-30 KR KR10-1998-0025958A patent/KR100506046B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920007339A (ko) * | 1990-09-29 | 1992-04-28 | 김광호 | 전원전압 조정회로 |
KR930005027A (ko) * | 1991-08-19 | 1993-03-23 | 김광호 | 내부 전원 발생 회로 |
KR970051107A (ko) * | 1995-12-29 | 1997-07-29 | 김광호 | 내부전원전압 공급장치 |
KR19980075589A (ko) * | 1997-03-31 | 1998-11-16 | 윤종용 | 반도체 메모리장치의 내부 전압 제어회로 및 그 제어방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20000004514A (ko) | 2000-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100854419B1 (ko) | 파워 업 신호 생성장치 | |
US8587365B1 (en) | Substrate bias feedback scheme to reduce chip leakage power | |
KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
US7046074B2 (en) | Internal voltage generator | |
US7336108B2 (en) | Semiconductor integrated circuit with stepped-up voltage pump circuit | |
KR940022828A (ko) | 반도체 집적회로 | |
JP2006146421A (ja) | レギュレータ回路 | |
KR100854503B1 (ko) | 내부 전압 발생기 | |
US8085019B2 (en) | Device for generating internal power supply voltage and method thereof | |
US5744998A (en) | Internal voltage detecting circuit having superior responsibility | |
US20060274595A1 (en) | Apparatus for supplying internal voltage | |
JP3517493B2 (ja) | 内部降圧回路 | |
KR100977731B1 (ko) | 반도체 메모리 장치의 네거티브 워드라인 전압 발생기 | |
KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
KR100506046B1 (ko) | 내부전압 발생장치 | |
JPH1074394A (ja) | 半導体記憶装置 | |
US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
US20020181310A1 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
KR100772544B1 (ko) | 반도체장치의 기판전압발생기 | |
KR100554840B1 (ko) | 파워 업 신호 발생 회로 | |
JP2643325B2 (ja) | 電源電圧変換回路 | |
KR20110047892A (ko) | 집적회로 및 그 구동방법 | |
KR100342872B1 (ko) | 전압 강하 변환기 | |
US5708388A (en) | Single current source current generating circit for periodically activating and deactivating portions of an IC | |
KR20010061375A (ko) | 파워-업 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |